专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07979760B2 Test system for conducting parallel bit test 失效
标题翻译：用于并行位测试的测试系统
公开(公告)号：US07979760B2
公开(公告)日：2011-07-12
申请号：US12382026
申请日：2009-03-06
申请人： Byoung-sul Kim , Seung-hee Lee , Jung-kuk Lee , Hee-joo Choi
发明人： Byoung-sul Kim , Seung-hee Lee , Jung-kuk Lee , Hee-joo Choi
IPC分类号： G11C29/00
CPC分类号： G11C29/26 , G11C5/04 , G11C2029/2602
摘要： Provided is a test system conducting a parallel bit test. The test system, conducting a parallel bit test on a plurality of memory modules mounted on a socket, comprises a plurality of counters and a comparator. Each of the counters counts the number of data output signals in the same logic state, among the data output signals outputted from each memory of the memory modules, and outputs a count signal. The comparator compares the count signal outputted from each of the counters and outputs a comparison signal corresponding to a defect of the memory modules. According to the test system, defects in a memory module can be accurately detected and a possibility of an error in the detection can be reduced when a plurality of memory modules are tested, as compared to conventional test systems.
摘要翻译：提供了进行并行位测试的测试系统。测试系统对安装在插座上的多个存储器模块进行并行位测试，包括多个计数器和比较器。每个计数器对从存储器模块的每个存储器输出的数据输出信号中的相同逻辑状态下的数据输出信号的数量进行计数，并输出计数信号。比较器比较从每个计数器输出的计数信号，并输出与存储器模块的缺陷相对应的比较信号。根据测试系统，与常规测试系统相比，可以准确地检测存储器模块中的缺陷，并且当测试多个存储器模块时，可以减少检测中的错误的可能性。

2. 发明申请

US20090228747A1 Test system for conducting Parallel bit test 失效
标题翻译：用于并行位测试的测试系统
公开(公告)号：US20090228747A1
公开(公告)日：2009-09-10
申请号：US12382026
申请日：2009-03-06
申请人： Byoung-sul Kim , Seung-hee Lee , Jung-kuk Lee , Hee-joo Choi
发明人： Byoung-sul Kim , Seung-hee Lee , Jung-kuk Lee , Hee-joo Choi
IPC分类号： G06F11/00 , G06F11/07
CPC分类号： G11C29/26 , G11C5/04 , G11C2029/2602
摘要： Provided is a test system conducting a parallel bit test. The test system, conducting a parallel bit test on a plurality of memory modules mounted on a socket, comprises a plurality of counters and a comparator. Each of the counters counts the number of data output signals in the same logic state, among the data output signals outputted from each memory of the memory modules, and outputs a count signal. The comparator compares the count signal outputted from each of the counters and outputs a comparison signal corresponding to a defect of the memory modules. According to the test system, defects in a memory module can be accurately detected and a possibility of an error in the detection can be reduced when a plurality of memory modules are tested, as compared to conventional test systems.
摘要翻译：提供了进行并行位测试的测试系统。测试系统对安装在插座上的多个存储器模块进行并行位测试，包括多个计数器和比较器。每个计数器对从存储器模块的每个存储器输出的数据输出信号中的相同逻辑状态下的数据输出信号的数量进行计数，并输出计数信号。比较器比较从每个计数器输出的计数信号，并输出与存储器模块的缺陷相对应的比较信号。根据测试系统，与常规测试系统相比，可以准确地检测存储器模块中的缺陷，并且当测试多个存储器模块时，可以减少检测中的错误的可能性。

3. 发明申请

US20060230249A1 Memory module testing apparatus and related method 有权
标题翻译：内存模块测试仪及相关方法
公开(公告)号：US20060230249A1
公开(公告)日：2006-10-12
申请号：US11398719
申请日：2006-04-06
申请人： Jung-kuk Lee , Seung-jin Seo , You-keun Han , Seung-man Shin , Young-man Ahn
发明人： Jung-kuk Lee , Seung-jin Seo , You-keun Han , Seung-man Shin , Young-man Ahn
IPC分类号： G06F12/00
CPC分类号： G11C29/56 , G11C5/04
摘要： A memory module testing apparatus that comprises a test slot adapted to receive a target memory module, wherein the target memory module comprises a first memory unit adapted to store information related to the target memory module, is disclosed. The memory module testing apparatus further comprises a second memory unit adapted to store information related to a memory module, and a first switching unit adapted to selectively provide a driving signal to at least one of the first memory unit and the second memory unit. A memory module testing method for the memory module testing apparatus is also disclosed.
摘要翻译：一种存储器模块测试装置，其包括适于接收目标存储器模块的测试槽，其中所述目标存储器模块包括适于存储与所述目标存储器模块相关的信息的第一存储器单元。存储器模块测试装置还包括适于存储与存储器模块相关的信息的第二存储器单元，以及适于选择性地向第一存储器单元和第二存储器单元中的至少一个提供驱动信号的第一开关单元。还公开了一种用于存储器模块测试装置的存储器模块测试方法。

4. 发明申请

US20080016400A1 Memory module packaging test system 有权
标题翻译：内存模块封装测试系统
公开(公告)号：US20080016400A1
公开(公告)日：2008-01-17
申请号：US11812578
申请日：2007-06-20
申请人： Jung-kuk Lee , You-keun Han , Hui-chong Shin
发明人： Jung-kuk Lee , You-keun Han , Hui-chong Shin
IPC分类号： G06F11/00
CPC分类号： G11C29/56 , G01R31/318505 , G01R31/318513 , G11C5/04 , G11C29/56012 , G11C2029/5602
摘要： A memory module packaging test system may include a plurality of test slots into which a plurality of memory modules may be installed so that the system may simultaneously test the memory modules. The memory module packaging test system may use a server system for a registered dual in-line memory module (RDIMM) or a fully buffered dual in-line memory module (FBDIMM) so that the system may test an unbuffered dual in-line memory module (UDIMM).
摘要翻译：存储器模块封装测试系统可以包括可以安装多个存储器模块的多个测试槽，使得系统可以同时测试存储器模块。存储器模块封装测试系统可以使用用于注册双列直插存储器模块（RDIMM）或全缓冲双列直插存储器模块（FBDIMM）的服务器系统，使得系统可以测试无缓冲双列直插存储器模块（UDIMM）。

5. 发明授权

US07814379B2 Memory module packaging test system 有权
标题翻译：内存模块封装测试系统
公开(公告)号：US07814379B2
公开(公告)日：2010-10-12
申请号：US11812578
申请日：2007-06-20
申请人： Jung-kuk Lee , You-keun Han , Hui-chong Shin
发明人： Jung-kuk Lee , You-keun Han , Hui-chong Shin
IPC分类号： G11C29/00 , G01R31/02
CPC分类号： G11C29/56 , G01R31/318505 , G01R31/318513 , G11C5/04 , G11C29/56012 , G11C2029/5602
摘要： A memory module packaging test system may include a plurality of test slots into which a plurality of memory modules may be installed so that the system may simultaneously test the memory modules. The memory module packaging test system may use a server system for a registered dual in-line memory module (RDIMM) or a fully buffered dual in-line memory module (FBDIMM) so that the system may test an unbuffered dual in-line memory module (UDIMM).
摘要翻译：存储器模块封装测试系统可以包括可以安装多个存储器模块的多个测试槽，使得系统可以同时测试存储器模块。存储器模块封装测试系统可以使用用于注册双列直插存储器模块（RDIMM）或全缓冲双列直插存储器模块（FBDIMM）的服务器系统，使得系统可以测试无缓冲双列直插存储器模块（UDIMM）。

6. 发明授权

US07487413B2 Memory module testing apparatus and method of testing memory modules 有权
标题翻译：内存模块测试设备和测试内存模块的方法
公开(公告)号：US07487413B2
公开(公告)日：2009-02-03
申请号：US11398719
申请日：2006-04-06
申请人： Jung-kuk Lee , Seung-jin Seo , You-keun Han , Seung-man Shin , Young-man Ahn
发明人： Jung-kuk Lee , Seung-jin Seo , You-keun Han , Seung-man Shin , Young-man Ahn
IPC分类号： G11C29/00
CPC分类号： G11C29/56 , G11C5/04
摘要： A memory module testing apparatus and method include a test slot adapted to receive a target memory module, wherein the target memory module includes a first memory unit to store information related to the target memory module. The memory module testing apparatus further includes a second memory unit adapted to store information related to a memory module, and a first switching unit adapted to selectively provide a driving signal to at least one of the first memory unit and the second memory unit.
摘要翻译：存储器模块测试装置和方法包括适于接收目标存储器模块的测试槽，其中所述目标存储器模块包括用于存储与所述目标存储器模块相关的信息的第一存储器单元。存储器模块测试装置还包括适于存储与存储器模块相关的信息的第二存储器单元，以及适于选择性地向第一存储器单元和第二存储器单元中的至少一个提供驱动信号的第一开关单元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式