会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 7. 发明授权
      US08942333B2 Apparatus and methods for clock alignment for high speed interfaces 有权
    • Apparatus and methods for clock alignment for high speed interfaces
    • 用于高速接口时钟对准的装置和方法
    • US08942333B2
    • 2015-01-27
    • US13674154
    • 2012-11-12
    • Texas Instruments Incorporated
    • Arvind Kumar , Shobhit Singhal , Vikas Lakhanpal , Kalpesh Amrutlal Shah
    • H04L7/00 , H04L7/02
    • H04L7/0037 , G01R25/04 , H03L7/0814 , H04L7/0012 , H04L7/0045
    • Apparatuses and methods for phase aligning at least two clocks used by respective first and second circuitry systems, such as a memory controller and a DDR PHY interface in a system on a chip system. A first circuit samples a phase of a first clock used by the first circuitry system, and then a delay circuit selectively delays a second clock used by the second circuitry system and sets a delayed timing of the second clock. To economize resources and reduce chip area, a logic circuit receives the sampled phase of the first clock, determines which delayed timing matches timing of the sampled phase, and sets the delay circuit to a fixed delayed timing corresponding to the delayed timing that matches the sampled phase. Thus, phase alignment of the two clocks is achieved with fewer resources.
    • 用于相位对准由相应的第一和第二电路系统使用的至少两个时钟的装置和方法，例如芯片系统上的系统中的存储器控​​制器和DDR PHY接口。 第一电路对第一电路系统使用的第一时钟的相位进行采样，然后延迟电路选择性地延迟第二电路系统使用的第二时钟并设置第二时钟的延迟定时。 为了节省资源并减少芯片面积，逻辑电路接收第一时钟的采样相位，确定哪个延迟定时与采样相位的时序相匹配，并将延迟电路设置为对应于与采样相关的延迟定时相对应的固定延迟定时 相。 因此，通过较少的资源实现两个时钟的相位对准。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明申请
      US20140133613A1 APPARATUS AND METHODS FOR CLOCK ALIGNMENT FOR HIGH SPEED INTERFACES 有权
    • APPARATUS AND METHODS FOR CLOCK ALIGNMENT FOR HIGH SPEED INTERFACES
    • 用于高速接口的时钟对准的装置和方法
    • US20140133613A1
    • 2014-05-15
    • US13674154
    • 2012-11-12
    • TEXAS INSTRUMENTS INCORPORATED
    • Arvind Kumar , Shobhit Singhal , Vikas Lakhanpal , Kalpesh Amrutlal Shah
    • H04L7/02
    • H04L7/0037 , G01R25/04 , H03L7/0814 , H04L7/0012 , H04L7/0045
    • Apparatuses and methods for phase aligning at least two clocks used by respective first and second circuitry systems, such as a memory controller and a DDR PHY interface in a system on a chip system. A first circuit samples a phase of a first clock used by the first circuitry system, and then a delay circuit selectively delays a second clock used by the second circuitry system and sets a delayed timing of the second clock. To economize resources and reduce chip area, a logic circuit receives the sampled phase of the first clock, determines which delayed timing matches timing of the sampled phase, and sets the delay circuit to a fixed delayed timing corresponding to the delayed timing that matches the sampled phase. Thus, phase alignment of the two clocks is achieved with fewer resources.
    • 用于相位对准由相应的第一和第二电路系统使用的至少两个时钟的装置和方法，例如芯片系统上的系统中的存储器控​​制器和DDR PHY接口。 第一电路对第一电路系统使用的第一时钟的相位进行采样，然后延迟电路选择性地延迟第二电路系统使用的第二时钟并设置第二时钟的延迟定时。 为了节省资源并减少芯片面积，逻辑电路接收第一时钟的采样相位，确定哪个延迟定时与采样相位的时序相匹配，并将延迟电路设置为对应于与采样相关的延迟定时相对应的固定延迟定时 相。 因此，通过较少的资源实现两个时钟的相位对准。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号