会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明授权
      US06617253B1 Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method 有权
    • Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
    • 使用聚合物沉积的等离子体蚀刻方法和使用等离子体蚀刻方法形成接触孔的方法
    • US06617253B1
    • 2003-09-09
    • US09620022
    • 2000-07-20
    • Chang-Woong Chu , Tae-Hyuk Ahn , Sang-Sup Jeong , Ji-Soo Kim
    • Chang-Woong Chu , Tae-Hyuk Ahn , Sang-Sup Jeong , Ji-Soo Kim
    • H01L21302
    • H01L21/31144 , H01L21/31116 , H01L21/76802
    • A plasma etching method using selective polymer deposition, and a method of forming a contact hole using the plasma etching method are provided. The plasma etching method uses a method of reinforcing an etch mask by selectively depositing polymer on only a photoresist pattern, which is an etch mask. That is, a dielectric film is plasma etched for a predetermined period of time using the photoresist pattern as an etch mask, and polymer is selectively deposited on only the photoresist pattern which is thinned by plasma etching, thereby forming a polymer layer. Following this, the dielectric film is plasma etched using the photoresist pattern and the polymer layer as a mask. Thus, dielectric film etching providing high resolution and an excellent profile can be performed using the thinned photoresist pattern as a mask, and a contact hole and a self-aligned contact hole each having a very high aspect ratio, and a self-aligned contact hole having an excellent profile, can be formed.
    • 提供了使用选择性聚合物沉积的等离子体蚀刻方法，以及使用等离子体蚀刻方法形成接触孔的方法。 等离子体蚀刻方法使用通过仅在作为蚀刻掩模的光致抗蚀剂图案上选择性地沉积聚合物来增强蚀刻掩模的方法。 也就是说，使用光致抗蚀剂图案作为蚀刻掩模，将电介质膜等离子体蚀刻预定的时间段，并且仅通过等离子体蚀刻而减薄的光致抗蚀剂图案上选择性地沉积聚合物，从而形成聚合物层。 接下来，使用光致抗蚀剂图案和聚合物层作为掩模来等离子体蚀刻电介质膜。 因此，可以使用减薄的光致抗蚀剂图案作为掩模，以及具有非常高的纵横比的接触孔和自对准接触孔以及自对准的接触孔来实现提供高分辨率和优异的轮廓的电介质膜蚀刻 具有优异的外形，可以形成。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US07572736B2 Method of dry-etching semiconductor devices 有权
    • Method of dry-etching semiconductor devices
    • 干蚀刻半导体器件的方法
    • US07572736B2
    • 2009-08-11
    • US10261595
    • 2002-09-30
    • Yun-Sook Chae , Ji-Soo Kim , Chang-jin Kang
    • Yun-Sook Chae , Ji-Soo Kim , Chang-jin Kang
    • H01L21/302
    • H01L21/31138 , H01L21/31116 , H01L21/31144 , H01L21/32139
    • A system, method and product of dry-etching a semiconductor device are disclosed, the system having a material supply for forming a material layer on the semiconductor substrate, a pattern for disposing at least one photoresist pattern on the material layer, a dry-etching chamber for housing a dry-etching process of the material layer, a chiller for adjusting the temperature of the chamber, the semiconductor substrate, the material layer and/or the photoresist for the dry-etching process, a stage for loading the semiconductor substrate in the dry-etching chamber, and a dry-etchant supply for dry-etching the material layer while the integrity of the photoresist pattern is enhanced by the adjusted temperature.
    • 公开了一种干法蚀刻半导体器件的系统，方法和产品，该系统具有用于在半导体衬底上形成材料层的材料供应，用于在材料层上设置至少一种光致抗蚀剂图案的图案，干蚀刻 用于容纳材料层的干蚀刻工艺的腔室，用于调节用于干蚀刻工艺的腔室温度，半导体衬底，材料层和/或光致抗蚀剂的冷却器，用于将半导体衬底加载到 干蚀刻室和用于干蚀刻材料层的干蚀刻剂供应，同时通过调节的温度增强光致抗蚀剂图案的完整性。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US06723607B2 Method of forming fine patterns of semiconductor device 有权
    • Method of forming fine patterns of semiconductor device
    • 形成半导体器件精细图案的方法
    • US06723607B2
    • 2004-04-20
    • US10440104
    • 2003-05-19
    • Dong-Seok Nam , Ji-Soo Kim
    • Dong-Seok Nam , Ji-Soo Kim
    • H01L218234
    • H01L21/0337 , H01L21/2815 , H01L21/32139
    • In the method of forming fine patterns of a semiconductor integrated circuit, a mask layer is formed over a semiconductor structure having a first region and a second region. A portion of the mask layer over the first region is removed to expose the semiconductor structure, and sacrificial layer patterns are formed over the exposed semiconductor structure. Then, spacers are formed on sidewalls of the sacrificial layer patterns and the mask layer, and portions of the spacers are removed to create fine mask patterns. The semiconductor structure is then patterned using the fine mask patterns to create fine patterns.
    • 在形成半导体集成电路的精细图案的方法中，在具有第一区域和第二区域的半导体结构上形成掩模层。 去除第一区域上的掩模层的一部分以暴露半导体结构，并且在暴露的半导体结构上形成牺牲层图案。 然后，在牺牲层图案和掩模层的侧壁上形成间隔物，并且去除间隔物的部分以产生精细的掩模图案。 然后使用精细掩模图案对半导体结构进行构图以产生精细图案。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号