专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019018604A1 METHODS FOR METALIZING VIAS WITHIN A SUBSTRATE 审中-公开
公开(公告)号：WO2019018604A1
公开(公告)日：2019-01-24
申请号：PCT/US2018/042825
申请日：2018-07-19
申请人： CORNING INCORPORATED
发明人： JAYARAMAN, Shrisudersan
IPC分类号： C23C18/54 , H01L21/288
CPC分类号： C23C18/1603 , C03C17/10 , C03C2217/263 , C03C2218/111 , C23C18/1639 , C23C18/1687 , C23C18/38 , C23C18/54 , H01L21/288 , H01L21/486 , H01L21/7688 , H01L21/76898
摘要： Methods of metalizing vias (106) are disclosed. A method of metalizing at least one via (106) includes contacting a substrate (100) with a sacrificial metal sheet (110). The substrate (100) includes a first surface (102), a second surface (104), and the at least one via (106) extending between the first surface (102) and the second surface (104) and the first surface (102) or the second surface (102) of the substrate (100) contacts a surface (112) of the sacrificial metal sheet (110). The method further includes applying a solution (120) comprising metal ions to the substrate (100) and the sacrificial metal sheet (110) such that a Galvanic displacement reaction occurs between the sacrificial metal sheet (110) and the metal ions in the solution (120) until the metal ions form a metal coating (108) on at least one surface of the at least one via (106).

2. 发明申请

WO2018063302A1 BACKSIDE SOURCE/DRAIN REPLACEMENT FOR SEMICONDUCTOR DEVICES WITH METALLIZATION ON BOTH SIDES 审中-公开
标题翻译：具有双侧金属化的半导体器件的背侧源/漏极替换
公开(公告)号：WO2018063302A1
公开(公告)日：2018-04-05
申请号：PCT/US2016/054710
申请日：2016-09-30
申请人： INTEL CORPORATION
发明人： GLASS, Glenn A. , JAMBUNATHAN, Karthik , MURTHY, Anand S. , MOHAPATRA, Chandra S. , MORROW, Patrick , KOBRINSKY, Mauro J.
IPC分类号： H01L29/78 , H01L29/66 , H01L29/417 , H01L21/8238 , H01L27/092
CPC分类号： H01L29/41766 , H01L21/76898 , H01L21/823418 , H01L21/823431 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/845 , H01L23/481 , H01L23/485 , H01L27/0886 , H01L27/0924 , H01L27/1211 , H01L29/0669 , H01L29/41791 , H01L29/66 , H01L29/66795 , H01L29/7851
摘要： Techniques are disclosed for backside source/drain (S/D) replacement for semiconductor devices with metallization on both sides (MOBS). The techniques described herein provide methods to recover or otherwise facilitate low contact resistance, thereby reducing or eliminating parasitic external resistance that degrades transistor performance. In some cases, the techniques include forming sacrificial S/D material and a seed layer during frontside processing of a device layer including one or more transistor devices. The device layer can then be inverted and bonded to a host wafer. A backside reveal of the device layer can then be performed via grinding, etching, and/or CMP processes. The sacrificial S/D material can then be removed through backside S/D contact trenches using the seed layer as an etch stop, followed by the formation of relatively highly doped final S/D material grown from the seed layer, to provide enhanced ohmic contact properties. Other embodiments may be described and/or disclosed.
摘要翻译：公开了用于具有两面金属化（MOBS）的半导体器件的背面源极/漏极（S / D）替换的技术。本文描述的技术提供了恢复或以其他方式促进低接触电阻的方法，由此减少或消除使晶体管性能劣化的寄生外部电阻。在一些情况下，这些技术包括在包括一个或多个晶体管器件的器件层的正面处理期间形成牺牲S / D材料和籽晶层。器件层然后可以倒置并结合到主晶圆。然后可以通过研磨，蚀刻和/或CMP工艺来执行器件层的背面显示。然后可以使用晶种层作为蚀刻停止层通过背侧S / D接触沟槽去除牺牲S / D材料，接着形成从晶种层生长的相对高度掺杂的最终S / D材料，以提供增强的欧姆接触属性。其他实施例可以被描述和/或公开。

3. 发明申请

WO2017172677A1 METHODS FOR METALIZING VIAS WITHIN A SUBSTRATE 审中-公开
标题翻译：在基材中金属化VIAS的方法
公开(公告)号：WO2017172677A1
公开(公告)日：2017-10-05
申请号：PCT/US2017/024409
申请日：2017-03-28
申请人： CORNING INCORPORATED
发明人： DAHLBERG, Rachel Eileen , JAYARAMAN, Shrisudersan
IPC分类号： H01L21/48 , H01L21/768 , H01L21/288 , H01L23/15 , H01L23/498
CPC分类号： H01L21/486 , C25D1/003 , C25D1/04 , C25D3/38 , C25D5/022 , C25D5/54 , C25D7/12 , C25D7/123 , H01L21/2885 , H01L21/6835 , H01L21/76879 , H01L21/76898 , H01L23/15 , H01L23/49827 , H01L23/49866 , H01L23/49894 , H01L2221/68359
摘要： Methods of metalizing vias within a substrate are disclosed. In one embodiment, a method of metalizing vias includes disposing a substrate onto a growth substrate. The substrate includes a first surface, a second surface, and at least one via. The first surface or the second surface of the substrate directly contacts a surface of the growth substrate, and the surface of the growth substrate is electrically conductive. The method further includes applying an electrolyte to the substrate such that the electrolyte is disposed within the at least one via. The electrolyte includes metal ions of a metal to be deposited within the at least one via. The method also includes positioning an electrode within the electrolyte, and applying a current and/or a voltage between the electrode and the substrate, thereby reducing the metal ions into the metal on the surface of the growth substrate within the at least one via.
摘要翻译：公开了金属化衬底内的通孔的方法。在一个实施例中，金属化通孔的方法包括将衬底布置在生长衬底上。衬底包括第一表面，第二表面和至少一个通孔。衬底的第一表面或第二表面直接接触生长衬底的表面，并且生长衬底的表面是导电的。该方法进一步包括将电解质施加到衬底，使得电解质设置在至少一个通孔内。电解质包括待沉积在至少一个通孔内的金属的金属离子。该方法还包括将电极定位在电解质内，并且在电极和基底之间施加电流和/或电压，从而将金属离子还原成在至少一个通孔内的生长基底表面上的金属。 / p>

4. 发明申请

WO2017095398A1 ANCHORED THROUGH-SILICON VIAS 审中-公开
标题翻译：通过硅通道VIAS
公开(公告)号：WO2017095398A1
公开(公告)日：2017-06-08
申请号：PCT/US2015/063318
申请日：2015-12-02
申请人： INTEL CORPORATION
发明人： KANG, Jiho , JEONG, James , SHA, Chu-Hsuan , KOTHARI, Hiten
IPC分类号： H01L21/60
CPC分类号： H01L23/481 , H01L21/76898
摘要： Anchored through-silicon vias (TSVs), and related devices and methods, are disclosed herein. In some embodiments, an anchored TSV may include a first copper portion having a first width; a second copper portion having a second width greater than the first width; and a third copper portion having a third width less than the second width; wherein the second copper portion is disposed between the first copper portion and the third copper portion.
摘要翻译：本文公开了锚定硅通孔（TSV）以及相关器件和方法。在一些实施例中，锚定TSV可以包括具有第一宽度的第一铜部分; 具有大于第一宽度的第二宽度的第二铜部分; 以及具有小于所述第二宽度的第三宽度的第三铜部分; 其中第二铜部分设置在第一铜部分和第三铜部分之间。

5. 发明申请

WO2017029822A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2017029822A1
公开(公告)日：2017-02-23
申请号：PCT/JP2016/056394
申请日：2016-03-02
申请人：三菱電機株式会社
发明人：西澤　弘一郎 , 日坂　隆行
IPC分类号： H01L23/04 , H01L21/338 , H01L23/02 , H01L23/10 , H01L23/12 , H01L23/14 , H01L27/095 , H01L29/812
CPC分类号： H01L23/562 , H01L21/4817 , H01L21/76898 , H01L23/02 , H01L23/04 , H01L23/041 , H01L23/10 , H01L23/12 , H01L23/14 , H01L23/481 , H01L24/13 , H01L24/16 , H01L29/812 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13164 , H01L2224/13169 , H01L2224/16227 , H01L2924/13051 , H01L2924/13064 , H01L2924/35121
摘要：　中空部の気密性を保持し、歩留まり及び耐久性を向上させる。半導体装置１は、デバイス基板２、半導体回路３、封止枠７、キャップ基板８、ビア部１０、電極１１，１２，１３、バンプ部１４等を備える。デバイス基板２とキャップ基板８との間には、半導体回路３が気密状態で収容される中空部９を設ける。バンプ部１４は、全てのビア部１０と、キャップ基板８とを連結する。これにより、バンプ部１４Ａを用いてビア部１０を補強することができる。
摘要翻译：本发明保持中空部的气密性，提高产率和耐久性。半导体器件1设置有器件基板2，半导体电路3，密封框架7，盖基板8，通孔部10，电极11,12,13，凸块部14等。中空部9设置在器件基板2和盖基板8之间，所述中空部具有密封状态下存储的半导体电路3。凸起部分14将所有通孔部分10和盖基板8彼此连接。因此，可以使用凸块部分14A来加强通孔部分10。

6. 发明申请

WO2016199349A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2016199349A1
公开(公告)日：2016-12-15
申请号：PCT/JP2016/002333
申请日：2016-05-12
申请人：株式会社デンソー
发明人：山口　浩平 , 谷藤　真和 , 村田　稔
IPC分类号： G01L9/00 , H01L29/84
CPC分类号： G01L9/0042 , G01L9/0054 , H01L21/76898 , H01L23/10 , H01L23/5385
摘要：半導体装置は、一面（１０ａ）に物理量のセンシング部（１８ａ～１８ｄ）が形成されていると共に、前記センシング部と電気的に接続され、不純物を拡散させることによって構成された複数の拡散配線層（１９ａ～１９ｄ）が形成されている第１基板（１０）と、一面（３０ａ）が前記第１基板の一面と接合される第２基板（３０）とを備える。前記第１基板と前記第２基板との間に気密室（４０）が構成され、当該気密室内に前記センシング部が封止される。前記第１基板は、前記一面において、内縁部に前記複数の拡散配線層が構成されていると共に前記複数の拡散配線層を取り囲む部分が外縁部（１５）となる。前記外縁部は、前記第１基板の端部に沿った周方向において不純物濃度が一定とされている。
摘要翻译：在本发明中，半导体装置具有：一个表面（10a）中的第一基板（10），其形成感测物理量的感测部分（18a-18d）也形成有多个扩散布线层（19a-19d），其通过使杂质扩散并与传感部电连接; 以及一个表面（30a）与第一基板的一个表面接合的第二基板（30）。在第一基板和第二基板之间形成有密封室（40），并将感测部件密封在气密室内。在第一基板的一个表面上，多个扩散布线层构成在内边缘部分中，并且围绕多个扩散布线层的部分用作外边缘部分（15）。外边缘部分沿着沿着第一基板的端部的周向方向具有恒定的杂质浓度。

7. 发明申请

WO2016131690A1 VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERKÖRPERS 审中-公开
标题翻译：用于生产半导体主体
公开(公告)号：WO2016131690A1
公开(公告)日：2016-08-25
申请号：PCT/EP2016/052817
申请日：2016-02-10
申请人： OSRAM OPTO SEMICONDUCTORS GMBH
发明人： EBERHARD, Franz
IPC分类号： H01L33/00 , H01L31/0352
CPC分类号： H01L21/76898 , H01L21/2855 , H01L21/3086 , H01L21/31116 , H01L21/76831 , H01L21/76879 , H01L31/022408 , H01L31/022466 , H01L31/0304 , H01L31/1884 , H01L33/005 , H01L33/30 , H01L33/382 , H01L33/42 , H01L33/44 , H01L2933/0016 , H01L2933/0025 , H01S5/2081 , H01S5/22 , H01S2301/176
摘要： Es wird ein Verfahren zur Herstellung eines Halbleiterkörpers (1) mit zumindest einer mit einer Kontaktschicht (7) versehenen Ausnehmung (10) mit den Schritten: Bereitstellen des Halbleiterkörpers (1), Aufbringen einer ersten Maskenschicht (5) und einer zweiten Maskenschicht (6) auf dem Halbleiterkörper (1), wobei die zweite Maskenschicht (6) unstrukturiert auf dem Halbleiterkörper (1) aufgebracht wird und die erste Maskenschicht (5) strukturiert mit zumindest einer ersten Maskenöffnung (50) auf der zweiten Maskenschicht (6) aufgebracht wird, Ausbilden von zumindest einer zweiten Maskenöffnung (60) in der zweiten Maskenschicht (6) und zumindest einer Ausnehmung (10) im Halbleiterkörper (1) im Bereich der zumindest einen ersten Maskenöffnung (50) der ersten Maskenschicht (5), wobei die Ausnehmung (10) eine Seitenfläche (11) und eine Bodenfläche (12) aufweist und die Ausnehmung (10) mit der zweiten Maskenöffnung (60) von der ersten Maskenöffnung (50) aus gesehen eine Hinterschneidung (13) bildet, Aufbringen einer Kontaktschicht (7) auf die erste Maskenschicht (5) und die Bodenfläche (12) der zumindest einen Ausnehmung (10) mittels eines gerichteten Abscheideverfahrens, Aufbringen einer Passivierungsschicht (8) auf der Seitenfläche (11) der zumindest einen Ausnehmung (10).
摘要翻译：一种用于制造半导体本体方法（1）具有至少一个与接触层（7）设置凹部（10），其包括以下步骤：提供半导体主体（1），沉积第一掩模层（5）和第二掩模层（6）所述半导体主体（1）上，其中所述第二掩模层（6）有刷（1）被施加在半导体本体和所述第一掩模层上（5）与（6）被施加第二掩模层上的至少一个第一掩模开口（50）的结构，形成在第二掩模层，在半导体主体上的至少一个第二掩模开口（60）（6）和至少一个凹部（10）（1）在所述第一掩模层（5）的至少一个第一掩模开口（50）的区域中，其特征在于，所述凹部（10）的侧表面（11）和底表面（12）和凹部（10）与所述第二掩模开口（60），所述从Hintersc看出第一掩模开口（50） hneidung（13），所述第一掩模层（5）和所述至少一个凹部（10），通过沉积工艺的方法的底表面（12）上施加接触层（7），施加的侧表面（11）上的钝化层（8）至少一个凹部（10）。

8. 发明申请

WO2016094136A1 IMAGE SENSOR DEVICE 审中-公开
标题翻译：图像传感器设备
公开(公告)号：WO2016094136A1
公开(公告)日：2016-06-16
申请号：PCT/US2015/063239
申请日：2015-12-01
申请人： INVENSAS CORPORATION
发明人： KATKAR, Rajesh
IPC分类号： H01L27/146 , H01L23/00 , H01L21/768
CPC分类号： H01L27/14634 , H01L21/76898 , H01L23/481 , H01L24/18 , H01L27/14618 , H01L27/14636 , H01L27/1464 , H01L27/14687 , H01L27/1469 , H01L2224/04105 , H01L2224/12105 , H01L2224/18 , H01L2224/19 , H01L2224/32145 , H01L2224/73267 , H01L2924/15153
摘要： An image sensor device, as well as methods therefor, is disclosed. This image sensor device includes a substrate having bond pads. The substrate has a through substrate channel defined therein extending between a front side surface and a back side surface thereof. The front side surface is associated with an optically-activatable surface. The bond pads are located at or proximal to the front side surface aligned for access via the through substrate channel. Wire bond wires are bonded to the bond pads at first ends thereof extending away from the bond pads with second ends of the wire bond wires located outside of an opening of the channel at the back side surface. A molding layer is disposed along the back side surface and in the through substrate channel. A redistribution layer is in contact with the molding layer and interconnected to the second ends of the wire bond wires.
摘要翻译：公开了一种图像传感器装置及其方法。该图像传感器装置包括具有接合垫的基板。衬底具有限定在其中的贯穿衬底通道，其在前侧表面和其背侧表面之间延伸。前侧表面与可光学激活的表面相关联。接合焊盘位于或靠近前侧表面以对准以便经由通过衬底通道进入。线接合线在其第一端处接合到接合焊盘，该接合焊盘在位于后侧表面处的通道的开口外侧的引线接合线的第二端延伸远离接合焊盘。模制层沿着背侧表面和贯通衬底通道设置。再分布层与成型层接触并与导线接合线的第二端互连。

9. 发明申请

WO2016071835A1 MULTI-LAYER LASER DEBONDING STRUCTURE WITH TUNABLE ABSORPTION 审中-公开
标题翻译：多层激光雷达结构与可抽吸吸收
公开(公告)号：WO2016071835A1
公开(公告)日：2016-05-12
申请号：PCT/IB2015/058490
申请日：2015-11-03
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED , IBM JAPAN LIMITED
发明人： ANDRY, Paul , GELORME, Jeffrey , TSANG, Cornelia, Kang-I , WEBB, Bucknell
IPC分类号： H01L21/02
CPC分类号： H01L21/6835 , B32B7/12 , B32B2307/4026 , B32B2457/14 , H01L21/6836 , H01L21/76898 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381
摘要： The absorption properties of both an adhesive layer and an ablation layer are employed to facilitate debonding of a device wafer and a glass handler without damaging the device wafer. The penetration depths of the adhesive and ablation layers are selected such that no more than a negligible amount of the ablation fluence reaches the surface of the device wafer.
摘要翻译：使用粘合剂层和消融层的吸收性能来促进器件晶片和玻璃处理器的剥离而不损坏器件晶片。选择粘合剂和烧蚀层的穿透深度，使得不超过可忽略量的消融注量到达器件晶片的表面。

10. 发明申请

WO2016071788A1 LOW TEMPERATURE ADHESIVE RESINS FOR WAFER BONDING 审中-公开
标题翻译：低温胶粘剂用于波纹粘结
公开(公告)号：WO2016071788A1
公开(公告)日：2016-05-12
申请号：PCT/IB2015/058029
申请日：2015-10-19
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED , IBM JAPAN LIMITED
发明人： GELORME, Jeffrey , HUNG, Li-Wen , ANDRY, Paul , TSANG, Cornelia, Kang-l , KNICKERBOCKER, John , ALLEN, Robert, David
IPC分类号： H01L21/304 , H01L21/02
CPC分类号： H01L21/6836 , H01L21/304 , H01L21/30604 , H01L21/463 , H01L21/6835 , H01L21/76256 , H01L21/76898 , H01L24/27 , H01L24/29 , H01L24/83 , H01L25/03 , H01L2221/68327 , H01L2221/6834 , H01L2221/68359 , H01L2221/68381
摘要： A method for adhesive bonding in microelectronic device processing is provided that includes bonding a handling wafer to a front side of a device wafer with an adhesive comprising phenoxy resin; and thinning the device wafer from the backside of the device wafer while the device wafer is adhesively engaged to the handling wafer. After the device wafer has been thinned, the adhesive comprising phenoxy resin may be removed by laser debonding, wherein the device wafer is separated from the handling wafer.
摘要翻译：提供了一种微电子器件处理中的粘合方法，其包括用包含苯氧基树脂的粘合剂将处理晶片粘合到器件晶片的前侧; 以及当器件晶片与处理晶片粘合地接合时，从器件晶片的背面使器件晶片变薄。在器件晶片减薄之后，可以通过激光剥离除去包含苯氧基树脂的粘合剂，其中将器件晶片与处理晶片分离。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式