专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018004692A1 MOLDED EMBEDDED BRIDGE FOR ENHANCED EMIB APPLICATIONS 审中-公开
标题翻译：用于增强EMIB应用的模制嵌入式桥
公开(公告)号：WO2018004692A1
公开(公告)日：2018-01-04
申请号：PCT/US2016/040851
申请日：2016-07-01
申请人： PIETAMBARAM, Srinivas, V. , MANEPALLI, Rahul, N.
发明人： PIETAMBARAM, Srinivas, V. , MANEPALLI, Rahul, N.
IPC分类号： H01L23/00 , H01L23/538
CPC分类号： H01L23/5226 , H01L21/565 , H01L23/3121 , H01L23/3157 , H01L23/481 , H01L23/5383 , H01L23/5386 , H01L23/562 , H01L24/17 , H01L25/0655 , H01L2224/16227 , H01L2924/15192 , H01L2924/3511 , H01L2924/35121
摘要： Disclosed is an embedded multi-die interconnect bridge (EMIB) substrate. The EMIB substrate can comprise an organic substrate, a bridge embedded in the organic substrate and a plurality of routing layers. The plurality of routing layers can be embedded within the bridge. Each routing layer can have a plurality of traces. Each of the plurality of routing layers can have a coefficient of thermal expansion (CTE) that varies from an adjacent routing layer.
摘要翻译：公开了嵌入式多芯片互连桥（EMIB）衬底。 EMIB衬底可以包括有机衬底，嵌入有机衬底中的桥和多个布线层。多个路由层可以嵌入桥中。每个路由层可以有多条迹线。多个布线层中的每一个可以具有与相邻布线层不同的热膨胀系数（CTE）。

2. 发明申请

WO2017123332A1 MONOLITHIC INTEGRATION OF ANTENNA SWITCH AND DIPLEXER 审中-公开
标题翻译：天线开关和双工器的单片集成
公开(公告)号：WO2017123332A1
公开(公告)日：2017-07-20
申请号：PCT/US2016/063973
申请日：2016-11-29
申请人： QUALCOMM INCORPORATED
发明人： GU, Shiqun , ZUO, Chengjie , FANELLI, Steve , GEE, Thomas , SONG, Young Kyu
IPC分类号： H01L23/66 , H01L21/768 , H01L23/522 , H01L49/02
CPC分类号： H04B1/48 , H01L21/76251 , H01L21/76898 , H01L21/84 , H01L23/481 , H01L23/5223 , H01L23/5227 , H01L23/60 , H01L23/66 , H01L27/1203 , H01L28/00 , H01L28/10 , H01L28/60 , H01L29/0649 , H01L2223/6672 , H01L2223/6677
摘要： An integrated radio frequency (RF) circuit structure may include a resistive substrate material and a switch. The switch may be arranged in a silicon on insulator (SOI) layer supported by the resistive substrate material. The integrated RF circuit structure may also include an isolation layer coupled to the SOI layer. The integrated RF circuit structure may further include a filter, composed of inductors and capacitors. The filter may be arranged on a surface of the integrated RF circuit structure, opposite the resistive substrate material. In addition, the switch may be arranged on a first surface of the isolation layer.
摘要翻译：集成射频（RF）电路结构可以包括电阻衬底材料和开关。开关可以布置在由电阻基底材料支撑的绝缘体上硅（SOI）层上。集成RF电路结构还可以包括耦合到SOI层的隔离层。集成RF电路结构还可以包括由电感器和电容器组成的滤波器。滤波器可以布置在集成RF电路结构的与电阻基底材料相对的表面上。另外，开关可以布置在隔离层的第一表面上。

3. 发明申请

WO2017052472A1 SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME 审中-公开
标题翻译：半导体器件及其形成方法
公开(公告)号：WO2017052472A1
公开(公告)日：2017-03-30
申请号：PCT/SG2016/050466
申请日：2016-09-22
申请人： AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH
发明人： KATTI, Guruprasad , BHATTACHARYA, Suryanarayana , WEERASEKERA, Roshan , CHANG, Ka Fai
IPC分类号： H01L23/00 , H01L21/768 , H01L21/3205
CPC分类号： H01L23/481 , H01L23/3128 , H01L2224/11
摘要： Various embodiments provide a semiconductor device. The semiconductor device may include a semiconductor substrate including a first semiconductor layer and a second semiconductor layer arranged on the first semiconductor layer, wherein the second semiconductor layer includes one of a doped semiconductor layer or a buried insulator layer. The semiconductor device may further include a via extending through the semiconductor substrate, wherein the via has a first portion extending through the first semiconductor layer and a second portion extending through the second semiconductor layer. The semiconductor device may further include an insulating structure extending through the first semiconductor layer and arranged under the second semiconductor layer, wherein the insulating structure at least partially surrounds the first portion of the via and is separated from the first portion of the via by a portion of the first semiconductor layer.
摘要翻译：各种实施例提供半导体器件。半导体器件可以包括包括第一半导体层和布置在第一半导体层上的第二半导体层的半导体衬底，其中第二半导体层包括掺杂半导体层或掩埋绝缘体层之一。半导体器件还可以包括延伸通过半导体衬底的通孔，其中通孔具有延伸穿过第一半导体层的第一部分和延伸穿过第二半导体层的第二部分。半导体器件还可以包括延伸穿过第一半导体层并布置在第二半导体层下面的绝缘结构，其中绝缘结构至少部分地围绕通孔的第一部分并且与通孔的第一部分分开一部分的第一半导体层。

4. 发明申请

WO2017052471A1 SEMICONDUCTOR DEVICES AND METHODS OF FORMING THE SAME 审中-公开
标题翻译：半导体器件及其形成方法
公开(公告)号：WO2017052471A1
公开(公告)日：2017-03-30
申请号：PCT/SG2016/050461
申请日：2016-09-21
申请人： NANYANG TECHNOLOGICAL UNIVERSITY
发明人： LIN, Ye , TAN, Chuan Seng
IPC分类号： H01L23/522 , H01L23/48 , H01L21/768
CPC分类号： H01L28/92 , H01L21/768 , H01L23/48 , H01L23/481 , H01L27/10823 , H01L28/40 , H01L28/87 , H01L28/88 , H01L28/91
摘要： A semiconductor device 100 comprising a substrate 102 having a through-substrate via hole 106, the through-substrate via hole 106 having formed therein: a first capacitor electrode layer 108a and a second capacitor electrode layer 108b, and a dielectric material layer 112 disposed between the first capacitor electrode layer 108a and the second capacitor electrode layer 108b; and a through-substrate via conductor 116. A method of forming a semiconductor device 100, the semiconductor device 100 comprising a through-substrate via hole 106, the method comprising forming, in the through-substrate via hole 106: a first capacitor electrode layer 108a and a second capacitor electrode layer 108b, and a dielectric material layer 112 disposed between the first capacitor electrode layer 108a and the second capacitor electrode layer 108b; and a through-substrate via conductor 116.
摘要翻译：一种半导体器件100，包括具有贯穿基板通孔106的基板102，其中形成有贯穿基板通孔106：第一电容器电极层108a和第二电容器电极层108b，以及设置在第一电容器电极层108a和第二电容器电极层108b; 以及贯通基板通孔导体116.一种形成半导体装置100的方法，所述半导体装置100包括贯穿基板通孔106，所述方法包括在所述贯通基板通孔106中形成第一电容电极层 108a和第二电容器电极层108b以及设置在第一电容器电极层108a和第二电容器电极层108b之间的电介质层112; 和贯通基板通孔导体116。

5. 发明申请

WO2017034654A1 INDEPENDENT 3D STACKING 审中-公开
标题翻译：独立的3D堆叠
公开(公告)号：WO2017034654A1
公开(公告)日：2017-03-02
申请号：PCT/US2016/037690
申请日：2016-06-15
申请人： APPLE INC.
发明人： LAI, Kwan-Yu , ZHAI, Jun , HU, Kunzhong
IPC分类号： H01L23/00 , H01L25/065 , H01L25/10 , H01L25/00 , H01L23/498 , H01L21/48
CPC分类号： H01L25/0657 , H01L21/486 , H01L21/568 , H01L21/6835 , H01L21/7684 , H01L23/147 , H01L23/3107 , H01L23/481 , H01L23/49816 , H01L23/5384 , H01L23/5385 , H01L23/5386 , H01L23/5389 , H01L24/80 , H01L24/89 , H01L25/0652 , H01L25/0655 , H01L25/10 , H01L25/105 , H01L25/50 , H01L2221/68327 , H01L2224/80895 , H01L2224/80896 , H01L2225/06541 , H01L2225/06548 , H01L2924/181 , H01L2924/186
摘要： Packages and 3D die stacking processes are described. In an embodiment, a package includes a second level die hybrid bonded to a first package level including a first level die encapsulated in an oxide layer, and a plurality of through oxide vias (TOVs) extending through the oxide layer. In an embodiment, the TOVs and the first level die have a height of about 20 microns or less.
摘要翻译：描述了封装和3D裸片堆叠过程。在一个实施例中，封装包括结合到包括封装在氧化物层中的第一级管芯的第一封装级的第二级管芯晶体管和延伸穿过氧化物层的多个通孔氧化物通孔（TOV）。在一个实施例中，TOV和第一级模具具有大约20微米或更小的高度。

6. 发明申请

WO2017002200A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2017002200A1
公开(公告)日：2017-01-05
申请号：PCT/JP2015/068836
申请日：2015-06-30
申请人：オリンパス株式会社
发明人：高澤　直裕 , 只木　芳隆
IPC分类号： H01L23/29 , H01L23/31 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L23/564 , H01L23/29 , H01L23/3114 , H01L23/481 , H01L23/5226 , H01L24/06 , H01L24/17 , H01L25/065 , H01L25/07 , H01L25/18 , H01L2224/0401
摘要：半導体装置は、第１の基板と、第２の基板と、第１のパッドと、第２のパッドと、第１のマイクロバンプと、第１の樹脂層と、絶縁層とを有する。前記第１の基板は、第１の半導体層と第１の配線層とを有する。前記第２の基板は、第２の半導体層と第２の配線層とを有する。前記絶縁層は、前記第１の樹脂層よりも吸湿性が低い絶縁材料を含む。前記絶縁層は、前記第２の基板と前記第１の樹脂層とを貫通する。前記第１のマイクロバンプと前記第１の樹脂層と前記絶縁層とを通り、かつ前記第１の面に平行な第１の断面において、前記絶縁層は前記第１のマイクロバンプを囲む。
摘要翻译：该半导体器件包括第一衬底，第二衬底，第一衬垫，第二衬垫，第一微穴，第一树脂层和绝缘层。第一基板包括第一半导体层和第一布线层。第二基板包括第二半导体层和第二布线层。绝缘层含有比第一树脂层具有更低的吸湿性的绝缘材料。绝缘层穿透第二基板和第一树脂层。在穿过第一微型小块，第一树脂层和绝缘层并且平行于第一表面的第一横截面上，绝缘层围绕第一微型小块。

7. 发明申请

WO2016176046A1 POWER DELIVERY NETWORK (PDN) DESIGN FOR MONOLITHIC THREE-DIMENSIONAL (3-D) INTEGRATED CIRCUIT (IC) 审中-公开
标题翻译：用于单片三维（3-D）集成电路（IC）的电力传送网络（PDN）设计
公开(公告)号：WO2016176046A1
公开(公告)日：2016-11-03
申请号：PCT/US2016/027406
申请日：2016-04-14
申请人： QUALCOMM INCORPORATED
发明人： LIM, Sung Kyu , SAMADI, Kambiz , DU, Yang
IPC分类号： H01L27/06 , H01L23/528
CPC分类号： H01L25/0657 , H01L23/481 , H01L23/5286 , H01L24/05 , H01L24/11 , H01L24/14 , H01L25/50 , H01L27/0688 , H01L2224/05147 , H01L2224/131 , H01L2224/32145 , H01L2224/73153 , H01L2225/06513 , H01L2225/06527 , H01L2225/06541 , H01L2225/06544 , H01L2225/06565 , H01L2924/10253 , H01L2924/014 , H01L2924/00014
摘要： Systems and methods relate to power delivery networks (PDNs) for monolithic three-dimensional integrated circuits (3D-ICs). A monolithic 3D-IC (400) includes a first die (404) adjacent to and in contact with power/ground bumps (402). A second die (406) is stacked on the first die (404), the second die separated from the power/ground bumps by the first die. One or more bypass power/ground vias (432) and one or more monolithic inter-tier vias (MIVs, 430) are configured to deliver power from the power/ground bumps (402) to the second die (406).
摘要翻译：系统和方法涉及用于单片三维集成电路（3D-IC）的功率传递网络（PDN）。单片3D-IC（400）包括与电源/接地凸块（402）相邻并与其接触的第一管芯（404）。第二管芯（406）堆叠在第一管芯（404）上，第二管芯通过第一管芯与电源/接地凸起分离。一个或多个旁路电源/接地通孔（432）和一个或多个单层跨层通孔（MIV，430）被配置为将功率从功率/接地凸块（402）传递到第二管芯（406）。

8. 发明申请

WO2016118209A3 MULTI-LAYER SEMICONDUCTOR DEVICES FABRICATED USING A COMBINATION OF SUBSTRATE AND VIA STRUCTURES AND FABRICATION TECHNIQUES 审中-公开
标题翻译：使用基板和通过结构和制造技术的组合制造的多层半导体器件
公开(公告)号：WO2016118209A3
公开(公告)日：2016-10-27
申请号：PCT/US2015059181
申请日：2015-11-05
申请人： MASSACHUSETTS INST TECHNOLOGY
发明人： DAS RABINDRA N , GOUKER PASCALE , JOHNSON RYAN C , JOHNSON LEONARD M , GOUKER MARK A
IPC分类号： H01L23/48
CPC分类号： H01L25/0657 , H01L23/3736 , H01L23/481 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L23/49866 , H01L23/5226 , H01L23/5283 , H01L23/53209 , H01L23/53238 , H01L23/535 , H01L25/50 , H01L27/0688 , H01L2224/16145 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/06548 , H01L2225/06555 , H01L2225/06572
摘要： A multi-layer semiconductor device includes two or more semiconductor sections, each of the semiconductor sections including at least at least one device layer having first and second opposing surfaces and a plurality of electrical connections extending between the first and second surfaces. The electrical connections correspond to first conductive structures. The multi-layer semiconductor device also includes one or more second conductive structures which are provided as through oxide via (TOV) or through insulator via (TIV) structures. The multi-layer semiconductor device additionally includes one or more silicon layers. At least a first one of the silicon layers includes at least one third conductive structure which is provided as a through silicon via (TSV) structure. The multi-layer semiconductor device further includes one or more via joining layers including at least one fourth conductive structure. A corresponding method for fabricating a multi-layer semiconductor device is also provided.
摘要翻译：多层半导体器件包括两个或更多个半导体部分，每个半导体部分包括具有第一和第二相对表面的至少一个器件层以及在第一和第二表面之间延伸的多个电连接。电连接对应于第一导电结构。多层半导体器件还包括一个或多个第二导电结构，其被设置为贯穿氧化物通孔（TOV）或穿过绝缘体通孔（TIV）结构。多层半导体器件另外包括一个或多个硅层。至少第一硅层包括至少一个作为硅通孔（TSV）结构提供的第三导电结构。该多层半导体器件还包括一个或多个通孔接合层，该通孔接合层包括至少一个第四导电结构。还提供了用于制造多层半导体器件的对应方法。

9. 发明申请

WO2016159320A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2016159320A1
公开(公告)日：2016-10-06
申请号：PCT/JP2016/060834
申请日：2016-03-31
申请人：浜松ホトニクス株式会社
发明人：細川　暢郎 , 井上　直 , 柴山　勝己
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522 , H01L23/532
CPC分类号： H01L27/14687 , H01L21/3205 , H01L21/768 , H01L21/76898 , H01L23/481 , H01L23/522 , H01L23/532 , H01L24/02 , H01L24/13 , H01L27/14632 , H01L27/14636 , H01L27/14643 , H01L31/02005 , H01L31/0203 , H01L31/02161 , H01L31/103 , H01L31/107 , H01L2224/0233 , H01L2224/0235 , H01L2224/0236 , H01L2224/02371 , H01L2224/02372 , H01L2224/02381 , H01L2224/10126 , H01L2224/11 , H01L2224/12105 , H01L2224/13009 , H01L2224/13021 , H01L2224/13024 , H01L2224/13025 , H01L2924/10253 , H01L2924/12043 , H01L2924/351
摘要：　半導体装置１は、貫通孔７が形成された半導体基板２と、半導体基板２の第１表面２ａに設けられた第１配線３と、貫通孔７の内面７ｃ及び半導体基板２の第２表面２ｂに設けられた絶縁層１０と、絶縁層１０の表面１０ｂに設けられ、開口１０ａにおいて第１配線３に電気的に接続された第２配線８と、を備える。絶縁層１０の表面１０ｂは、第１領域１１と、第２領域１２と、第３領域１３と、第１領域１１と第２領域１２とを連続的に接続するように湾曲した第４領域１４と、第２領域１２と第３領域１３とを連続的に接続するように湾曲した第５領域１５と、を含む。第２領域１２の平均傾斜角度は、第１領域１１の平均傾斜角度よりも小さく、且つ内面７ｃの平均傾斜角度よりも小さい。
摘要翻译：该半导体装置1设置有形成有通孔7的半导体基板2，设置在半导体基板2的第一面2a上的第一配线3，设置在半导体基板2的内表面上的绝缘层10 7c和半导体基板2的第二表面2b，以及设置在绝缘层10的表面10b上并且在开口10a中电连接到第一布线3的第二布线8。绝缘层10的表面10b包括弯曲以连续地连接第一区域11和第二区域12的第一区域11，第二区域12，第三区域13，第四区域14，以及第五区域 15，其连续地连接第二区域12和第三区域13.第二区域12的平均倾斜角度小于第一区域11的平均倾斜角度，并且也小于平均倾斜角度的内表面7c。

10. 发明申请

WO2016159318A1 半導体装置の製造方法审中-公开
标题翻译：半导体器件制造方法
公开(公告)号：WO2016159318A1
公开(公告)日：2016-10-06
申请号：PCT/JP2016/060832
申请日：2016-03-31
申请人：浜松ホトニクス株式会社
发明人：細川　暢郎 , 井上　直 , 柴山　勝己
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522 , H01L23/532
CPC分类号： H01L27/14687 , H01L21/3205 , H01L21/768 , H01L21/76898 , H01L23/481 , H01L23/522 , H01L23/532 , H01L24/02 , H01L24/13 , H01L27/14632 , H01L27/14636 , H01L27/14643 , H01L31/02005 , H01L31/0203 , H01L31/02161 , H01L31/103 , H01L31/107 , H01L2224/0233 , H01L2224/0235 , H01L2224/0236 , H01L2224/02371 , H01L2224/02372 , H01L2224/02381 , H01L2224/10126 , H01L2224/11 , H01L2224/12105 , H01L2224/13009 , H01L2224/13021 , H01L2224/13024 , H01L2224/13025 , H01L2924/10253 , H01L2924/12043 , H01L2924/351
摘要：　半導体装置の製造方法は、半導体基板２の第１表面２ａに第１配線３を設ける第１工程と、第１表面２ａに光透過基板５を取り付ける第２工程と、半導体基板２の厚さが光透過基板５の厚さよりも小さくなるように半導体基板２を薄型化する第３工程と、半導体基板２に貫通孔７を形成する第４工程と、第１樹脂材料を用いてディップコート法を実施することで樹脂絶縁層１０を設ける第５工程と、樹脂絶縁層１０にコンタクトホール１６を形成する第６工程と、樹脂絶縁層１０の表面１０ｂに第２配線８を設け、コンタクトホール１６において第１配線３と第２配線８とを電気的に接続する第７工程と、を備える。
摘要翻译：该半导体器件制造方法包括：第一步骤，用于在半导体衬底2的第一表面2a上提供第一布线3; 用于将透光基板5安装在第一表面2a上的第二步骤; 使半导体基板2变薄使得半导体基板2比透光基板5厚的第三步骤; 在半导体衬底2中形成通孔7的第四步骤; 第五步骤，通过使用第一树脂材料的浸涂来提供树脂绝缘层10; 在树脂绝缘层10上形成接触孔16的第六步骤; 以及在树脂绝缘层10的表面10b上设置第二布线8并将第一布线3和第二布线8电连接在接触孔16中的第七步骤。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式