专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6981229B2 回路装置、振動デバイス、電子機器及び移動体有权
公开(公告)号：JP6981229B2
公开(公告)日：2021-12-15
申请号：JP2017244578
申请日：2017-12-21
申请人：セイコーエプソン株式会社
发明人：中島克仁
IPC分类号： H03H17/02 , H03L7/08 , H03H17/00

2. 发明专利

JP2021111914A PLL回路审中-公开
公开(公告)号：JP2021111914A
公开(公告)日：2021-08-02
申请号：JP2020003894
申请日：2020-01-14
申请人：ローム株式会社
发明人：長尾圭
IPC分类号： H03L7/18 , H03L7/08
摘要：【課題】車両などに搭載されるDCDCコンバータを含むシステムにおいて、PLL回路から出力されるクロック信号がDCDCコンバータなどの電源回路に干渉し特性に悪い影響をあたえる。【解決手段】PLL回路1において、位相比較器10と、LPF20と、制御部30と、オシレータ40と、プリスケーラー50と、第2分周器60と、を有する。制御部30は、LPF20の出力値に基づく制御値を出力する。プリスケーラー50は、オシレータ40のクロックを分周する。第2分周器60は、プリスケーラー50の出力をさらに分周する【選択図】図1

3. 发明专利

JPWO2019167670A1 位相同期回路审中-公开
公开(公告)号：JPWO2019167670A1
公开(公告)日：2021-03-04
申请号：JP2019005554
申请日：2019-02-15
申请人：ソニーセミコンダクタソリューションズ株式会社
发明人：有坂直也 , 藤原徹哉 , 江藤慎一郎
IPC分类号： H03L7/085 , H03L7/08 , H03K5/26
摘要：本技術は、消費電力を低減することができるようにする位相同期回路に関する。 2つのキャパシタを含み、2つのキャパシタから発生した電圧の比較結果を出力するSAR-ADCと、2つのキャパシタに電流をチャージする電流源と、2つのキャパシタのうちの一方のキャパシタと電流源の間に配置され、基準周波数の第1のクロックと第1のクロックより高い周波数である第2のクロックとの位相差が供給される第1のスイッチと、2つのキャパシタのうちの他方のキャパシタと電流源の間に配置され、第2のクロックが供給される第2のスイッチとを備える。本開示は、例えば、無線通信装置に適用することができる。

4. 发明专利

JP2021010096A 位相同期回路审中-公开
公开(公告)号：JP2021010096A
公开(公告)日：2021-01-28
申请号：JP2019122689
申请日：2019-07-01
申请人：三菱電機株式会社
发明人：藤原玄一
IPC分类号： H03L7/08
摘要：【課題】ジッタの影響を低減可能な技術を提供することを目的とする。【解決手段】位相同期回路は、高レベルのパルス幅と低レベルのパルス幅との差が、切替クロック信号と比較クロック信号との位相差に対応する信号を生成する位相比較器と、位相比較器で生成された信号の波形を整形する波形整形回路と、波形整形回路で整形された信号に基づいて出力クロック信号の周波数を制御する発振器と、出力クロック信号を分周することによって比較クロック信号を生成する分周器と、基準クロック信号と比較クロック信号とのいずれかを切替クロック信号として切り替える切替器とを備える。【選択図】図1

5. 发明专利

JPWO2019171585A1 PLL回路审中-公开
公开(公告)号：JPWO2019171585A1
公开(公告)日：2020-07-02
申请号：JP2018009265
申请日：2018-03-09
申请人：三菱電機株式会社
发明人：堤恒次 , 池田翔 , 下澤充弘
IPC分类号： H03L7/08 , H03L7/087
摘要：第1のパルスセレクタ(7a)は、可変分周器(3)の出力信号を位相周波数比較器(4a〜4d)に対して時分割で出力する。第2のパルスセレクタ(7b)は、基準信号源(1)からの基準信号を位相周波数比較器(4a〜4d)に対して時分割で出力する。位相周波数比較器(4a〜4d)のそれぞれの出力は、複数設けられたチャージポンプ回路(5a〜5d)にそれぞれ与えられる。

6. 发明专利

JP2020068531A 発振周波数制御システム及びその方法审中-公开
公开(公告)号：JP2020068531A
公开(公告)日：2020-04-30
申请号：JP2019195285
申请日：2019-10-28
申请人：新唐科技股▲ふん▼有限公司
发明人：尤佛科斯納爾
IPC分类号： H03L1/02 , H03L7/197 , H03L7/08
摘要：【課題】クロック回路と、発振器コントローラーと、発振器とを備える発振周波数制御システムを提供する。【解決手段】発振周波数制御システムであるデジタル集積回路20は、電源管理回路38と、ウェイク回路と、発振器26と、発振器コントローラー28と、を備える。電源管理回路38及び発振器26を停止することでクロック回路をスリープさせる。ウェイク回路は、発振器コントローラー28を断続的に起動させるために発振器26を断続的に起動し、クロック回路がスリープしている時に、出力周波数が発振器を26を制御することで目標周波数に収束されるように動作する。クロック回路は、発振器コントローラー28に入力される出力用クロック信号を出力する。発振器コントローラー28は、出力用クロック信号の出力周波数に応じて発振器26を制御する。【選択図】図1

7. 发明专利

JP2020048196A 周波数検知回路、位相/周波数検知器回路、および周波数検知方法审中-公开
公开(公告)号：JP2020048196A
公开(公告)日：2020-03-26
申请号：JP2019169650
申请日：2019-09-18
申请人：三星ディスプレイ株式會社 , Samsung Display Co.,Ltd.
发明人：バレンティンアブラムゾン
IPC分类号： H03K5/00 , H03L7/08 , H03L7/089
摘要：【課題】正確な周波数取得回路、および周波数検知方法を提供すること。【解決手段】本発明の一実施形態による周波数検知回路は、データ入力を受信し、前記データ入力の切替に基づいて第1境界出力(edge output)を提供する切替検知器と、第2境界出力を生成する第1回路と、第3境界出力を生成する第2回路と、組合せ論理回路とを含む。本発明の一実施形態による組合せ論理回路は、前記第1境界出力、前記第2境界出力および前記第3境界出力のうち2以上が高い値のとき、アップ出力(UP output)を出力し、前記第1境界出力、前記第2境界出力および前記第3境界出力がすべて低い値のとき、ダウン出力(DOWN output)を生成する。【選択図】図3

8. 发明专利

JP2020010169A 送受信装置审中-公开
公开(公告)号：JP2020010169A
公开(公告)日：2020-01-16
申请号：JP2018129192
申请日：2018-07-06
申请人： CANON KK
发明人： AWAYA YOSHIAKI
IPC分类号： H04L7/033 , H03L7/08 , H04L25/02
摘要：【課題】回路規模を大きく増加する事なくシリアルデータのEYEパターンの開口率を評価する送受信装置を提供すること。【解決手段】クロック信号が埋め込まれたシリアルデータを送信する送信装置と、前記シリアルデータを受信し、CDR(クロックデータリカバリ)回路で再生クロックを生成する受信装置において、前記送信装置は周波数が同一であり、少なくとも二つ以上の複数のシリアルデータを送信し、前記受信装置は前記複数のシリアルデータを受信し、PR回路(位相回転回路)を含む複数のCDR回路を有し、前記複数のCDR回路の中の第一のPR回路の制御信号と第二のPR回路の制御信号の差分量を測定し保持する機構と、前記第一のPR回路の制御信号と前記差分量と任意の位相回転量を加算した制御信号を用いて前記第2のPR回路を制御し、前記第一のPR回路と前記第二のPR回路が生成する再生クロック間の位相を任意に制御する構成とした。【選択図】図1

9. 发明专利

JP6604859B2 クロック生成装置およびクロックデータ復元装置有权
公开(公告)号：JP6604859B2
公开(公告)日：2019-11-13
申请号：JP2016009903
申请日：2016-01-21
申请人：ザインエレクトロニクス株式会社
发明人：浅田邦博 , 飯塚哲也 , 峠仁人 , 名倉徹 , 三浦賢 , 村上芳道
IPC分类号： H03L7/081 , H03L7/08

10. 发明专利

JP6604389B2 共振器振幅制御システムおよび共振器振幅制御方法有权
公开(公告)号：JP6604389B2
公开(公告)日：2019-11-13
申请号：JP2018004731
申请日：2018-01-16
申请人：株式会社村田製作所
发明人：ヘイッキ・クイスマ
IPC分类号： H03L7/08 , G01C19/5776

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式