专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102481284B1 반도체 장치의 제조 방법 有权
公开(公告)号：KR102481284B1
公开(公告)日：2022-12-27
申请号：KR1020180041418
申请日：2018-04-10
IPC分类号： H01L29/66 , H01L29/417 , H01L29/423 , H01L21/8234
摘要： 제 1 내지제 3 트랜지스터들이각각형성되는제 1 내지제 3 영역들을정의하는것, 상기제 1 내지제 3 영역들상에제 1 도전막을형성하는것, 상기제 1 도전막상에배리어막을형성하는것, 상기배리어막은순차적으로형성되는제 1 배리어막, 제 2 배리어막및 희생막을포함하고, 상기배리어막상에제 2 도전막및 제 3 도전막을순차적으로형성하는것, 상기제 2 영역및 상기제 3 영역상의상기제 3 도전막을제거하는제 1 식각공정을수행하는것, 및상기제 3 영역상의상기제 2 도전막을제거하는제 2 식각공정을수행하는것을포함하는반도체장치의제조방법을제공하되, 상기희생막은상기제 2 도전막의제거공정시 함께제거될수 있다.

2. 发明授权

KR102481476B1 반도체 소자 有权
公开(公告)号：KR102481476B1
公开(公告)日：2022-12-26
申请号：KR1020170153964
申请日：2017-11-17
IPC分类号： H01L29/78 , H01L21/3205 , H01L21/28 , H01L29/423
摘要： 본발명의기술적사상에따른반도체소자는, 제1 내지제4 영역을포함하는기판, 제1 영역상에, 제1 게이트유전층, 제1 두께의제1 물질층, 및제1 게이트전극층을포함하는제1 게이트구조체, 제2 영역상에, 제2 게이트유전층, 제2 두께의제2 물질층, 및제2 게이트전극층을포함하는제2 게이트구조체, 제3 영역상에, 제3 게이트유전층, 제3 두께의제3 물질층, 및제3 게이트전극층을포함하는제3 게이트구조체, 및제4 영역상에, 제4 게이트유전층및 제4 게이트전극층을포함하는제4 게이트구조체를포함하되, 제1 내지제3 두께는서로다르고, 제1 물질층은상부금속층, 하부금속층, 및상부및 하부금속층사이에개재된폴리실리콘층을포함한다.

3. 发明授权

KR102479666B1 비휘발성 메모리 셀을 포함하는 반도체 소자 및 그 제조 방법 有权
公开(公告)号：KR102479666B1
公开(公告)日：2022-12-21
申请号：KR1020210059550
申请日：2021-05-07
IPC分类号： H01L29/66 , H01L21/28 , H01L29/423 , H10B41/30
摘要： 본발명은플래쉬메모리셀을포함하는반도체소자제조방법및 이에따라제조된비휘발성메모리셀을포함하는반도체소자에관한것이다. 본발명의플래쉬메모리셀을포함하는반도체소자제조방법은기판을제공하는단계; 상기기판상에플로팅게이트도전막과컨트롤게이트도전막이포함된게이트스택패턴을형성하는단계; 상기게이트스택패턴상에셀렉트게이트도전막을증착하여, 상기기판상에상기플로팅게이트도전막과상기컨트롤게이트도전막과상기셀렉트게이트도전막이스택되어있는스택구조를형성하는단계; 상기스택구조를식각하여상기스택구조에트렌치를형성하고, 상기트렌치에의해분리된제1 셀렉트게이트패턴과제2 셀렉트게이트패턴을형성하는단계; 및에치백 공정을실시하여제1 셀렉트게이트및 제2 셀렉트게이트와제1 스택게이트및 제2 스택게이트를동시에형성하는단계를포함한다. 본발명에따르면, 개선된공정으로각각의액세스트랜지스터의게이트폴리-실리콘이대칭적으로형성됨에따라액세스트랜지스터의축소가용이한효과가있다.

4. 发明授权

KR102476135B1 반도체 소자 및 그 형성 방법 有权
公开(公告)号：KR102476135B1
公开(公告)日：2022-12-12
申请号：KR1020180125403
申请日：2018-10-19
IPC分类号： H01L29/788 , H01L29/423 , H01L29/66 , H01L29/732 , H10B41/27 , H10B41/35 , H10B41/41
摘要： 반도체소자및 그형성방법을제공한다. 이반도체소자형성방법은하부구조물상에몰드구조물을형성하되, 상기몰드구조물은교대로반복적으로적층되는층간절연층들및 게이트층들을포함하고, 상기게이트층들의각각은차례로적층되는제1 층, 제2 층및 제3 층으로형성되고, 상기제1 및제3 층들은제1 물질을포함하고, 상기제2 층은상기제1 물질과다른식각선택성을갖는제2 물질을포함하고; 상기몰드구조물을관통하는홀을형성하여상기층간절연층들의측면들및 상기게이트층들의측면들을노출시키고; 상기홀을확장된홀로형성하되, 상기홀을상기확장된홀을형성하는것은상기제2 물질의식각속도와상기제1 물질의식각속도가다른식각공정을진행하여상기홀에의해노출되는상기게이트층들을부분식각하여리세스영역들을형성하는것을포함하고; 및상기확장된홀 내에메모리수직구조물을형성하는것을포함한다.

5. 发明授权

KR102459732B1 게이트 올 어라운드 채널을 갖는 반도체 소자의 제조 방법 有权
公开(公告)号：KR102459732B1
公开(公告)日：2022-10-27
申请号：KR1020210062088
申请日：2021-05-13
IPC分类号： H01L29/66 , H01L29/06 , H01L29/423 , H01L29/08

6. 发明授权

KR102451353B1 전계 효과 트랜지스터에서 내부 스페이서 내의 에어 갭 및 이의 제조 방법 有权
公开(公告)号：KR102451353B1
公开(公告)日：2022-10-06
申请号：KR1020210012085
申请日：2021-01-28
IPC分类号： H01L29/66 , H01L29/786 , H01L29/423 , H01L29/06

7. 发明授权

KR102450734B1 저누설 디바이스 有权
公开(公告)号：KR102450734B1
公开(公告)日：2022-10-04
申请号：KR1020200063052
申请日：2020-05-26
IPC分类号： H01L21/8238 , H01L29/06 , H01L29/423 , H01L29/66 , H01L29/786

8. 发明授权

KR102450064B1 반도체 디바이스 및 방법 有权
公开(公告)号：KR102450064B1
公开(公告)日：2022-09-30
申请号：KR1020200105604
申请日：2020-08-21
IPC分类号： H01L21/8238 , H01L29/06 , H01L29/423 , H01L29/786 , H01L29/66

9. 发明授权

KR102449211B1 전계 효과 트랜지스터를 포함하는 반도체 소자 有权
公开(公告)号：KR102449211B1
公开(公告)日：2022-09-30
申请号：KR1020160001001
申请日：2016-01-05
IPC分类号： H01L29/772 , H01L29/78 , H01L29/423 , H01L29/66

10. 发明授权

KR102444384B1 트렌치 파워 MOSFET 및 그 제조방법 有权
公开(公告)号：KR102444384B1
公开(公告)日：2022-09-19
申请号：KR1020210034265
申请日：2021-03-16
IPC分类号： H01L29/78 , H01L29/66 , H01L29/423

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式