会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 2. 发明申请
      US20100332718A1 SYSTEM AND METHOD FOR PROVIDING CONFIGURABLE LATENCY AND/OR DENSITY IN MEMORY DEVICES 审中-公开
    • SYSTEM AND METHOD FOR PROVIDING CONFIGURABLE LATENCY AND/OR DENSITY IN MEMORY DEVICES
    • 用于在存储器件中提供可配置的延迟和/或密度的系统和方法
    • US20100332718A1
    • 2010-12-30
    • US12492752
    • 2009-06-26
    • Todd D. Farrell , Christopher S. Johnson
    • Todd D. Farrell , Christopher S. Johnson
    • G06F12/00 , G06F12/06
    • G06F13/1647 , G11C11/4087 , G11C2207/2272
    • Memory devices, memory controllers, methods, and systems are provided, such as methods for masking the row cycle latency time of a memory array. In one embodiment, a memory device that is configurable to operate in full or reduced density modes is provided. In a reduced density mode, certain banks within the memory array function as duplicate memory banks associated with an addressable memory bank. Write operations performed in the reduced density mode may write a data segment to an addressed memory bank as well as its associated duplicate banks. When repeated read requests are issued for the data segment, the read requests may be interleaved between the addressed bank and its duplicate banks, thereby masking the row cycle time of each physical bank. That is, the interval between each read out of the data segment from the memory array will appear to be less than the row cycle time.
    • 提供存储器件，存储器控制器，方法和系统，例如用于掩蔽存储器阵列的行周期等待时间的方法。 在一个实施例中，提供了可配置为以全密度或低密度模式操作的存储器件。 在减密密度模式中，存储器阵列内的某些存储体用作与可寻址存储体相关联的重复存储体。 以减小密度模式执行的写入操作可以将数据段写入寻址的存储体以及其相关的重复存储体。 当对于数据段发出重复的读请求时，读请求可以在寻址的存储体和其重复存储体之间进行交织，由此屏蔽每个物理存储体的行周期时间。 也就是说，每个从存储器阵列读出的数据段之间的间隔将看起来小于行周期时间。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 3. 发明授权
      US07663901B2 Techniques for implementing accurate device parameters stored in a database 失效
    • Techniques for implementing accurate device parameters stored in a database
    • 用于实现存储在数据库中的精确设备参数的技术
    • US07663901B2
    • 2010-02-16
    • US12013266
    • 2008-01-11
    • Jeffery W. Janzen , Scott Schaeffer , Todd D. Farrell
    • Jeffery W. Janzen , Scott Schaeffer , Todd D. Farrell
    • G11C5/02
    • G06F1/206 , G06F1/3203 , G06F1/3275 , G11C5/04 , G11C7/04 , G11C7/20 , G11C2029/4402 , Y02D10/13 , Y02D10/14
    • Memory modules and methods for fabricating and implementing memory modules wherein unique device parameters corresponding to specific memory devices on the memory modules are accessed from a database such that the device parameters may be implemented to improve system performance. The device parameters may include sizes, speeds, operating voltages, or timing parameters of the memory modules. Memory modules comprising a number of volatile memory devices may be fabricated. Device parameters corresponding to the specific memory devices on the memory module may be stored in a database and accessed during fabrication or during implementation of the memory modules in a system. System performance may be optimized by implementing the unique device parameters corresponding to the specific memory devices on the memory modules.
    • 用于制造和实现存储器模块的存储器模块和方法，其中与存储器模块上的特定存储器件相对应的独特器件参数从数据库访问，使得可以实现器件参数以提高系统性能。 设备参数可以包括存储器模块的尺寸，速度，工作电压或定时参数。 可以制造包括多个易失性存储器件的存储器模块。 对应于存储器模块上的特定存储器件的器件参数可以存储在数据库中，并且在制造期间或在系统中的存储器模块的实现期间被访问。 可以通过实现与存储器模块上的特定存储器设备相对应的唯一设备参数来优化系统性能。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明申请
      US20100250874A1 APPARATUS AND METHOD FOR BUFFERED WRITE COMMANDS IN A MEMORY 有权
    • APPARATUS AND METHOD FOR BUFFERED WRITE COMMANDS IN A MEMORY
    • 存储器中缓存写入命令的设备和方法
    • US20100250874A1
    • 2010-09-30
    • US12410288
    • 2009-03-24
    • Todd D. Farrell , Jeffrey P. Wright , Victor Wong , Alan J. Wilson
    • Todd D. Farrell , Jeffrey P. Wright , Victor Wong , Alan J. Wilson
    • G06F12/00
    • G11C7/22 , G06F13/161 , G11C2207/2218
    • Memories, buffered write command circuits, and methods for executing memory commands in a memory. In some embodiments, read commands that are received after write commands are executed internally prior to executing the earlier received write commands. Write commands are buffered so that the commands can be executed upon completion of the later received read command. One example of a buffered write command circuit includes a write command buffer to buffer write commands and propagate buffered write commands therethrough in response to a clock signal and further includes write command buffer logic. The write command buffer logic generates an active clock signal to propagate the buffered write commands through the write command buffer for execution, suspends the active clock signal in response to receiving a read command after the write command is received, and restarts the active clock upon completion of the later received read command.
    • 存储器，缓冲写入命令电路和用于在存储器中执行存储器命令的方法。 在一些实施例中，在写入命令之后接收的读取命令在执行先前接收的写入命令之前在内部执行。 写入命令被缓冲，以便在完成稍后接收的读取命令时可以执行命令。 缓冲写入命令电路的一个示例包括写入命令缓冲器以缓冲写入命令并且响应于时钟信号传播缓冲的写入命令，并且还包括写入命令缓冲器逻辑。 写命令缓冲器逻辑产生一个活动时钟信号，通过写命令缓冲区来传送缓冲的写入命令，以便执行，响应在接收到写入命令之后接收到一个读取命令，暂停有效的时钟信号，并在完成后重新启动激活的时钟 的后来收到的read命令。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号