专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20070200638A1 ALL DIGITAL PHASE LOCKED LOOP SYSTEM AND METHOD 有权
标题翻译：所有数字相位锁定系统和方法
公开(公告)号：US20070200638A1
公开(公告)日：2007-08-30
申请号：US11624149
申请日：2007-01-17
申请人： HARALD SANDNER , HARALD PARZHUBER
发明人： HARALD SANDNER , HARALD PARZHUBER
IPC分类号： H03L7/00
CPC分类号： H03L7/08 , H03L2207/50
摘要： An all digital PLL system generates an analog oscillator signal at intermediate frequencies to achieve averaged oscillator frequencies at an extremely high frequency resolution. The PLL system includes a digitally controlled oscillator (10) with a digital control input and an analog signal output, and a feedback loop with a digital loop filter (16) for generating a digital control signal for the digitally controlled oscillator (10). The digital loop filter (16) has a first output providing an integer part (nint) of the digital control signal and a second output providing a fractional part (nΣΔ) of the digital control signal. A sigma-delta modulator (14) has an input connected to the second output of the digital loop filter (16) and an output providing a one-bit digital output signal (ΣΔ), and a digital adder (12) has a first input connected to the first output of the digital loop filter (16), a second input connected to the output of the sigma-delta modulator (14), and an output connected to the digital control input of the digitally controlled oscillator (10). The output of the sigma-delta modulator (14) modulates the least significant bits from the first output of the digital loop filter (16).
摘要翻译：全数字PLL系统在中频产生模拟振荡器信号，以极高频率分辨率实现平均振荡器频率。 PLL系统包括具有数字控制输入和模拟信号输出的数字控制振荡器（10）和具有数字环路滤波器（16）的反馈回路，用于产生数字控制振荡器（10）的数字控制信号。数字环路滤波器（16）具有第一输出，提供数字控制信号的整数部分（n _{int），第二输出提供小数部分（nSigmaDelta）的数字控制信号。 Σ-Δ调制器（14）具有连接到数字环路滤波器（16）的第二输出的输入端和提供一比特数字输出信号（SigmaDelta）的输出，数字加法器（12）具有第一输入连接到数字环路滤波器（16）的第一输出，连接到Σ-Δ调制器（14）的输出端的第二输入端和连接到数字控制振荡器（10）的数字控制输入端的输出端。 Σ-Δ调制器（14）的输出调制来自数字环路滤波器（16）的第一输出的最低有效位。}

IPRDB

热门服务

关于我们

友情链接

联系方式