会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 7. 发明授权
    • Interfacing with streams of differing speeds
    • 接触不同速度的流
    • US07698454B1
    • 2010-04-13
    • US09991109
    • 2001-11-26
    • Stefan DyckerhoffKong Kritayakirana
    • Stefan DyckerhoffKong Kritayakirana
    • G06F15/173
    • H04L49/254H04L47/10H04L49/505H04L49/9078
    • A system processes packet data received in a number of incoming streams of variable speeds. The system includes an input interface, input logic, and one or more packet processors. The input interface receives the packet data and outputs the data using a first arbitration element. The input logic includes flow control logic, a memory, and a dispatch unit. The flow control logic initiates flow control on the data output by the input interface. The memory stores the data from the input interface. The dispatch unit reads the data from the memory using a second arbitration element. The packet processor(s) process the data from the dispatch unit.
    • 系统处理以多个可变速度的输入流接收的分组数据。 该系统包括输入接口,输入逻辑和一个或多个分组处理器。 输入接口接收分组数据并使用第一仲裁元素输出数据。 输入逻辑包括流控制逻辑,存储器和调度单元。 流量控制逻辑启动由输入接口输出的数据的流量控制。 存储器存储来自输入接口的数据。 调度单元使用第二仲裁元素从存储器读取数据。 分组处理器处理来自分派单元的数据。
    • 8. 发明授权
    • Interfacing with streams of differing speeds
    • 接触不同速度的流
    • US08131854B2
    • 2012-03-06
    • US12698794
    • 2010-02-02
    • Stefan DyckerhoffKong Kritayakirana
    • Stefan DyckerhoffKong Kritayakirana
    • G06F15/173
    • H04L49/254H04L47/10H04L49/505H04L49/9078
    • A system processes packet data received in a number of incoming streams of variable speeds. The system includes an input interface, input logic, and one or more packet processors. The input interface receives the packet data and outputs the data using a first arbitration element. The input logic includes flow control logic, a memory, and a dispatch unit. The flow control logic initiates flow control on the data output by the input interface. The memory stores the data from the input interface. The dispatch unit reads the data from the memory using a second arbitration element. The packet processor(s) process the data from the dispatch unit.
    • 系统处理以多个可变速度的输入流接收的分组数据。 该系统包括输入接口,输入逻辑和一个或多个分组处理器。 输入接口接收分组数据并使用第一仲裁元素输出数据。 输入逻辑包括流控制逻辑,存储器和调度单元。 流量控制逻辑启动由输入接口输出的数据的流量控制。 存储器存储来自输入接口的数据。 调度单元使用第二仲裁元素从存储器读取数据。 分组处理器处理来自分派单元的数据。