专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US09397101B2 Stacked common gate finFET devices for area optimization 有权
标题翻译：用于区域优化的堆叠公共栅极finFET器件
公开(公告)号：US09397101B2
公开(公告)日：2016-07-19
申请号：US14458228
申请日：2014-08-12
申请人： QUALCOMM Incorporated
发明人： HariKrishna Chintarlapalli Reddy , Jay Madhukar Shah , Ananth Haliyur Gopalakrishna
IPC分类号： H01L27/118 , H01L27/092 , H01L27/088 , H01L27/02
CPC分类号： H01L27/0924 , H01L27/0207 , H01L27/0886
摘要： A MOS device includes a first FinFET having a first transistor source, drain, gate, and set of fins, and includes a second FinFET having a second transistor source, drain, gate, and set of fins. The MOS device further includes a gate interconnect extending linearly to form and to connect together the first and second transistor gates. The MOS device further includes a first interconnect on a first side of the gate interconnect that connects together the set of first transistor fins at the first transistor drain and the set of second transistor fins at the second transistor source, a second interconnect on a second side of the gate interconnect that connects together the set of first transistor fins at the first transistor source, and a third interconnect on the second side of the gate interconnect that connects together the set of second transistor fins at the second transistor drain.
摘要翻译： MOS器件包括具有第一晶体管源极，漏极，栅极和鳍片组的第一FinFET，并且包括具有第二晶体管源极，漏极，栅极和鳍片组的第二FinFET。 MOS器件进一步包括栅极互连线性地延伸以形成并将第一和第二晶体管栅极连接在一起。所述MOS器件还包括在所述栅极互连的第一侧上的第一互连，所述第一互连将所述第一晶体管漏极处的所述第一晶体管鳍片集合在所述第二晶体管源处的所述第二晶体管鳍片组，在第一晶体管源处将第一晶体管鳍片集合在一起的栅极互连以及栅极互连的第二侧上的第三互连，其将第二晶体管漏极的第二晶体管鳍片组连接在一起。

2. 发明授权

US09093995B2 Length-of-diffusion protected circuit and method of design 有权
标题翻译：扩散长度保护电路和设计方法
公开(公告)号：US09093995B2
公开(公告)日：2015-07-28
申请号：US13905052
申请日：2013-05-29
申请人： QUALCOMM Incorporated
发明人： Kashyap Ramachandra Bellur , HariKrishna Chintarlapalli Reddy , Martin Saint-Laurent , Pratyush Kamal , Prayag Bhanubhai Patel , Esin Terzioglu
IPC分类号： H03K3/012 , H03K3/037 , G06F17/50 , H03K3/356
CPC分类号： H03K3/037 , G06F17/5068 , G06F17/5081 , H03K3/012 , H03K3/356
摘要： A circuit includes a pulsed-latch circuit. The pulsed-latch circuit includes a first plurality of transistors. One or more of the first plurality of transistors is length-of-diffusion (LOD) protected.
摘要翻译：电路包括脉冲锁存电路。脉冲锁存电路包括第一多个晶体管。第一多个晶体管中的一个或多个是扩散长度（LOD）保护的。

3. 发明申请

US20140354338A1 LENGTH-OF-DIFFUSION PROTECTED CIRCUIT AND METHOD OF DESIGN 有权
标题翻译：长距离保护电路和设计方法
公开(公告)号：US20140354338A1
公开(公告)日：2014-12-04
申请号：US13905052
申请日：2013-05-29
申请人： QUALCOMM Incorporated
发明人： Kashyap Ramachandra Bellur , HariKrishna Chintarlapalli Reddy , Martin Saint-Laurent , Pratyush Kamal , Prayag Bhanubhai Patel , Esin Terzioglu
IPC分类号： H03K3/037 , G06F17/50
CPC分类号： H03K3/037 , G06F17/5068 , G06F17/5081 , H03K3/012 , H03K3/356
摘要： A circuit includes a pulsed-latch circuit. The pulsed-latch circuit includes a first plurality of transistors. One or more of the first plurality of transistors is length-of-diffusion (LOD) protected.
摘要翻译：电路包括脉冲锁存电路。脉冲锁存电路包括第一多个晶体管。第一多个晶体管中的一个或多个是扩散长度（LOD）保护的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式