专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20120201171A1 Asymmetric ring topology for reduced latency in on-chip ring networks 有权
标题翻译：不对称环形拓扑，用于降低片上环形网络的延迟
公开(公告)号：US20120201171A1
公开(公告)日：2012-08-09
申请号：US13285733
申请日：2011-10-31
申请人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
发明人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
IPC分类号： H04L12/28
CPC分类号： H04L12/42 , G06F15/7825 , H04L12/40189 , Y02D10/12 , Y02D10/13
摘要： An apparatus comprising a chip comprising a plurality of nodes, a first plurality of links connecting the plurality of nodes in a first ring network having a first topology, and a second plurality of links connecting the plurality of nodes in a second ring network having a second topology, wherein the first topology is different than the second topology.
摘要翻译：一种装置，包括包括多个节点的芯片，连接具有第一拓扑的第一环形网络中的所述多个节点的第一多个链路以及在具有第二网络的第二环网中连接所述多个节点的第二多个链路拓扑，其中第一拓扑不同于第二拓扑。

2. 发明授权

US08787379B2 Destination-based virtual channel assignment in on-chip ring networks 有权
标题翻译：片上环形网络中基于目标的虚拟通道分配
公开(公告)号：US08787379B2
公开(公告)日：2014-07-22
申请号：US13342683
申请日：2012-01-03
申请人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
发明人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
IPC分类号： H04L12/28 , G06F15/78 , H04L12/46 , H04L12/42 , H04L12/56
CPC分类号： G06F15/7825 , H04L12/42 , H04L12/4633 , H04L45/122
摘要： An apparatus comprising a plurality of nodes and a plurality of links connecting the nodes in a ring topology, wherein a first node from among the plurality of nodes is coupled to a first link from among the plurality of links, wherein the first link comprises a plurality of virtual channels, and wherein each of the plurality of virtual channels is assigned to provide service to a unique one of the plurality of nodes.
摘要翻译：一种装置，包括多个节点和连接环形拓扑中的节点的多个链路，其中来自多个节点之间的第一节点被耦合到多个链路中的第一链路，其中第一链路包括多个的虚拟信道，并且其中分配多个虚拟信道中的每一个以向多个节点中的唯一一个节点提供服务。

3. 发明申请

US20120195322A1 Method and Apparatus for Achieving Fairness in Interconnect Using Age-Based Arbitration and Timestamping 有权
标题翻译：使用基于年龄的仲裁和时间戳连接实现互连公平的方法和装置
公开(公告)号：US20120195322A1
公开(公告)日：2012-08-02
申请号：US13308864
申请日：2011-12-01
申请人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
发明人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
IPC分类号： H04L12/56
CPC分类号： H04L47/564 , H04L12/4637 , H04L47/629
摘要： An apparatus comprising a chip comprising a plurality of nodes, wherein a first node from among the plurality of nodes is configured to receive a first flit comprising a first timestamp, receive a second flit comprising a second timestamp, determine whether the first flit is older than the second flit based on the first timestamp and the second timestamp, transmit the first flit before the second flit if the first flit is older than the second flit, and transmit the second flit before the first flit if the first flit is not older than the second flit.
摘要翻译：一种包括包括多个节点的芯片的装置，其中，所述多个节点中的第一节点被配置为接收包括第一时间戳的第一飞行，接收包括第二时间戳的第二飞行，确定所述第一飞行时间是否比基于第一时间戳和第二时间戳的第二飞行，如果第一飞行比第二飞行时间早，则在第二飞行之前发射第一飞行，并且如果第一飞行时间不比第一飞行时间早，则在第一飞行之前发射第二飞行第二次。

4. 发明授权

US09148298B2 Asymmetric ring topology for reduced latency in on-chip ring networks 有权
标题翻译：不对称环形拓扑，用于降低片上环形网络的延迟
公开(公告)号：US09148298B2
公开(公告)日：2015-09-29
申请号：US13285733
申请日：2011-10-31
申请人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
发明人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
IPC分类号： H04L12/28 , H04L12/42 , G06F15/78 , H04L12/40 , H04J1/16
CPC分类号： H04L12/42 , G06F15/7825 , H04L12/40189 , Y02D10/12 , Y02D10/13
摘要： An apparatus comprising a chip comprising a plurality of nodes, a first plurality of links connecting the plurality of nodes in a first ring network having a first topology, and a second plurality of links connecting the plurality of nodes in a second ring network having a second topology, wherein the first topology is different than the second topology.
摘要翻译：一种装置，包括包括多个节点的芯片，连接具有第一拓扑的第一环形网络中的所述多个节点的第一多个链路以及在具有第二网络的第二环网中连接所述多个节点的第二多个链路拓扑，其中第一拓扑不同于第二拓扑。

5. 发明授权

US09042397B2 Method and apparatus for achieving fairness in interconnect using age-based arbitration and timestamping 有权
标题翻译：使用基于年龄的仲裁和时间戳来实现互连公平性的方法和装置
公开(公告)号：US09042397B2
公开(公告)日：2015-05-26
申请号：US13308864
申请日：2011-12-01
申请人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
发明人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
IPC分类号： H04L12/875 , H04L12/46 , H04L12/867
CPC分类号： H04L47/564 , H04L12/4637 , H04L47/629
摘要： An apparatus comprising a chip comprising a plurality of nodes, wherein a first node from among the plurality of nodes is configured to receive a first flit comprising a first timestamp, receive a second flit comprising a second timestamp, determine whether the first flit is older than the second flit based on the first timestamp and the second timestamp, transmit the first flit before the second flit if the first flit is older than the second flit, and transmit the second flit before the first flit if the first flit is not older than the second flit.
摘要翻译：一种包括包括多个节点的芯片的装置，其中，所述多个节点中的第一节点被配置为接收包括第一时间戳的第一飞行，接收包括第二时间戳的第二飞行，确定所述第一飞行时间是否比基于第一时间戳和第二时间戳的第二飞行，如果第一飞行比第二飞行时间早，则在第二飞行之前发射第一飞行，并且如果第一飞行时间不比第一飞行时间早，则在第一飞行之前发射第二飞行第二次。

6. 发明申请

US20120195321A1 Method and Apparatus for Low-Latency Interconnection Networks Using Hierarchical Rings 审中-公开
标题翻译：使用分层环的低延迟互联网络的方法和装置
公开(公告)号：US20120195321A1
公开(公告)日：2012-08-02
申请号：US13341949
申请日：2011-12-31
申请人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
发明人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
IPC分类号： H04L12/56
CPC分类号： H04L12/4637 , H04L45/04
摘要： An apparatus comprising a chip comprising a global ring network comprising a plurality of global routers configured in a unidirectional ring network, and a plurality of local ring networks directly connected to the global ring network. A method comprising transmitting a first flit from a first router to a second router, wherein a first ring network comprises the first and second routers, and transmitting a second flit from the first router to a third router, wherein a second ring network comprises the first and third routers, wherein the first and second ring networks are in a hierarchical relationship with each other, and wherein a chip comprises the first and second ring networks.
摘要翻译：一种包括芯片的装置，包括全球环网，其包括配置在单向环形网络中的多个全局路由器，以及直接连接到全局环网的多个本地环网。一种方法，包括从第一路由器向第二路由器发送第一飞行，其中第一环形网络包括第一和第二路由器，并且将第二飞行路线从第一路由器发送到第三路由器，其中第二环形网络包括第一和第三路由器，其中所述第一和第二环形网络彼此处于分层关系，并且其中芯片包括所述第一和第二环形网络。

7. 发明申请

US20120195314A1 Destination-Based Virtual Channel Assignment in On-Chip Ring Networks 有权
标题翻译：基于目标的虚拟通道在片上环网络中的分配
公开(公告)号：US20120195314A1
公开(公告)日：2012-08-02
申请号：US13342683
申请日：2012-01-03
申请人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
发明人： Rohit Sunkam Ramanujam , Sailesh Kumar , William Lynch
IPC分类号： H04L12/56 , H04L12/28
CPC分类号： G06F15/7825 , H04L12/42 , H04L12/4633 , H04L45/122
摘要： An apparatus comprising a plurality of nodes and a plurality of links connecting the nodes in a ring topology, wherein a first node from among the plurality of nodes is coupled to a first link from among the plurality of links, wherein the first link comprises a plurality of virtual channels, and wherein each of the plurality of virtual channels is assigned to provide service to a unique one of the plurality of nodes.
摘要翻译：一种装置，包括多个节点和连接环形拓扑中的节点的多个链路，其中来自多个节点之间的第一节点被耦合到多个链路中的第一链路，其中第一链路包括多个的虚拟信道，并且其中分配多个虚拟信道中的每一个以向多个节点中的唯一一个节点提供服务。

8. 发明申请

US20120143877A1 Method and Apparatus for High Performance, Updatable, and Deterministic Hash Table for Network Equipment 有权
标题翻译：网络设备的高性能，可更新和确定性哈希表的方法和装置
公开(公告)号：US20120143877A1
公开(公告)日：2012-06-07
申请号：US13248235
申请日：2011-09-29
申请人： Sailesh Kumar , Zhenxiao Liu , William Lynch
发明人： Sailesh Kumar , Zhenxiao Liu , William Lynch
IPC分类号： G06F17/30
CPC分类号： G06F17/30949 , H04L45/745
摘要： An apparatus comprising a storage device comprising a hash table including a plurality of buckets, each bucket being capable of storing at least one data item, and a processor configured to apply at least a first and a second hash function upon receiving a key to generate a first index and a second index, respectively, the first and second indices identifying first and second potential buckets in the hash table for storing a new data item associated with the key, determine whether at least one of the first and second potential buckets have space available to store the new data item, and responsive to determining that at least one of the first and second potential buckets have available space, insert the new data item into one of the first or second potential buckets determined to have available space.
摘要翻译：一种包括存储装置的装置，包括包括多个桶的散列表，每个桶能够存储至少一个数据项，以及处理器，被配置为在接收到密钥以产生密钥时应用至少第一和第二散列函数第一索引和第二索引，第一和第二索引识别散列表中用于存储与密钥相关联的新数据项的第一和第二潜在桶，确定第一和第二潜在桶中的至少一个是否具有空间存储新数据项，并且响应于确定第一和第二潜在桶中的至少一个具有可用空间，将新的数据项插入被确定为具有可用空间的第一或第二潜在桶之一。

9. 发明申请

US20130311747A1 Memory Mapping and Translation for Arbitrary Number of Memory Units 有权
标题翻译：内存映射和翻译任意数量的内存单元
公开(公告)号：US20130311747A1
公开(公告)日：2013-11-21
申请号：US13472180
申请日：2012-05-15
申请人： Sailesh Kumar , William Lynch , Joji Philip , Michel Hanna
发明人： Sailesh Kumar , William Lynch , Joji Philip , Michel Hanna
IPC分类号： G06F12/10
CPC分类号： G06F12/0607 , G06F12/10
摘要： A method for address translation in a memory comprising a plurality of memory streaming units (MSUs), wherein n represents the number of MSUs and n is not a power of two, and wherein the memory further comprises a striped region, the method comprising determining an MSU from among the plurality of MSUs having a physical address (PA) in the striped region corresponding to a logical address (LA) comprising performing a modulo n operation on less than all the bits representing the LA; and transmitting the LA to the MSU.
摘要翻译：一种用于存储器中的地址转换的方法，包括多个存储器流单元（MSU），其中n表示MSU的数量，n不是2的幂，并且其中所述存储器还包括条带区域，所述方法包括：在具有对应于逻辑地址（LA）的条带区域中的具有物理地址（PA）的多个MSU中的MSU包括在小于表示LA的所有位的执行模n操作; 并将LA发送到MSU。

10. 发明授权

US09135170B2 Memory mapping and translation for arbitrary number of memory units 有权
标题翻译：内存映射和转换任意数量的内存单元
公开(公告)号：US09135170B2
公开(公告)日：2015-09-15
申请号：US13472180
申请日：2012-05-15
申请人： Sailesh Kumar , William Lynch , Joji Philip , Michel Hanna
发明人： Sailesh Kumar , William Lynch , Joji Philip , Michel Hanna
IPC分类号： G06F12/10 , G06F12/06
CPC分类号： G06F12/0607 , G06F12/10
摘要： A method for address translation in a memory comprising a plurality of memory streaming units (MSUs), wherein n represents the number of MSUs and n is not a power of two, and wherein the memory further comprises a striped region, the method comprising determining an MSU from among the plurality of MSUs having a physical address (PA) in the striped region corresponding to a logical address (LA) comprising performing a modulo n operation on less than all the bits representing the LA; and transmitting the LA to the MSU.
摘要翻译：一种用于存储器中的地址转换的方法，包括多个存储器流单元（MSU），其中n表示MSU的数量，n不是2的幂，并且其中所述存储器还包括条带区域，所述方法包括：在具有对应于逻辑地址（LA）的条带区域中的具有物理地址（PA）的多个MSU中的MSU包括在小于表示LA的所有位的执行模n操作; 并将LA发送到MSU。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式