会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 5. 发明授权
      US07884425B2 Non-volatile memory devices 有权
    • Non-volatile memory devices
    • 非易失性存储器件
    • US07884425B2
    • 2011-02-08
    • US12257939
    • 2008-10-24
    • Jong-Sun Sel , Jung-Dal Choi , Choong-Ho Lee , Ju-Hyuck Chung , Hee-Soo Kang , Dong-uk Choi
    • Jong-Sun Sel , Jung-Dal Choi , Choong-Ho Lee , Ju-Hyuck Chung , Hee-Soo Kang , Dong-uk Choi
    • H01L21/70
    • H01L23/485 , H01L21/76804 , H01L21/76816 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L2924/0002 , H01L2924/00
    • In one embodiment, a semiconductor memory device includes a substrate having first and second active regions. The first active region includes a first source and drain regions and the second active region includes a second source and drain regions. A first interlayer dielectric is located over the substrate. A first conductive structure extends through the first interlayer dielectric. A first bit line is on the first interlayer dielectric. A second interlayer dielectric is on the first interlayer dielectric. A contact hole extends through the second and first interlayer dielectrics. The device includes a second conductive structure within the contact hole and extending through the first and second interlayer dielectrics. A second bit line is on the second interlayer dielectric. A width of the contact hole at a bottom of the second interlayer dielectric is less than or substantially equal to a width at a top of the second interlayer dielectric.
    • 在一个实施例中，半导体存储器件包括具有第一和第二有源区的衬底。 第一有源区包括第一源区和漏区，第二有源区包括第二源区和漏区。 第一层间电介质位于衬底上。 第一导电结构延伸穿过第一层间电介质。 第一位线位于第一层间电介质上。 第二层间电介质在第一层间电介质上。 接触孔延伸穿过第二和第一层间电介质。 该装置包括接触孔内的第二导电结构并且延伸穿过第一和第二层间电介质。 第二位线位于第二层间电介质上。 第二层间电介质的底部处的接触孔的宽度小于或基本上等于第二层间电介质顶部的宽度。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 6. 发明申请
      US20110095377A1 SEMICONDUCTOR MEMORY DEVICES 有权
    • SEMICONDUCTOR MEMORY DEVICES
    • 半导体存储器件
    • US20110095377A1
    • 2011-04-28
    • US12984860
    • 2011-01-05
    • Jong-Sun Sel , Jung-Dal Choi , Choong-Ho Lee , Ju-Hyuck Chung , Hee-Soo Kang , Dong-uk Choi
    • Jong-Sun Sel , Jung-Dal Choi , Choong-Ho Lee , Ju-Hyuck Chung , Hee-Soo Kang , Dong-uk Choi
    • H01L27/088
    • H01L23/485 , H01L21/76804 , H01L21/76816 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L2924/0002 , H01L2924/00
    • In some embodiments, a semiconductor memory device includes a substrate that includes a cell array region and a peripheral circuit region. The semiconductor memory device further includes a device isolation pattern on the substrate. The device isolation pattern defines a first active region and a second active region within the cell array region and a third active region in the peripheral circuit region. The semiconductor memory device further includes a first common source region, a plurality of first source/drain regions, and a first drain region in the first active region. The semiconductor memory device further includes a second common source region, a plurality of second source/drain regions, and a second drain region in the second active region. The semiconductor memory device further includes a third source/drain region in the third active region. The semiconductor memory device further includes a common source line contacting the first and second common source regions.
    • 在一些实施例中，半导体存储器件包括包括单元阵列区域和外围电路区域的衬底。 半导体存储器件还包括在衬底上的器件隔离图案。 器件隔离图案限定了单元阵列区域内的第一有源区和第二有源区以及外围电路区中的第三有源区。 半导体存储器件还包括第一有源区中的第一公共源极区，多个第一源极/漏极区和第一漏极区。 半导体存储器件还包括第二公共源极区域，多个第二源极/漏极区域和第二有源区域中的第二漏极区域。 半导体存储器件还包括第三有源区中的第三源/漏区。 半导体存储器件还包括与第一和第二公共源极区域接触的公共源极线。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US08217467B2 Semiconductor memory devices 有权
    • Semiconductor memory devices
    • 半导体存储器件
    • US08217467B2
    • 2012-07-10
    • US12984860
    • 2011-01-05
    • Jong-Sun Sel , Jung-Dal Choi , Choong-Ho Lee , Ju-Hyuck Chung , Hee-Soo Kang , Dong-uk Choi
    • Jong-Sun Sel , Jung-Dal Choi , Choong-Ho Lee , Ju-Hyuck Chung , Hee-Soo Kang , Dong-uk Choi
    • H01L21/70
    • H01L23/485 , H01L21/76804 , H01L21/76816 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L2924/0002 , H01L2924/00
    • In some embodiments, a semiconductor memory device includes a substrate that includes a cell array region and a peripheral circuit region. The semiconductor memory device further includes a device isolation pattern on the substrate. The device isolation pattern defines a first active region and a second active region within the cell array region and a third active region in the peripheral circuit region. The semiconductor memory device further includes a first common source region, a plurality of first source/drain regions, and a first drain region in the first active region. The semiconductor memory device further includes a second common source region, a plurality of second source/drain regions, and a second drain region in the second active region. The semiconductor memory device further includes a third source/drain region in the third active region. The semiconductor memory device further includes a common source line contacting the first and second common source regions.
    • 在一些实施例中，半导体存储器件包括包括单元阵列区域和外围电路区域的衬底。 半导体存储器件还包括在衬底上的器件隔离图案。 器件隔离图案限定了单元阵列区域内的第一有源区和第二有源区以及外围电路区中的第三有源区。 半导体存储器件还包括第一有源区中的第一公共源极区，多个第一源极/漏极区和第一漏极区。 半导体存储器件还包括第二公共源极区域，多个第二源极/漏极区域和第二有源区域中的第二漏极区域。 半导体存储器件还包括第三有源区中的第三源/漏区。 半导体存储器件还包括与第一和第二公共源极区域接触的公共源极线。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号