专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20120155169A1 NONVOLATILE SEMICONDUCTOR STORAGE DEVICE 审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：US20120155169A1
公开(公告)日：2012-06-21
申请号：US13364496
申请日：2012-02-02
申请人： Yasuhiko Honda , Takahiro Suzuki , Masao Iwamoto , Kiyochika Kinjo
发明人： Yasuhiko Honda , Takahiro Suzuki , Masao Iwamoto , Kiyochika Kinjo
IPC分类号： G11C16/04
CPC分类号： G11C16/10 , G11C11/5628 , G11C29/00
摘要： A nonvolatile semiconductor storage device storing plural data bits in one memory cell by assigning multivalued data having a higher-order bit selected from one of a pair of data in a first unit and a lower-order bit selected from the other of the pair of data. In a first write operation processing data in the first unit, logic of one of the higher-order and the lower-order bit is fixed, and two multivalued data that maximize the difference between the threshold voltages are assigned, thereby storing one bit of input data in the memory cell in a pseudo binary state. In a second write operation processing data in a second unit larger than the first unit, plural input data bits in a multivalued state and parity data for error correction in the second unit are stored in the memory cell.
摘要翻译：一种非易失性半导体存储装置，其通过分配从第一单位中的一对数据中选择的高阶位和从所述一对数据中的另一个中选择的低位位选择多位数据来存储多个数据位在一个存储单元中。在第一单元中处理数据的第一写入操作中，高阶和低位中的一个的逻辑是固定的，并且分配两个阈值电压之间的差最大化的多值数据，从而存储一位输入存储单元中的伪二进制状态的数据。在第二写入操作中，处理大于第一单元的第二单元中的数据，多值状态中的多个输入数据位和第二单元中用于纠错的奇偶校验数据被存储在存储单元中。

2. 发明授权

US08130545B2 Nonvolatile semiconductor storage device 有权
标题翻译：非易失性半导体存储器件
公开(公告)号：US08130545B2
公开(公告)日：2012-03-06
申请号：US12938435
申请日：2010-11-03
申请人： Yasuhiko Honda , Takahiro Suzuki , Masao Iwamoto , Kiyochika Kinjo
发明人： Yasuhiko Honda , Takahiro Suzuki , Masao Iwamoto , Kiyochika Kinjo
IPC分类号： G11C11/34 , G11C16/04
CPC分类号： G11C16/10 , G11C11/5628 , G11C29/00
摘要： A nonvolatile semiconductor storage device capable of storing a plurality of bits of data in one memory cell by assigning multivalued data having a higher-order bit selected from one of a pair of data in a first unit and a lower-order bit selected from the other of the pair of data to each threshold voltage of the memory cell, wherein in a first write operation that processes data in the first unit, the logic of one of the higher-order bit and the lower-order bit is fixed, and two pieces of multivalued data that maximize the difference between the threshold voltages are assigned, thereby storing one bit of input data in the one memory cell in a pseudo binary state, and in a second write operation that processes data in a second unit larger than the first unit, a plurality of bits of input data is stored in the one memory cell in a multivalued state, and parity data for error correction in the second unit is stored in the memory cell.
摘要翻译：一种非易失性半导体存储装置，其能够通过分配具有从第一单位中选择的一对数据中的一个中选择的高阶位的多值数据和从另一个存储单元中选择的低位位来存储多个数据位在一个存储单元中所述数据对与所述存储单元的每个阈值电压相关，其中在处理所述第一单元中的数据的第一写入操作中，所述高位和低位中的一个的逻辑被固定，并且两个分配最大化阈值电压之间的差异的多值数据，从而将一位存储单元中的一位输入数据存储在伪二进制状态，并且在第二写入操作中处理大于第一单元的第二单元中的数据输入数据的多个位以多值状态存储在一个存储单元中，第二单元中用于纠错的奇偶校验数据被存储在存储单元中。

3. 发明授权

US07843728B2 Nonvolatile semiconductor storage device 有权
标题翻译：非易失性半导体存储器件
公开(公告)号：US07843728B2
公开(公告)日：2010-11-30
申请号：US12272161
申请日：2008-11-17
申请人： Yasuhiko Honda , Takahiro Suzuki , Masao Iwamoto , Kiyochika Kinjo
发明人： Yasuhiko Honda , Takahiro Suzuki , Masao Iwamoto , Kiyochika Kinjo
IPC分类号： G11C16/04
CPC分类号： G11C16/10 , G11C11/5628 , G11C29/00
摘要： A nonvolatile semiconductor storage device capable of storing a plurality of bits of data in one memory cell by assigning multivalued data having a higher-order bit selected from one of a pair of data in a first unit and a lower-order bit selected from the other of the pair of data to each threshold voltage of the memory cell, wherein in a first write operation that processes data in the first unit, the logic of one of the higher-order bit and the lower-order bit is fixed, and two pieces of multivalued data that maximize the difference between the threshold voltages are assigned, thereby storing one bit of input data in the one memory cell in a pseudo binary state, and in a second write operation that processes data in a second unit larger than the first unit, a plurality of bits of input data is stored in the one memory cell in a multivalued state, and parity data for error correction in the second unit is stored in the memory cell.
摘要翻译：一种非易失性半导体存储装置，其能够通过分配具有从第一单位中选择的一对数据中的一个中选择的高阶位的多值数据和从另一个存储单元中选择的低位位来存储多个数据位在一个存储单元中所述数据对与所述存储单元的每个阈值电压相关，其中在处理所述第一单元中的数据的第一写入操作中，所述高位和低位中的一个的逻辑被固定，并且两个分配最大化阈值电压之间的差异的多值数据，从而将一位存储单元中的一位输入数据存储在伪二进制状态，并且在第二写入操作中处理大于第一单元的第二单元中的数据输入数据的多个位以多值状态存储在一个存储单元中，第二单元中用于纠错的奇偶校验数据被存储在存储单元中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式