在半导体集成电路中，可在半导体集成装置的设计中实现半导体电容器以 提供一个电容性组件。电容器的应用可包括混合信号(模拟/数字)装置、射频 (RF)装置以及去耦合电容器，用以对高频信号进列滤波以及消除噪声。
一种称作金属-氧化物-金属(metal-oxide-metal，MOM)电容器结构的半导 体电容器结构因其通用性及在半导体制造的再制(reproduction)中的一致性而 广泛地应用在硅半导体集成电路中。MOM电容器结构基本包括两个平行电极板 (electrode plate)和放置于电极板之间的绝缘体。图1是传统技术的平板电容器 结构10的示意图。如图1所示，平板电容器结构10包括衬底12、放置于衬底 12之上的第一电极板14、放置于第一电极板14之上的电容器电介质层(dielectric layer)16以及放置于电容器电介质层16之上的第二电极板18。
通常，电容器结构的电容值可由方程(1)表示：
C≈εA/d    方程(1)
其中C表示电容值；ε表示电容器电介质层的电介质常数；d表示电容器电 介质层的厚度；A表示第一电极板和第二电极板的重叠面积。
平板电容器结构10的电容值主要由电容器电介质层的电介质常数、电容器 电介质层的厚度以及第一电极板14和第二电极板18的重叠面积决定。换言之， 为了提高电容值，需改变这三个因子。
因为电容器电介质层16需与第一电极板14和第二电极板18的材料相兼容， 所以通过改变电介质而提高电容值的效果并不明显。此外，超薄的电容器电介 质层16可导致低电平击穿电压(breakdown voltage)。因此，增加第一电极板14 和第二电极板18的重叠面积是更好的选择。然而，因为第一电极板14、电容器 电介质层16和第二电极板18是垂直堆叠的，平板电容器结构10的每单位体积 的第一电极板14和第二电极板18的重叠面积是有限的。为了通过增加重叠面 积而增加电容值，第一电极板14和第二电极板18需由大面积构成。因此，传 统技术的平板电容器结构10大大降低了集成电路的集成度。

传统技术通过增加电极板的重叠面积而增加电容器的电容值，但降低了集 成电路的集成度。本发明目的之一在于提供多种电容器结构以解决上述问题。
本发明提供一种电容器结构，该电容器结构包括导电阵列，该导电阵列包 括D1+下层阵列，该D1+下层阵列包括：三个第一D1+导电片；以及一个第二 D1+导电片；其中，该三个第一D1+导电片的两个位于该D1+下层阵列的第一行， 该三个第一D1+导电片的剩余者和该第二D1+导电片从左至右地位于该D1+下 层阵列的第二行，相邻的该三个第一D1+导电片互相连接，且该三个第一D1+ 导电片不连接于该第二D1+导电片。
本发明另提供一种电容器结构，该电容器结构包括D1+区块阵列，该D1+ 区块阵列包括：D1+下层阵列，包括三个第一D1+下导电片和一个第二D1+下导 电片，其中，该三个第一D1+下导电片的两个位于该D1+下层阵列的第一行， 该三个第一D1+下导电片的剩余者和该第二D1+下导电片从左至右地位于该 D1+下层阵列的第二行，相邻的该三个第一D1+下导电片互相连接，且该三个第 一D1+下导电片不连接于该第二D1+下导电片；D1+上层阵列，位于该D1+下层 阵列之上，该D1+上层阵列包括一个第一D1+上导电片和三个第二D1+上导电 片，其中，该第一D1+上导电片和该三个第二D1+上导电片的一个从左至右地 位于该D1+上层阵列的第一行，该三个第二D1+上导电片的剩余两个位于该D1+ 上层阵列的第二行，相邻的该三个第二D1+上导电片互相连接，且该第一D1+ 上导电片不连接于该三个第二D1+上导电片；以及多个D1+接触插头，耦接该 三个第一D1+下导电片和该第一D1+上导电片，并耦接该第二D1+下导电片和 该三个第二D1+上导电片。
本发明所提供的电容器结构能增大电极板的重叠面积，可减少长且窄的金 属条形接片中不需要的寄生电阻和寄生电感，所以改善了电容器结构的性能。

图1是根据传统技术的平板电容器结构10的示意图；
图2是根据本发明第一实施例的电容器结构20的示意图；
图3是根据本发明第二实施例的电容器结构40的示意图；
图4是根据本发明第三实施例的电容器结构60的示意图；
图5是根据本发明第四实施例的电容器结构80的示意图；
图6是根据本发明第五实施例的电容器结构120的示意图；
图7是根据本发明第六实施例的电容器结构140的示意图；
图8是根据本发明第七实施例的电容器结构160的示意图；
图9是根据本发明第八实施例的电容器结构180的示意图；
图10A是根据本发明第九实施例的电容器结构200的示意图；
图10B是根据本发明第十实施例的电容器结构210的示意图；
图11A是根据本发明第十一实施例的电容器结构220的示意图；
图11B是根据本发明第十二实施例的电容器结构230的示意图；
图12A是根据本发明第十三实施例的电容器结构240的示意图；
图12B是根据本发明第十四实施例的电容器结构250的示意图；
图13A是根据本发明第十五实施例的电容器结构260的示意图；
图13B是根据本发明第十六实施例的电容器结构270的示意图；
图14A是根据本发明第十七实施例的电容器结构280的示意图；
图14B是根据本发明第十八实施例的电容器结构290的示意图；
图15A是根据本发明第十九实施例的电容器结构300的示意图；
图15B是根据本发明第二十实施例的电容器结构310的示意图；
图16是根据本发明第二十一实施例的电容器结构320的示意图；
图17是根据本发明第二十二实施例的电容器结构330的示意图；
图18是根据本发明第二十三实施例的电容器结构340的示意图；
图19是根据本发明第二十四实施例的电容器结构350的示意图；
图20是根据本发明第二十五实施例的电容器结构360的示意图；
图21是根据本发明第二十六实施例的电容器结构380的示意图。

在说明书及权利要求当中使用了某些词汇来指称特定组件。所属技术领域 的技术人员应可理解，制造商可能会用不同名词来称呼同一个组件。本说明书 及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差 异作为区分准则。在通篇说明书及权利要求中所提及的“包含”为开放式用语， 故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的 电气连接手段。藉由以下的较佳实施例的叙述并配合全文的图2至图21说明 本发明，但以下叙述中的装置、组件与方法、步骤乃用以解释本发明，而不应 当用来限制本发明。
本发明提供一种MOM电容器结构，具有电容器结构每单位体积的两个电 极的大重叠面积，于是减少了电容器结构的布局(layout)面积。此外，本发明 的电容结构具有合适的布局和接触插头(contact plug)，因此改善了电容器结构 的性能和良率(yield)。以下给出进一步的描述。
图2是根据本发明第一实施例的电容器结构20的示意图。如图2所示，电 容器结构20包括第一主要对角型(diagonal-first-major，D1+)区块阵列，其中 D1+区块阵列包括D1+下层阵列32、位于D1+下层阵列32之上的D1+上层阵列 22以及多个D1+接触插头26a和D1+接触插头26d。D1+下层阵列32包括三个 第一D1+下导电片(lower conductive piece)，即第一D1+下导电片34a、第一 D1+下导电片34b和第一D1+下导电片34c，以及一个第二D1+下导电片34d。 第一D1+下导电片34a和第一D1+下导电片34b从左至右地位于D1+下层阵列 32的第一行，且第一D1+下导电片34c和第二D1+下导电片34d从左至右地位 于D1+下层阵列32的第二行。需注意的是，相邻的第一D1+下导电片34a、第 一D1+下导电片34b以及第一D1+下导电片34c互相连接，且第一D1+下导电 片34a、第一D1+下导电片34b以及第一D1+下导电片34c不连接第二D1+下导 电片34d。D1+上层阵列22包括一个第一D1+上导电片(upper conductive piece) 24a，以及三个第二D1+上导电片，即第二D1+上导电片24b、第二D1+上导电 片24c和第二D1+上导电片24d。第一D1+上导电片24a和第二D1+上导电片 24b从左至右地位于D1+上层阵列22的第一行，且第二D1+上导电片24c和第 二D1+上导电片24d从左至右地位于D1+上层阵列22的第二行。需注意的是， 相邻的第二D1+上导电片24b、第二D1+上导电片24c以及第二D1+上导电片 24d互相连接，且第二D1+上导电片24b、第二D1+上导电片24c以及第二D1+ 上导电片24d不连接第一D1+上导电片24a。
D1+接触插头26a连接第一D1+下导电片34a和第一D1+上导电片24a，D1+ 接触插头26a位于相应的D1+下层阵列32的第一行第一列，及位于相应的D1+ 上层阵列22的第一行第一列，且D1+接触插头26a将第一D1+下导电片34a、 第一D1+下导电片34b和第一D1+下导电片34c与第一D1+上导电片24a相连 接。D1+接触插头26d连接第二D1+下导电片34d和第二D1+上导电片24d，D1+ 接触插头26d位于相应的D1+下层阵列32的第二行第二列，及位于相应的D1+ 上层阵列22的第二行第二列。D1+接触插头26d将第二D1+下导电片34d与第 二D1+上导电片24b、第二D1+上导电片24c以及第二D1+上导电片24d相连接。
任何本领域技术人员可知电容器结构20可具有输入/输出端口(图未示)用 以外部连接。例如，第一D1+上导电片24a与第一D1+下导电片34a、第一D1+ 下导电片34b以及第一D1+下导电片34c耦接至第一电压(图未示)，第二D1+ 上导电片24b、第二D1+上导电片24c以及第二D1+上导电片24d与第二D1+ 下导电片34d耦接至第二电压(图未示)。本发明的导电片，例如第一D1+上导 电片24a、第二D1+上导电片24b、第二D1+上导电片24c、第二D1+上导电片 24d、第一D1+下导电片34a、第一D1+下导电片34b、第一D1+下导电片34c 以及第二D1+下导电片34d，均可包括任何导电材料，例如金属、多晶硅或两者 的组合物。本发明的D1+接触插头26a、D1+接触插头26d以及其它的插头也可 包括任何导电材料，例如金属、多晶硅或两者的组合。所述插头可为包括位于 两个相连的导电阵列之间的任何导电组件的复合结构(compound structure)。例 如，如果下层阵列和上层阵列分别是第三金属层和第五金属层，则关联的接触 插头可为包括位于第三金属层和第四金属层之间的以及位于第四金属层和第五 金属层之间的插头的复合结构。
此外，在图2中，第一D1+上导电片24a、第二D1+上导电片24b、第二 D1+上导电片24c、第二D1+上导电片24d、第一D1+下导电片34a、第一D1+ 下导电片34b、第一D1+下导电片34c以及第二D1+下导电片34d均为规则的导 电片，但是导电片所提供的形状并不限于图2所示的形状。也可应用其它多边 形导电片或不规则导电片。电容器结构20进一步包括插入所述导电片之间的电 介质层(图未示)，电介质层的材料可为氧化硅、氮化硅、氮氧化硅或三者的组 合。
本实施例中的电容器结构20为双层结构。一层包括D1+下层阵列32，而另 一层包括D1+上层阵列22。然而，任何技术人员可知电容器结构并不限于双层 结构，本发明的所有电容器结构可为单层、双层或多层。例如，D1+下层阵列 32或D1+上层阵列22可形成电容器结构的单层结构。对于多层结构，奇数层的 布局模式可与D1+下层阵列32一致，而偶数层的布局模式可与D1+上层阵列22 一致。
在双层或多层结构的情况下，下层阵列和上层阵列可为两个相邻的导电层， 在这两个相邻的导电层之间插入一个电介质层，下层阵列和上层阵列也可为两 个不相邻的导电层，在这两个不相邻的导电层之间插入多个电介质层。例如， 下层阵列和上层阵列分别是第三金属层和与第三金属层相邻的第四金属层，也 可分别是第三金属层和第六金属层，在第三金属层和第六金属层之间插入多个 电介质层。
本发明的电容器结构包括具有其它排列的区块阵列。图3是根据本发明第 二实施例的电容器结构40的示意图。如图3所示，电容器结构40包括第二主 要对角型(diagonal-second-major，D2+)区块阵列，其中D2+区块阵列包括D2+ 下层阵列52、位于D2+下层阵列52之上的D2+上层阵列42以及多个D2+接触 插头46a和D2+接触插头46d。D2+下层阵列52包括三个第二D2+下导电片， 即第二D2+下导电片54b、第二D2+下导电片54c和第二D2+下导电片54d以及 一个第一D2+下导电片54a。第一D2+下导电片54a和第二D2+下导电片54b从 左至右地位于D2+下层阵列52的第一行，且第二D2+下导电片54c和第二D2+ 下导电片54d从左至右地位于D2+下层阵列52的第二行。需注意的是，相邻的 第二D2+下导电片54b、第二D2+下导电片54c以及第二D2+下导电片54d互相 连接，且第二D2+下导电片54b、第二D2+下导电片54c以及第二D2+下导电片 54d不连接第一D2+下导电片54a。
D2+上层阵列42包括一个第二D2+上导电片44d以及三个第一D2+上导电 片，即第一D2+上导电片44a、第一D2+上导电片44b和第一D2+上导电片44c。 第一D2+上导电片44a和第一D2+上导电片44b从左至右地位于D2+上层阵列 42的第一行，且第一D2+上导电片44c和第二D2+上导电片44d从左至右地位 于D2+上层阵列42的第二行。需注意的是，相邻的第一D2+上导电片44a、第 一D2+上导电片44b以及第一D2+上导电片44c互相连接，且第一D2+上导电 片44a、第一D2+上导电片44b以及第一D2+上导电片44c不连接第二D2+上导 电片44d。
D2+接触插头46a连接第一D2+下导电片54a和第一D2+上导电片44a，D2+ 接触插头46a位于相应的D2+下层阵列52的第一行第一列，及位于相应的D2+ 上层阵列42的第一行第一列，且D2+接触插头46a将第一D2+上导电片44a、 第一D2+上导电片44b和第一D2+上导电片44c与第一D2+下导电片54a相连 接。D2+接触插头46d连接第二D2+下导电片54d和第二D2+上导电片44d，D2+ 接触插头46d位于相应的D2+下层阵列52的第二行第二列，及位于相应的D2+ 上层阵列42的第二行第二列。D2+接触插头46d将第二D2+下导电片54b、第 二D2+下导电片54c和第二D2+下导电片54d与第二D2+上导电片44d相连接。
图4是根据本发明第三实施例的电容器结构60的示意图。如图4所示，电 容器结构60包括第一主要平行型(parallel-first-major，P1+)区块阵列，其中 P1+区块阵列包括P1+下层阵列72、位于P1+下层阵列72之上的P1+上层阵列 62以及多个P1+接触插头66a和P1+接触插头66d。P1+下层阵列72包括两个第 一P1+下导电片，即第一P1+下导电片74a和第一P1+下导电片74b，以及两个 第二P1+下导电片，即第二P1+下导电片74c和第二P1+下导电片74d。相应地， 第一P1+下导电片74a和第一P1+下导电片74b从左至右地位于P1+下层阵列72 的第一行，且第二P1+下导电片74c和第二P1+下导电片74d从左至右地位于 P1+下层阵列72的第二行。相邻的第一P1+下导电片74a和第一P1+下导电片 74b互相连接，且相邻的第二P1+下导电片74c和第二P1+下导电片74d互相连 接。第一P1+下导电片74a和第一P1+下导电片74b不连接第二P1+下导电片74c 和第二P1+下导电片74d。
P1+上层阵列62包括两个第一P1+上导电片，即第一P1+上导电片64a和第 一P1+上导电片64c，以及两个第二P1+上导电片，即第二P1+上导电片64b和 第二P1+上导电片64d。第一P1+上导电片64a和第二P1+上导电片64b从左至 右地位于P1+上层阵列62的第一行，且第一P1+上导电片64c和第二P1+上导 电片64d从左至右地位于P1+上层阵列62的第二行。相邻的第一P1+上导电片 64a和第一P1+上导电片64c互相连接，且相邻的第二P1+上导电片64b和第二 P1+上导电片64d互相连接。第一P1+上导电片64a和第一P1+上导电片64c不 连接第二P1+上导电片64b和第二P1+上导电片64d。
P1+接触插头66a连接第一P1+下导电片74a和第一P1+上导电片64a，P1+ 接触插头66a位于相应的P1+下层阵列72的第一行第一列，及位于相应的P1+ 上层阵列62的第一行第一列，且P1+接触插头66a将第一P1+下导电片74a和 第一P1+下导电片74b与第一P1+上导电片64a和第一P1+上导电片64c相连接。 P1+接触插头66d连接第二P1+下导电片74d和第二P1+上导电片64d，P1+接触 插头66d位于相应的P1+下层阵列72的第二行第二列，及位于相应的P1+上层 阵列62的第二行第二列。P1+接触插头66d将第二P1+下导电片74c和第二P1+ 下导电片74d与第二P1+上导电片64b和第二P1+上导电片64d相连接。
图5是根据本发明第四实施例的电容器结构80的示意图。如图5所示，电 容器结构80包括第二主要平行型(parallel-second-major，P2+)区块阵列，其中 P2+区块阵列包括P2+下层阵列92、位于P2+下层阵列92之上的P2+上层阵列 82以及多个P2+接触插头86a和P2+接触插头86d。P2+下层阵列92包括两个第 一P2+下导电片，即第一P2+下导电片94a和第一P2+下导电片94c，以及两个 第二P2+下导电片，即第二P2+下导电片94b和第二P2+下导电片94d。相应地， 第一P2+下导电片94a和第二P2+下导电片94b从左至右地位于P2+下层阵列92 的第一行，且第一P2+下导电片94c和第二P2+下导电片94d从左至右地位于 P2+下层阵列92的第二行。相邻的第一P2+下导电片94a和第一P2+下导电片 94c互相连接，且相邻的第二P2+下导电片94b和第二P2+下导电片94d互相连 接。第一P2+下导电片94a和第一P2+下导电片94c不连接第二P2+下导电片94b 和第二P2+下导电片94d。
P2+上层阵列82包括两个第一P2+上导电片，即第一P2+上导电片84a和第 一P2+上导电片84b，以及两个第二P2+上导电片，即第二P2+上导电片84c和 第二P2+上导电片84d。第一P2+上导电片84a和第一P2+上导电片84b从左至 右地位于P2+上层阵列82的第一行，其中相邻的第一P2+上导电片84a和第一 P2+上导电片84b互相连接。第二P2+上导电片84c和第二P2+上导电片84d从 左至右地位于P2+上层阵列82的第二行，其中相邻的第二P2+上导电片84c和 第二P2+上导电片84d互相连接。第一P2+上导电片84a和第一P2+上导电片84b 不连接第二P2+上导电片84c和第二P2+上导电片84d。
P2+接触插头86a连接第一P2+下导电片94a和第一P2+上导电片84a，P2+ 接触插头86a位于相应的P2+下层阵列92的第一行第一列，及位于相应的P2+ 上层阵列82的第一行第一列，且P2+接触插头86a将第一P2+下导电片94a和 第一P2+下导电片94c与第一P2+上导电片84a和第一P2+上导电片84b相连接。 P2+接触插头86d连接第二P2+下导电片94d和第二P2+上导电片84d，P2+接触 插头86d位于相应的P2+下层阵列92的第二行第二列，及位于相应的P2+上层 阵列82的第二行第二列。P2+接触插头86d将第二P2+下导电片94b和第二P2+ 下导电片94d与第二P2+上导电片84c和第二P2+上导电片84d相连接。
图6是根据本发明第五实施例的电容器结构120的示意图。如图6所示， 电容器结构120包括第一次要对角型(diagonal-first-minor，D1-)区块阵列，其 中D1-区块阵列包括D1-下层阵列132、位于D1-下层阵列132之上的D1-上层 阵列122以及多个D1-接触插头126b和D1-接触插头126c。D1-下层阵列132 包括三个第一D1-下导电片，即第一D1-下导电片134a、第一D1-下导电片134b 和第一D1-下导电片134d，以及一个第二D1-下导电片134c。第一D1-下导电片 134a和第一D1-下导电片134b从左至右地位于D1-下层阵列132的第一行，且 第二D1-下导电片134c和第一D1-下导电片134d从左至右地位于D1-下层阵列 132的第二行。需注意的是，相邻的第一D1-下导电片134a、第一D1-下导电片 134b以及第一D1-下导电片134d互相连接，且第一D1-下导电片134a、第一 D1-下导电片134b以及第一D1-下导电片134d不连接第二D1-下导电片134c。 D1-上层阵列122包括一个第一D1-上导电片124b，以及三个第二D1-上导电片， 即第二D1-上导电片124a、第二D1-上导电片124c和第二D1-上导电片124d。 第二D1-上导电片124a和第一D1-上导电片124b从左至右地位于D1-上层阵列 122的第一行，且第二D1-上导电片124c和第二D1-上导电片124d从左至右地 位于D1-上层阵列122的第二行。相邻的第二D1-上导电片124a、第二D1-上导 电片124c以及第二D1-上导电片124d互相连接，且第二D1-上导电片124a、第 二D1-上导电片124c以及第二D1-上导电片124d不连接第一D1-上导电片124b。
D1-接触插头126b连接第一D1-下导电片134b和第一D1-上导电片124b， D1+接触插头126b位于相应的D1-下层阵列132的第一行第二列，及位于相应 的D1-上层阵列122的第一行第二列，且D1-接触插头126b将第一D1-下导电片 134a、第一D1-下导电片134b和第一D1-下导电片134d与第一D1-上导电片124b 相连接。D1-接触插头126c连接第二D1-下导电片134c和第二D1-上导电片124c， D1-接触插头126c位于相应的D1-下层阵列132的第二行第一列，及位于相应的 D1-上层阵列122的第二行第一列。D1-接触插头126c将第二D1-下导电片134c 与第二D1-上导电片124a、第二D1-上导电片124c以及第二D1-上导电片124d 相连接。
图7是根据本发明第六实施例的电容器结构140的示意图。如图7所示， 电容器结构140包括第二次要对角型(diagonal-second-minor，D2-)区块阵列， 其中D2-区块阵列包括D2-下层阵列152、位于D2-下层阵列152之上的D2-上 层阵列142以及多个D2-接触插头146b和D2-接触插头146c。D2-下层阵列152 包括三个第二D2-下导电片，即第二D2-下导电片154a、第二D2-下导电片154c 和第二D2-下导电片154d，以及一个第一D2-下导电片154b。第二D2-下导电片 154a和第一D2-下导电片154b从左至右地位于D2-下层阵列152的第一行，且 第二D2-下导电片154c和第二D2-下导电片154d从左至右地位于D2-下层阵列 152的第二行。需注意的是，相邻的第二D2-下导电片154a、第二D2-下导电片 154c以及第二D2-下导电片154d互相连接，且第二D2-下导电片154a、第二 D2-下导电片154c以及第二D2-下导电片154d不连接第一D2-下导电片154b。
D2-上层阵列142包括一个第二D2-上导电片144c，以及三个第一D2-上导 电片，即第一D2-上导电片144a、第一D2-上导电片144b和第一D2-上导电片 144d。第一D2-上导电片144a和第一D2-上导电片144b从左至右地位于D2-上 层阵列142的第一行，且第二D2-上导电片144c和第一D2-上导电片144d从左 至右地位于D2-上层阵列142的第二行。相邻的第一D2-上导电片144a、第一 D2-上导电片144b以及第一D2-上导电片144d互相连接，且第一D2-上导电片 144a、第一D2-上导电片144b以及第一D2-上导电片144d不连接第二D2-上导 电片144c。
D2-接触插头146b连接第一D2-下导电片154b和第一D2-上导电片144b， D2+接触插头146b位于相应的D2-下层阵列152的第一行第二列，及位于相应 的D2-上层阵列142的第一行第二列，且D2-接触插头146b将第一D2-上导电片 144a、第一D2-上导电片144b以及第一D2-上导电片144d与第一D2-下导电片 154b相连接。D2-接触插头146c连接第二D2-下导电片154c和第二D2-上导电 片144c，D2-接触插头146c位于相应的D2-下层阵列152的第二行第一列，及 位于相应的D2-上层阵列142的第二行第一列。D2-接触插头146c将第二D2- 上导电片144c与第二D2-下导电片154a、第二D2-下导电片154c以及第二D2- 下导电片154d相连接。
图8是根据本发明第七实施例的电容器结构160的示意图。如图8所示， 电容器结构160包括第一次要平行型(parallel-first-minor，P1-)区块阵列，其 中P1-区块阵列包括P1-下层阵列172、位于P1-下层阵列172之上的P1-上层阵 列162以及多个P1-接触插头166b和P1-接触插头166c。P1-下层阵列172包括 两个第一P1-下导电片，即第一P1-下导电片174a和第一P1-下导电片174b，以 及两个第二P1-下导电片，即第二P1-下导电片174c和第二P1-下导电片174d。 相应地，第一P1-下导电片174a和第一P1-下导电片174b从左至右地位于P1- 下层阵列172的第一行，且第二P1-下导电片174c和第二P1-下导电片174d从 左至右地位于P1-下层阵列172的第二行。相邻的第一P1-下导电片174a和第一 P1-下导电片174b互相连接，且相邻的第二P1-下导电片174c和第二P1-下导电 片174d互相连接。第一P1-下导电片174a和第一P1-下导电片174b不连接第二 P1-下导电片174c和第二P1-下导电片174d。
P1-上层阵列162包括两个第一P1-上导电片，即第一P1-上导电片164b和 第一P1-上导电片164d，以及两个第二P1-上导电片，即第二P1-上导电片164a 和第二P1-上导电片164c。第二P1-上导电片164a和第一P1-上导电片164b从 左至右地位于P1-上层阵列162的第一行，且第二P1-上导电片164c和第一P1- 上导电片164d从左至右地位于P1-上层阵列162的第二行。相邻的第一P1-上导 电片164b和第一P1-上导电片164d互相连接，且相邻的第二P1-上导电片164a 和第二P1-上导电片164c互相连接。第一P1-上导电片164b和第一P1-上导电片 164d不连接第二P1-上导电片164a以及第二P1-上导电片164c。
P1-接触插头166b连接第一P1-下导电片174b和第一P1-上导电片164b， P1-接触插头166b位于相应的P1-下层阵列172的第一行第二列，及位于相应的 P1-上层阵列162的第一行第二列，且P1-接触插头166b将第一P1-下导电片174a 和第一P1-下导电片174b与第一P1-上导电片164b和第一P1-上导电片164d相 连接。P1-接触插头166c连接第二P1-下导电片174c和第二P1-上导电片164c， P1-接触插头166c位于相应的P1-下层阵列172的第二行第一列，及位于相应的 P1-上层阵列162的第二行第一列。P1-接触插头166c将第二P1-下导电片174c 和第二P1-下导电片174d与第二P1-上导电片164a和第二P1-上导电片164c相 连接。
图9是根据本发明第八实施例的电容器结构180的示意图。如图9所示， 电容器结构180包括第二次要平行型(parallel-second-minor，P2-)区块阵列， 其中P2-区块阵列包括P2-下层阵列192、位于P2-下层阵列192之上的P2-上层 阵列182以及多个P2-接触插头186b和P2-接触插头186c。P2-下层阵列192包 括两个第一P2-下导电片，即第一P2-下导电片194b和第一P2-下导电片194d， 以及两个第二P2-下导电片，即第二P2-下导电片194a和第二P2-下导电片194c。 相应地，第二P2-下导电片194a和第一P2-下导电片194b从左至右地位于P2- 下层阵列192的第一行，且第二P2-下导电片194c和第一P2-下导电片194d从 左至右地位于P2-下层阵列192的第二行。相邻的第一P2-下导电片194b和第一 P2-下导电片194d互相连接，且相邻的第二P2-下导电片194a和第二P2-下导电 片194c互相连接。第一P2-下导电片194b和第一P2-下导电片194d不连接第二 P2-下导电片194a以及第二P2-下导电片194c。
P2-上层阵列182包括两个第一P2-上导电片，即第一P2-上导电片184a和 第一P2-上导电片184b，以及两个第二P2-上导电片，即第二P2-上导电片184c 和第二P2-上导电片184d。第一P2-上导电片184a和第一P2-上导电片184b从 左至右地位于P2-上层阵列182的第一行，其中，相邻的第一P2-上导电片184a 和第一P2-上导电片184b互相连接。第二P2-上导电片184c和第二P2-上导电片 184d从左至右地位于P2-上层阵列182的第二行，其中，相邻的第二P2-上导电 片184c和第二P2-上导电片184d互相连接。且第一P2-上导电片184a和第一 P2-上导电片184b不连接第二P2-上导电片184c和第二P2-上导电片184d。
P2-接触插头186b连接第一P2-下导电片194b和第一P2-上导电片184b， P2+接触插头186b位于相应的P2-下层阵列192的第一行第二列，及位于相应的 P2-上层阵列182的第一行第二列，且P2-接触插头186b将第一P2-下导电片194b 和第一P2-下导电片194b与第一P2-上导电片184a和第一P2-上导电片184b相 连接。P2-接触插头186c连接第二P2-下导电片194c和第二P2-上导电片184c， P2-接触插头186c位于相应的P2-下层阵列192的第二行第一列，及位于相应的 P2-上层阵列182的第二行第一列。P2-接触插头186c将第二P2-下导电片194a 和第二P2-下导电片194c与第二P2-上导电片184c和第二P2-上导电片184d相 连接。
根据本发明的所述实施例，电容器结构可包括任何导电阵列，该导电阵列 为以上所述的D1+区块阵列、D2+区块阵列、P1+区块阵列、P2+区块阵列、D1- 区块阵列、D2-区块阵列、P1-区块阵列和/或P2-区块阵列的组合。此外，主要区 块阵列(例如D1+区块阵列、D2+区块阵列、P1+区块阵列和P2+区块阵列)必须 与次要区块(例如D1-区块阵列、D2-区块阵列、P1-区块阵列和P2-区块阵列)相 邻。图10至第15图的每一者为本发明分别两个实施例的两个电容器结构的示 意图。图10至第15图展示多个电容器结构，该多个电容器结构的每一个为一 个主要区块阵列与一个次要区块阵列的组合。
图10A是根据本发明第九实施例的电容器结构200的示意图，图10B是根 据本发明第十实施例的电容器结构210的示意图。如图10A所示，电容器结构 200包括导电阵列205。导电阵列205包括下层208、位于下层208之上的上层 206以及多个用以连接下层208和上层206的接触插头。导电阵列205的下层 208包含P1+区块阵列202的一个P1+下层阵列和P1-区块阵列204的一个P1- 下层阵列。导电阵列205的上层206包含P1+区块阵列202的一个P1+上层阵列 和P1-区块阵列204的一个P1-上层阵列。换言之，导电阵列205包括P1+区块 阵列202和水平相邻于P1+区块阵列202的P1-区块阵列204。
如图10B所示，电容器结构210包括导电阵列215。导电阵列215包括下层 218、位于下层218之上的上层216以及多个用以连接下层218和上层216的接 触插头。导电阵列215的下层218包含P1+区块阵列212的一个P1+下层阵列和 D1-区块阵列214的一个D1-下层阵列。导电阵列215的上层216包含P1+区块 阵列212的一个P1+上层阵列和D1-区块阵列214的一个D1-上层阵列。换言之， 导电阵列215包括P1+区块阵列212和水平相邻于P1+区块阵列212的D1-区块 阵列214。
需注意的是，相邻导电区块阵列的相邻导电片在每一层上互相连接，无论 在相邻列所连接的导电片为第一导电片或为第二导电片。换言之，互相水平相 邻的相邻区块阵列共享一列。例如，在电容器结构200中，P1+区块阵列202的 第二列也是P1-区块阵列204的第一列。在电容器结构210中，P1+区块阵列212 的第二列也是D1-区块阵列214的第一列。互相连接的相邻导电片耦接相同的电 压。一个电容器结构的不同层的第一导电片通过接触插头互相连接，且一个电 容器结构的不同层的第二导电片通过接触插头互相连接。
图11A是根据本发明第十一实施例的电容器结构220的示意图，图11B是 根据本发明第十二实施例的电容器结构230的示意图。如图11A所示，电容器 结构220包括导电阵列225。导电阵列225包括下层228、位于下层228之上的 上层226以及多个用以连接下层228和上层226的接触插头。导电阵列225包 含P1-区块阵列222和水平相邻于P1-区块阵列222的D2+区块阵列224。在电 容器结构220中，P1-区块阵列222的第二列也是D2+区块阵列224的第一列。 如图11B所示，电容器结构230包括导电阵列235。导电阵列235包括下层238、 位于下层238之上的上层236以及多个接触插头。导电阵列235包含D2-区块阵 列232和水平相邻于D2-区块阵列232的P1+区块阵列234。D2-区块阵列232 的第二列也是P1+区块阵列234的第一列。
图12A是根据本发明第十三实施例的电容器结构240的示意图，图12B是 根据本发明第十四实施例的电容器结构250的示意图。如图12A所示，电容器 结构240包括D1+区块阵列242和水平相邻于D1+区块阵列242的P1-区块阵列 244。D1+区块阵列242的第二列也是P1-区块阵列244的第一列。如图12B所 示，电容器结构250包括D1+区块阵列252和水平相邻于D1+区块阵列252的 D1-区块阵列254。D1+区块阵列252的第二列也是D1-区块阵列254的第一列。
图13A是根据本发明第十五实施例的电容器结构260的示意图，图13B是 根据本发明第十六实施例的电容器结构270的示意图。如图13A所示，电容器 结构260包括P1+区块阵列262和垂直相邻于P1+区块阵列262的P1-区块阵列 264。P1+区块阵列262的第一行也是P1-区块阵列264的第二行。根据这种排列， 在上层中，P1+区块阵列262的第一列的导电片和P1-区块阵列264的第一列的 导电片均耦接上层的第一电压。P1+区块阵列262的第二列的导电片和P1-区块 阵列264的第二列的导电片均耦接上层的第二电压。在下层中，P1+区块阵列262 的第一行的导电片和P1-区块阵列264的第二行的导电片均耦接第一电压，P1+ 区块阵列262的第二行的导电片和P1-区块阵列264的第一行的导电片均耦接第 二电压。
如图13B所示，电容器结构270包括P1+区块阵列272和垂直相邻于P1+ 区块阵列272的D2-区块阵列274。P1+区块阵列272的第一行也是D2-区块阵 列274的第二行。下层的D2-区块阵列274第一列的导电片、下层的D2-区块阵 列274第二行的导电片以及上层的P1+区块阵列272第一列的导电片均耦接第一 电压。其余的导电片均耦接第二电压。
图14A是根据本发明第十七实施例的电容器结构280的示意图，图14B是 根据本发明第十八实施例的电容器结构290的示意图。如图14A所示，电容器 结构280包括D1+区块阵列282和垂直相邻于D1+区块阵列282的P1-区块阵列 284。D1+区块阵列282的第一行也是P1-区块阵列284的第二行。如图14B所 示，电容器结构290包括P1-区块阵列292和垂直相邻于P1-区块阵列292的D2+ 区块阵列294。P1-区块阵列292的第一行也是D2+区块阵列294的第二行。
图15A是根据本发明第十九实施例的电容器结构300的示意图，图15B是 根据本发明第二十实施例的电容器结构310的示意图。如图15A所示，电容器 结构300包括D1-区块阵列302和垂直相邻于D1-区块阵列302的P1+区块阵列 304。D1-区块阵列302的第一行也是P1+区块阵列304的第二行。如图15B所 示，电容器结构310包括D1+区块阵列312和垂直相邻于D1+区块阵列312的 D2-区块阵列314。D1+区块阵列312的第一行也是D2-区块阵列314的第二行。
图16至图20是分别根据本发明第二十一实施例至第二十五实施例的电容 器结构320、330、340、350和360的示意图。请参考图16至图20。
图16是根据本发明第二十一实施例的电容器结构320的示意图。如图16 所示，电容器结构320包括L型布局的导电阵列322。导电阵列322具有四个 D1+区块阵列、四个P1-区块阵列、四个P2-区块阵列、两个P1+区块阵列以及 两个P2+区块阵列。四个D1+区块阵列的一个、四个P1-区块阵列的一个、两个 P1+区块阵列的一个以及四个P1-区块阵列的一个从左至右地位于导电阵列322 的第一行中。四个P2-区块阵列的一个、四个D1+区块阵列的一个、四个P1-区 块阵列的一个以及两个P1+区块阵列的一个从左至右地位于导电阵列322的第 二行中。两个P2+区块阵列的一个、四个P2-区块阵列的一个、四个D1+区块阵 列的一个以及四个P1-区块阵列的一个从左至右地位于导电阵列322的第三行 中。四个P2-区块阵列的一个、两个P2+区块阵列的一个、四个P2-区块阵列的 一个以及四个D1+区块阵列的一个从左至右地位于导电阵列322的第四行中。
本实施例中的电容器结构320为一个双层结构。一层为下层328，另一层为 位于下层328之上的上层326。然而，任何技术人员可知本发明的电容器结构可 为单层结构或多层结构。例如，下层328或上层326可形成单层电容器结构。 对于单层电容器结构，P1-下层阵列和P1+下层阵列具有相同的结构，且P2-下层 阵列和P2+下层阵列具有相同的结构。
图17是根据本发明第二十二实施例的电容器结构330的示意图。如图17 所示，电容器结构330包括梯(ladder)型布局的导电阵列332。导电阵列332 具有四个D1+区块阵列、四个D2+区块阵列、四个P2-区块阵列以及四个P1-区 块阵列。四个D1+区块阵列的一个、四个P1-区块阵列的一个、四个D2+区块阵 列的一个以及四个P2-区块阵列的一个从左至右地位于导电阵列332的第一行 中。四个P2-区块阵列的一个、四个D1+区块阵列的一个、四个P1-区块阵列的 一个以及四个D2+区块阵列的一个从左至右地位于导电阵列332的第二行中。 四个D2+区块阵列的一个、四个P2-区块阵列的一个、四个D1+区块阵列的一个 以及四个P1-区块阵列的一个从左至右地位于导电阵列332的第三行中。四个 P1-区块阵列的一个、四个D2+区块阵列的一个、四个P2-区块阵列的一个以及 四个D1+区块阵列的一个从左至右地位于导电阵列332的第四行中。
图18是根据本发明第二十三实施例的电容器结构340的示意图。如图18 所示，电容器结构340包括拉链(zipper)型布局的导电阵列342。导电阵列342 具有两个D1+区块阵列、两个D2+区块阵列、两个D1-区块阵列、两个D2-区块 阵列、两个P1+区块阵列、两个P2+区块阵列、两个P1-区块阵列以及两个P2- 区块阵列。两个D2+区块阵列的一个、两个P2-区块阵列的一个、两个D1+区块 阵列的一个以及两个P1-区块阵列的一个从左至右地位于导电阵列342的第一行 中。两个D1-区块阵列的一个、两个P2+区块阵列的一个、两个D2-区块阵列的 一个以及两个P1+区块阵列的一个从左至右地位于导电阵列342的第二行中。两 个D2+区块阵列的一个、两个P2-区块阵列的一个、两个D1+区块阵列的一个以 及两个P1-区块阵列的一个从左至右地位于导电阵列342的第三行中。两个D1- 区块阵列的一个、两个P2+区块阵列的一个、两个D2-区块阵列的一个以及两个 P1+区块阵列的一个从左至右地位于导电阵列342的第四行中。
图19是根据本发明第二十四实施例的电容器结构350的示意图。如图19 所示，电容器结构350包括钩(hook)型布局的导电阵列352。导电阵列352具 有一个D1+区块阵列、一个D2+区块阵列、两个D1-区块阵列、两个D2-区块阵 列、五个P1+区块阵列、四个P1-区块阵列以及一个P2+区块阵列。D2+区块阵 列、两个D2-区块阵列的一个、五个P1+区块阵列的一个以及四个P1-区块阵列 的一个从左至右地位于导电阵列352的第一行中。四个P1-区块阵列的一个、五 个P1+区块阵列的一个、四个P1-区块阵列的一个以及五个P1+区块阵列的一个 从左至右地位于导电阵列352的第二行中。五个P1+区块阵列的一个、两个D1- 区块阵列的一个、D1+区块阵列以及四个P1-区块阵列的一个从左至右地位于导 电阵列352的第三行中。两个D1-区块阵列的一个、P2+区块阵列、两个D2-区 块阵列的一个以及五个P1+区块阵列的一个从左至右地位于导电阵列352的第 四行中。
图20是根据本发明第二十五实施例的电容器结构360的示意图。如图20 所示，电容器结构360包括分支-蜿蜒(branch-meander)型布局的导电阵列362。 导电阵列352具有两个D1+区块阵列、两个D2+区块阵列、两个D1-区块阵列、 两个D2-区块阵列、两个P1+区块阵列、两个P1-区块阵列、两个P2+区块阵列 以及两个P2-区块阵列。两个D1+区块阵列的一个、两个P1-区块阵列的一个、 两个D2+区块阵列的一个以及两个P2-区块阵列的一个从左至右地位于导电阵 列362的第一行中。两个P2-区块阵列的一个、两个D1+区块阵列的一个、两个 P1-区块阵列的一个以及两个D2+区块阵列的一个从左至右地位于导电阵列362 的第二行中。两个P2+区块阵列的一个、两个D2-区块阵列的一个、两个P1+区 块阵列的一个以及两个D1-区块阵列的一个从左至右地位于导电阵列362的第 三行中。两个D2-区块阵列的一个、两个P1+区块阵列的一个、两个D1-区块阵 列的一个以及两个P2+区块阵列的一个从左至右地位于导电阵列362的第四行 中。
上述电容器结构可进一步组合形成一个精密(fine)电容器。图21是根据 本发明第二十六实施例的电容器结构380的示意图。如图21所示，电容器结构 380是具有L型布局的电容器结构320的组合。需注意的是，图21所示的电容 器结构320的组合仅是示意图，电容器结构320也可旋转及组合，以根据不同 的需要而形成其它的排列。
在每个电容器结构中，耦接第一电压的导电片和插头是电容器的第一电极， 耦接第二电压的导电片和插头是电容器的第二电极。
因为本发明的电容器结构是由区块阵列组成，每个区块阵列的导电片通过 两个插头连接，每个电容器结构具有紧交叉连接成形(tight cross-linking formation)。作为结果，在电容器结构每单位体积内增大了第一电极和第二电极 的重叠面积。因此，增加了每单位体积的电容值，或者说减少了总体布局面积。 此外，耦接两层的插头可减少长且窄的金属条形接片中的不需要的寄生电阻和 寄生电感。所以改善了电容器结构的性能。假使一些粒子(particle)破坏金属 条形接片，金属条形接片上的插头也可用于帮助连接金属条形接片。甚至当一 些金属条形接片断裂时，电容值也不会受太大影响，因此改善电容器结构的良 率。
上述的实施例仅用来列举本发明的实施方式，以及阐释本发明的技术特征， 并非用来限制本发明的范畴。任何所属技术领域的技术人员依据本发明的精神 而轻易完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范 围应以权利要求为准。