本发明涉及一种帧同步检测电路，更具体地涉及能够降低功耗的 帧同步检测电路。

本申请要求2000年1月13日提交的2000-004581号日本专利 申请的优先权，其内容在此引用作为参考。

SDH(同步数字分级)技术作为一种用于提供复用所需的网络同 步时钟的网络同步方法，已经由ITU-T(国际电信联盟-电信标准 化委员会)根据作为使用光纤的高速传输技术开发的SONET(同步 光纤网络)而进行了标准化。在使用SDH技术的传输系统中发送或 接收的SDH信号是进行了帧结构化的。为了精确地识别帧的相位以 按照预定的格式发送或接收信号，将一固定帧同步码型置于发送器侧 上帧构造信号中的规定位置，而帧同步码型在接收器侧被识别，以进 行对帧的同步检测。适合于执行这种帧同步检测的电路称为帧同步检 测电路。

图15是显示常规SDH传输装置结构的示意性方框图，其中采用 了上述这种帧同步检测电路。该SDH传输装置用于在传输距离相对 较近的位置如信号板、线架、单元等处发送或接收一SDH信号。常 规的SDH传输装置配备有第一至第三IF(接口)板111-113，每个 板适合于通过光纤101-103发送和接收SDH信号，一参考信号发生 板12，其产生发送和接收SDH信号所需的参考信号，以及一交叉连 接板13，其适合于交叉连接从各IF板111-113与由参考信号发生板 12产生的参考信号同步地馈送的传输信号。

第一IF板111配备有光电转换部161，其适合于将作为以例如 10Gbps的比特率通过光纤101接收的光信号的SDH信号进行光电转 换，并从所接收的SDH信号中提取所接收的数据141和时钟信号151。 第二IF板112配备有光电转换部162，其适合于将作为以例如10Gbps 的比特率通过光纤102接收的光信号的SDH信号进行光电转换，并从 所接收的SDH信号中提取所接收的数据142和时钟信号152。第三IF 板113配备有光电转换部163，其适合于将作为以例如10Gbps的比特 率通过光纤103接收的光信号的SDH信号进行光电转换，并从所接收 的SDH信号中提取所接收的数据143和时钟信号153。第一IF板111 还配备有段开销(Section OverHead：SOH)终接部171，其适合于按 照基于所接收数据141和时钟信号151预先确定的帧格式，在SDH信 号所包含的段开销部上执行终接处理。第二IF板112还配备有SOH 终接部172，其适合于按照基于所接收数据142和时钟信号152预先确 定的帧格式，在SDH信号所包含的段开销部上执行终接处理。第三IF 板113还配备有SOH终接部173，其适合于按照基于所接收数据143 和时钟信号153预先确定的帧格式，在SDH信号所包含的段开销部上 执行终接处理。第一IF板111具有指针位置改变部201，其适合于根 据由SOH终接部171终接的接收数据181和时钟信号191来改变指示 帧相位之间关系的指针的位置，并根据指示装置内帧数据首部的装置 内帧脉冲来调节相位之间的关系。第二IF板112具有指针位置改变部 202，其适合于根据由SOH终接部172终接的接收数据182和时钟信号 192来改变指示帧相位之间关系的指针的位置，并根据指示装置内帧 数据首部的装置内帧脉冲来调节相位之间的关系。第三IF板113具有 指针位置改变部203，其适合于根据由SOH终接部173终接的接收数 据183和时钟信号193来改变指示帧相位之间关系的指针的位置，并 根据装置内帧脉冲来调节相位之间的关系，该装置内帧脉冲表示装置 内帧数据首部。

参考信号发生板12具有参考信号发生部21，其适合于产生装置 内时钟22，用于装置内参考信号和指示装置内帧数据首部的装置内帧 脉冲(FP)23，并将它们送至各指针位置改变部201至203和交叉连 接板13。交叉连接板13具有一交叉连接部24，用于对从各IF板111- 113输出的接收数据执行切换。

第一至第三IF板111-113、参考信号发生板12和交叉连接板13 都是板组件，可以用总线信号线路将它们彼此连接在一起。各第一至 第三IF板111-113以例如10Gbps的比特率通过一条光纤接收SDH信 号并在600 Mbps的比特率通过16条光纤将数据输出至交叉连接板 13。当在接收器侧独立地收到时钟信号时，因为由信号延迟造成的偏 差不能被忽略，由包含有各时钟信号191至193的接收数据181-183 构成的数据信号251-253的每一个被输出，并且在接收器侧上的交叉 连接部24中提取时钟信号191至193的每一个。

图16是显示在常规SDH传输装置中采用的交叉连接部24的示 意性方框图。交叉连接部24配备有比特同步电路261至263，各自对 应于各IF板111-113；帧同步检测电路271-273，各对应于各比特同 步电路261至263；以及FIFO(先进先出)电路281-283，各对应于 各帧同步检测电路271-273。此外，交叉连接部24具有功能部29， 其适合于对从FIFO电路281-283读取的数据交叉连接执行切换。

如上所述，从IF板111-113的指针位置改变部201至203输出的各 数据信号251-253包含时钟信号成分。因此，使用由其谐振频率预设 为等于预定时钟信号频率的谐振电路构成的信号提取电路(未示出) 的各比特同步电路261至263从各接收数据信号251-253提取各数据 信号301-303和时钟信号311-313。

每个帧同步检测电路271-273通过采用各比特同步电路261至263 提取的各时钟信号311-313，检测包含在帧同步数据信号301至303中 的固定帧同步码型，并根据所检测的帧同步码型进行帧同步。各帧同 步数据信号321至323和与各比特同步电路261至263提取的各时钟信 号311-313相同的各时钟信号331-333被分别送至各FIFO电路281- 283。

由帧同步检测电路271-273帧同步的各数据信号321至323被与 各时钟信号331-333同步地写入各FIFO电路281-283。向FIFO电路 281-283提供的是由参考信号发生板12产生的装置内时钟22和装置 内FP 23，并且，写入各FIFO电路281-283中的被包含在由装置内FP 23所规定的帧中的数据被顺序地与装置内时钟22同步地读取。

图17是显示在常规SDH传输装置中的SDH传输信号的工作时 序的图。图17(a)显示了从由第一至第三IF板111-113接收的数据中提 取的接收时钟的工作时序。图17(b1)至(b4)显示了当通过第一至 第三IF板111-113接收的数据被写入各FIFO电路281-283时，在FP 相位之间的关系。图17(c1)至(c4)显示了当从各FIFO电路281- 283中读取数据时，在FP相位之间的关系。图17(d)显示了在表示 由各FIFO电路281-283吸收的相位范围35的期间中装置内时钟22 的工作时序的放大图。图17(e1)至(e4)显示了在表示由各FIFO 电路281-283吸收的相位范围35的期间中各IF板111-113的FP相位 的放大图。也就是，不仅在通过图17(b1)至(b3)所示的通过各IF 板111-113接收的数据和图17(a)所示的接收时钟之间存在相位偏差， 而且在通过各IF板111-113接收的数据与由图17(b4)所示的参考信 号发生板12所产生的装置内FP 23之间也存在相位偏差。相位偏差是 由于FP相位达到交叉连接板13的FP相位所需要的时间变化引起的， 这种变化是由于物理传输距离和/或各IF板111-113的电路结构差异所 造成的。为了解决这个问题，如图17(c1)至(c4)所示的常规SDH 传输装置对通过各IF板111-113所接收的数据进行相位差调节。其方 法是就在交叉连接部24执行数据的交叉连接的切换之前和在已经通 过使用帧同步检测电路271-273来检测帧的同步后，与由参考信号发 生板12产生的装置内时钟22同步，读取各FIFO电路281-283的数 据。结果，在表示由各FIFO电路281-283吸收的相位范围35的期间 “2δ”(纳秒)中，在通过各IF板111-113接收的数据完全与由参考 信号发生板12产生的装置内FP 23信号相比特同步的状态下，可以进 行数据交叉连接的切换。

通过近来在集成电路技术的最新发展而实现的大规模集成电路 (LSI)通信装置的更高的处理能力和更为先进的通信技术，可以用 一个LSI捕捉两个以上的SDH信号，并处理数量大大增加的通信数 据。例如，通过使用一个LSI通信装置，可以以622Mbps的比特率处 理50个或更多的同步传递信号(STS)的信道。但是，当多个SDH 信号的信道被处理时，需要多个可以与两个或更多的信道相应的上述 帧同步检测电路，从而必须降低帧同步检测电路的功耗。

在日本专利申请未决公开No.Sho 63-110840中，公开了尝试减 少功耗的帧同步检测电路。其中，通过在将接收的串行数据转换成并 行数据后检测帧的同步，帧同步检测电路可以工作在其值等于由多个 并行数据块分之一的频率下，从而可以降低功耗。

尝试减少功耗的帧同步检测电路的另一个例子是通过在到后续帧 同步的检测定时之前停止在帧同步检测电路中提供时钟信号来降低功 耗，这是根据一旦检测到帧同步的定时、可以精确地预测后续帧同步 的检测定时这一事实而设计的。

但是，上述这种常规的帧同步检测电路存在这样的问题，尽管帧 同步检测电路本身的功耗降低了一些，该检测电路即使在其中正在搜 索帧同步码型的捕捉状态下也是一直工作的，而在这种捕捉状态下的 功耗是很大的。

一般而言，帧同步检测电路只要在正常状态下工作，在捕捉状态 的时间很短并移动到同步状态，则在捕捉状态中的功耗与整个检测电 路的功耗之比没有任何问题。但是，如果在检测电路被破坏而发生故 障时捕捉状态持续很长时间，由于该故障造成的捕捉状态在某些情况 下会发生在多个信道中。在这种情况下，捕捉状态的功耗变大，造成 LSI芯片的过热问题。因此，帧同步检测电路必须构成为即使在所有 信道中持续捕捉状态时功耗也不会增大，从而防止LSI芯片的温度过 高。

考虑到上述问题，本发明的一个目的是，提供一种帧同步检测电 路，其能够减少捕捉状态中的功耗。

根据本发明的第一方面，提供了一种帧同步检测电路，包括：

帧同步码型检测电路，用于以规定的定时检测包含在具有帧结构 的接收数据中的预定帧同步码型；

捕捉状态判断电路，用于根据由帧同步码型检测电路得到的检测 结果来判断帧同步检测电路是否处于搜索帧同步码型的捕捉状态中； 和

定时停止电路，用于当捕捉状态判断电路判断帧同步检测电路处 于捕捉状态中时，仅在帧脉冲之前和之后一段规定的时间内停止检测 帧同步码型的定时，该帧脉冲表示含有接收数据的帧的首部。

根据上述第一方面，因为帧同步检测电路可以在帧同步检测电路 处于捕捉状态中时，仅在“2δ+α”(纳秒)的期间内工作，设一个 帧周期为“τ”，帧同步检测电路的工作周期与一个帧周期之比可 以表示为“(2δ+α)/τ”。特别是，在用CMOS工艺制造的LSI 的情况下，因为LSI中的功耗与工作频率成比率，就可以将在捕捉状 态下的功耗减少至“(2δ+α)/τ”。

在前面，优选方式是其中包括一复位电路，用于当捕捉状态判断 电路判断帧同步检测电路处于捕捉状态中时，在除了产生帧脉冲之前 和之后的规定时间段以外的时间，将帧同步码型检测电路和捕捉状态 判断电路执行的帧同步检测操作复位。

根据上述优选方式，因为即使在帧同步检测电路中停止提供时钟 时，也能够被防止象由于噪声等造成的误操作所引起的锁死 (deadlock)之类的问题。在捕捉状态中的功耗可以被有效地降低而 不会有任何问题。

还有，另外的优选方式是，由定时停止电路执行的停止和由复位 电路进行的复位是在不同的定时执行的。

根据另一优选方式，由于是在开始提供时钟之后执行初始化，所 以可以进行稳定的帧同步的检测，并且因为在解除复位之后开始提供 时钟，所以可立即检测帧同步。

根据本发明的第二方面，提供了一种帧同步检测电路，包括：

帧同步码型检测电路，用于检测包含在具有帧结构的接收数据中 的预定帧同步码型；

捕捉状态判断电路，用于根据由帧同步码型检测电路得到的检测 结果来判断帧同步检测电路是否处于搜索帧同步码型的捕捉状态中； 和

接收数据固定电路，用于当捕捉状态判断电路判断帧同步检测电 路处于捕捉状态中时，仅在表示帧首部的帧脉冲产生之前和之后一规 定的时间段内使接收数据固定。

根据上述第二方面，在帧同步检测电路中所采用的合成电路的功 耗可以减少至几乎为“0”(零)，并且可以简化电路设计过程和/或 布局校验过程中定时的校验，以减少定时校验所需要的时间和提高校 验的精度。

根据本发明的第三方面，提供了一种帧同步检测电路，包括：

帧同步码型检测电路，用于检测包含在具有帧结构的接收数据中 的预定帧同步码型；

捕捉状态判断电路，用于根据由帧同步码型检测电路得到的检测 结果来判断帧同步检测电路是否处于搜索帧同步码型的捕捉状态中； 和

复位电路，用于当捕捉状态判断电路判断帧同步检测电路处于捕 捉状态中时，在除了产生帧脉冲之前和之后的规定时间段以外的时 间，将帧同步码型检测电路和捕捉状态判断电路执行的帧同步检测操 作复位。

根据上述第三方面，在帧同步检测电路中所采用的合成电路的功 耗可以减少至几乎为“0”(零)，并且可以简化电路设计过程和/或 布局校验过程中定时的校验，以减少定时校验所需要的时间和提高校 验的精度。

根据本发明的第四方面，提供了一种帧同步检测电路，包括：

帧同步码型检测电路，用于检测包含在具有帧结构的接收数据中 的预定帧同步码型；

捕捉状态判断电路，用于根据由帧同步码型检测电路得到的检测 结果来判断帧同步检测电路是否处于搜索帧同步码型的捕捉状态中； 和

电路停止控制单元，用于当捕捉状态判断电路判断帧同步检测电 路处于捕捉状态中时，仅在帧脉冲产生之前和之后一规定的时间段内 停止与前级连接的电路的操作。

根据上述第四方面，因为停止了与前级连接的电路的操作，所以 在帧同步检测电路中所采用的合成电路部分的功耗可以减少至几乎为 “0”(零)。

在前面，优选方式是，当解除对电路工作的停止时，电路停止控 制单元在已经解除了对帧同步检测操作定时的停止之后，解除对与前 级连接的电路操作的停止。

根据上述优选方式，因为在已经解除了对帧同步检测操作定时的 停止之后取消对与前级连接的电路操作的停止，所以可以消除在时钟 信号刚上升时的时钟信号变弱，从而保证了稳定的操作。

根据本发明的第五方面，提供了一种帧同步检测电路，包括：

帧同步码型检测电路，用于检测包含在具有帧结构的接收数据中 的预定帧同步码型；

捕捉状态判断电路，用于根据由帧同步码型检测电路得到的检测 结果判断帧同步检测电路是否处于搜索帧同步码型的捕捉状态中；以 及

电路操作停止单元，用于当捕捉状态判断电路判断帧同步检测电 路处于捕捉状态中时，仅在表示含有接收数据的帧的首部的帧脉冲产 生之前和之后一段规定的时间内停止至少一部分的操作。

根据上述第五方面，因为时钟操作被正确地控制，可以降低在捕 捉状态中的功耗。

本发明的上述和其它目的、优点和特征将通过下面结合附图的说 明而变得更为清楚。附图中：

图1是显示根据本发明第一实施例的帧同步检测电路的示意性方 框图；

图2是显示根据本发明第一实施例的帧同步/检测电路的帧同步 码型检测电路主要部分的示意性方框图；

图3是说明根据本发明第一实施例由状态变化判断电路用来判断 状态的状态变化概要图；

图4是显示图1所示的装置内相位帧计数器的主要部分结构的方 框图；

图5是显示在根据本发明第一实施例的帧同步检测电路中捕捉状 态的工作时序图；

图6是显示在根据本发明第一实施例的帧同步检测电路中从捕捉 状态到同步状态变化的工作时序图；

图7是显示在根据本发明第一实施例的帧同步检测电路中从同步 状态到捕捉状态变化的工作时序图；

图8是显示根据本发明第二实施例的帧同步检测电路构成的示意 性方框图；

图9是显示根据本发明第三实施例的帧同步检测电路构成的示意 性方框图；

图10是显示根据本发明第三实施例的帧同步检测电路中在捕捉 状态在时钟停止期间内设置复位期间的情况的工作时序图；

图11是显示根据本发明第三实施例的帧同步检测电路中在捕捉 状态在复位期间内设置时钟停止期间的情况的工作时序图；

图12是显示根据本发明第四实施例的帧同步检测电路构成的示 意性方框图；

图13是显示根据本发明第五实施例的帧同步检测电路构成的示 意性方框图；

图14是显示采用根据本发明第六实施例的帧同步检测电路的帧 同步检测系统构成的示意性方框图；

图15是显示采用常规帧同步检测电路的SDH传输装置构成的示 意性方框图；

图16是显示在图15所示的SDH传输装置中采用的交叉连接部 主要部分构成的方框图；

图17是显示图15所示的SDH传输装置中SDH传输信号的工作 时序图。

下面将参考附图用各种实施例详细说明本发明的最佳实施方式。 [第一实施例]

图1是显示根据本发明第一实施例的帧同步检测电路的示意性方 框图。本发明第一实施例的帧同步检测电路配备有一帧同步码型检测 电路41，其适合于检测包含在接收数据40中的预定帧同步码型。一 接收器帧计数器42，其适合于由帧同步码型检测电路41执行的帧同 步码型检测来触发，然后对预定的帧周期计数，以及一状态变化判断 电路43，其适合于根据帧同步码型检测电路41的帧同步检测，与由 接收器帧计数器42计数的帧周期的定时同步地判断预定的状态变化 是否发生。

帧同步码型检测电路41与对包含在接收数据40中的预定帧同步 码型的检测同步地接收同步时钟44。同步时钟44是通过对由第一门 电路45提取的作为包含在接收数据40中的时钟信号成份的接收时钟 46与来自第二门电路47的输出信号48进行“与”(AND)运算而得 到的时钟。

接收器帧计数器42通过由帧同步码型检测电路41执行的帧同步 码型检测来触发，然后与接收时钟46同步地对预定的帧周期进行循 环计数，并产生一帧定时信号送到帧同步码型检测电路41和状态变 化判断电路43。状态变化判断电路43使帧同步检测电路根据由帧同 步码型检测电路41检测的帧同步检测状态预先决定的状态变化图产 生状态变化，并当帧同步检测电路设置于预定捕捉状态时，输出一捕 捉状态信号49至第二门电路47。此外，表示在状态变化中产生的各 状态的状态信号在适当的时候被送至帧同步码型检测电路41或接收 器帧计数器42。帧同步码型检测电路41、接收器帧计数器42和状态 变化判断电路43被复位信号50初始化。

第一实施例的帧同步码型检测电路41还配备有装置内相位帧计 数器51，其适合于输出一接收帧使能信号52。向装置内相位帧计数 器51输入一被产生用作工作参考时钟的装置内时钟53，和一表示被 发送帧首部的FP 54，并且与装置内时钟53同步地由装置内相位帧计 数器51按照定时方式产生具有“2δ+α”(纳秒)脉宽的接收帧使 能信号52。该定时方式是指装置内FP 54在接收帧使能信号52脉宽 的中点处增加(见图5)。“δ”表示在考虑装置系统的延迟变化量 作为目标时确定的值。对该目标而言，例如，用于帧同步检测电路中 操作所需要的时间、或表示对用于调节相位的在帧同步检测电路的后 段连接的FIFO电路带来的延迟变化量的吸收范围的时间两者中，选 择其中较长的一个。“α”表示在考虑电路精度和/或在装置内的延迟 变化量作为目标时所确定的裕量。

第二门电路47产生输出信号48，该信号通过对接收帧使能信号 52与由状态变化判断电路43输出的捕捉状态信号49的“非”(NOT) 信号进行“或”(OR)运算而得到。即使当捕捉状态信号49为高时， 在“2δ+α”(纳秒)期间，即当接收帧使能信号52处于使能状态 时，因为由第二门电路47产生的输出信号48被作为逻辑“H”(高) 信号提供给第一门电路45，则所接收的时钟46原样提供给帧同步码 型检测电路41和状态变化判断电路43。此外，即使当捕捉状态信号 49不为高并且即使当接收帧使能信号52是在禁止状态时，因为由第 二门电路47产生的输出信号48被作为逻辑“H”(高)信号提供给 第一门电路45，所以接收的时钟46原样提供给帧同步码型检测电路 41和状态变化判断电路43。另一方面，当捕捉状态信号49为高、即 当帧同步检测电路处于捕捉状态而接收帧使能信号52处于禁止状态 时，因为由第二门电路47产生的输出信号48被作为逻辑“L”(低) 信号提供给第一门电路45，所以接收的时钟46不提供给帧同步码型 检测电路41和状态变化判断电路43，使得帧同步检测电路置于停止 状态。即使帧同步检测电路响应于如图15所示的接收帧使能信号52 而置于停止状态时，因为相位根据在各IF板(未示出)的指针位置改 变部(未示出)的装置内FP 54而被作某种程度的调节，帧同步码型 检测电路41可以没有任何困难地工作。

下面说明根据第一实施例的帧同步检测电路的主要部分。

图2是显示根据本发明第一实施例的帧同步检测电路采用的帧同 步码型检测电路41主要部分的示意性方框图。帧同步码型检测电路41 由移位寄存器部60和码型比较部61构成。移位寄存器部60将作为 串行数据输入的接收数据40以一步一比特的方式与同步时钟44同步 地移位，并将各段的比特数据输出至码型比较部61。在移位寄存器部 60中，内部保持的数据被复位信号50初始化。码型比较部61保持预 定的帧同步码型并与已经被移位寄存器部60以一步一位的方式与同 步时钟44同步地移位的并行数据比较。码型比较部61在每次接收一 个由接收器帧计数器42(图1)产生的帧定时信号62时，将从移位 寄存器部60提供的并行数据与预定帧同步码型比较。将一个比较结 果作为同步码型检测信号63和64分别输出到状态变化判断电路43(图 1)和接收器帧计数器42。

接收器帧计数器42在其初始状态向帧同步码型检测电路41输出 一同步码型检测定时信号。一旦由帧同步码型检测电路41输出的同 步码型检测信号检测到同步码型，接收器帧计数器42即从那时开始 与接收时钟46(图1)同步地计数预定的帧周期数，并在每次对帧周 期计数时，向帧同步码型检测电路41和状态变化判断电路43输出帧 定时信号62。

图3是说明根据本发明第一实施例由状态变化判断电路43用来 判断状态的状态变化概要图。在该状态变化概要图中，包括了一复位 状态70、一捕捉状态71、一后方保护状态72和一前方保护状态73， 其中在各状态间的变化与同步时钟44同步，并与由帧定时信号响应 于帧同步码型检测电路41检测的帧同步码型检测信号而指定的定时 同步。捕捉状态71是帧同步码型正在被搜索的状态。后方保护状态72 和前方保护状态73是其中帧同步码型已被搜索到的同步状态74。

在复位状态70，当输入复位信号50时，保持在复位状态，即， 没有变化发生(如图3中的箭头75所示)，并且当取消复位信号50 时，向捕捉状态71的转变与同步时钟44同步地按由帧定时信号规定 的定时进行(如图3中的箭头76所示)。

在捕捉状态71，当输入复位信号50时，进行向复位状态70的 转变(如图3中的箭头77所示)。并且，当由帧同步码型检测电路41 输出的同步码型检测信号63检测同步码型时，进行向后方保护状态72 的转变(如图3中的箭头78所示)。

在后方保护状态72，当输入复位信号50时，进行向复位状态70 的转变(如图3中的箭头79所示)。当由帧同步码型检测电路41输 出的同步码型检测信号63连续检测到规定的(n-1)次或更少次数 的同步码型匹配时，没有变化发生(如图3中的箭头80所示)，并 且当检测到“n”次的同步码型匹配时，进行向前方保护状态73的转 变(如图3中的箭头81所示)。此外，在后方保护状态72，如果由 帧同步码型检测电路41输出的同步码型检测信号63检测到同步码型 不匹配时，进行向捕捉状态71的转变(如图3中的箭头82所示)。

在前方保护状态73中，当输入复位信号50时，进行向复位状态 70的转变(如图3中的箭头83所示)。并且当由帧同步码型检测电 路41输出的同步码型检测信号63检测到同步码型匹配时，或当检测 到规定的(m-1)次或更少次数的同步码型不匹配时，不会进行任何 转变(如图3中的箭头84和85所示)。但是，如果连续检测到“m” 次的同步码型不匹配时，就向捕捉状态71转变(如图3中的箭头86 所示)。

在向捕捉状态71转变时，用于判断上述这种状态转变的状态变 化判断电路43输出一捕捉状态信号49。

图4是显示图1所示的装置内相位帧计数器51的主要部分结构 的方框图。装置内相位帧计数51配备有第一计数器90、一第二计数 器91和一接收帧使能信号发生电路92。第一计数器90仅对上升沿或 下降沿后的“δ+α1”(纳秒)的时间段与装置内时钟53同步地计 数。第二计数器91仅对上升沿或下降沿后的“τ-(δ+α2)”(纳 秒)的时间段与装置内时钟53同步地计数。“τ”表示一帧的周期(纳 秒)。“α1”与“α2”之和为“α”。接收帧使能信号发生电路92 在第一计数器90计数的FP 54的上升沿或下降沿后的“δ+α1”(纳 秒)的时间段过去之后，使接收帧使能信号52为逻辑“L”，并且在 第二计数器91计数的FP 54的上升沿或下降沿后的“δ+α2”(纳 秒)的时间段过去之后，使接收帧使能信号52为逻辑“H”。

下面，将说明具有这种结构的帧同步检测电路的工作时序。

图5是显示在根据本发明第一实施例的帧同步检测电路中捕捉状 态的工作时序图。图5(a1)显示了接收的时钟46的工作时序。图5(a2) 显示了接收帧使能信号52的工作时序。图5(a3)显示了作为从第一门 电路45输出信号的同步时钟44的工作时序。图5(a4)显示了装置内时 钟53的工作时序。图5(a5)显示了装置内FP 54的工作时序。图5(a6) 显示了捕捉状态信号49的工作时序。

图5(b1)显示了在期间100中接收的时钟46的工作时序的放 大图。图5(b2)显示了在期间100中接收帧使能信号52的工作时序的 放大图。图5(b3)显示了在期间100中作为从第一门电路45输出信号 的同步时钟44的工作时序的放大图。图5(b4)显示了在期间100中装 置内时钟53的工作时序的放大图。图5(b5)显示了在期间100中装置 内FP 54的工作时序的放大图。图5(b6)显示了在期间100中捕捉状态 信号49的工作时序的放大图。

也就是说，当接收的时钟46如图5(a1)所示输入并且装置内时钟 53和装置内FP 54以图5(a4)和图5(a5)所示的时序产生时，装置内相 位帧计数器51按照如图5(a2)所示的在接收帧使能信号52的脉宽中点 处使装置内FP 54上升的定时方式产生具有“2δ+α”(纳秒)脉宽 的接收帧使能信号52。因为捕捉状态信号49在图5(a6)所示的期间100 中为高，从第二门电路47按照图5(b3)所示的定时输出信号48。因此， 只有当输出信号48为逻辑“H”时，作为从第一门电路45输出信号 的同步时钟44被输入帧同步码型检测电路41和状态变化判断电路 43，如图5(a3)和图5(b4)所示。结果，如果帧同步码型检测电 路41是在捕捉状态71中时，也就是，捕捉状态信号49为高时，仅 当接收帧使能信号52为逻辑“H”时工作。

图6是显示在根据本发明第一实施例的帧同步检测电路中从捕捉 状态到同步状态变化的工作时序图。图6(a1)显示了接收的时钟46的 工作时序。图6(a2)显示了接收帧使能信号52的工作时序。图6(a3)显 示了作为从第一门电路45输出信号的同步时钟44的工作时序。图6(a4) 显示了装置内时钟53的工作时序。图6(a5)显示了装置内FP 54的工 作时序。图6(a6)显示了捕捉状态信号49的工作时序。

图6(b1)显示了在期间101中接收的时钟46的工作时序的放 大图。图6(b2)显示了在期间101中接收帧使能信号52的工作时序的 放大图。图6(b3)显示了在期间101中捕捉状态信号49的工作时序的 放大图。图6(b4)显示了在期间101中从第二门电路47输出的信号48 的工作时序的放大图。图6(b5)显示了在期间101中从第一门电路45 输出的同步时钟44工作时序的放大图。图6(b6)显示了在期间101中 装置内时钟53的工作时序的放大图。图6(b7)显示了在期间101中装 置内FP 54的工作时序的放大图。

即，当接收的时钟46如图6(a1)所示输入并且装置内时钟53和 装置内FP 54以图6(a4)和图6(a5)所示的时序产生时，装置内相位帧 计数器51按照如图6(a2)所示的在接收帧使能信号52的脉宽中点处使 装置内FP 54上升的定时方式产生具有“2δ+α”(纳秒)脉宽的接 收帧使能信号52。在图6(a6)和图6(b3)所示的期间101中，因为捕捉 状态信号49使帧同步检测电路从捕捉状态71向同步状态转变，从第 二门电路47按照图6(b4)所示的定时输出信号48。因此，只有当输出 信号48为逻辑“H”时，作为从第一门电路45输出信号的同步时钟44 按照图6(a3)和图6(b5)所示的定时被输入帧同步码型检测电路41 和状态变化判断电路43中。结果，帧同步检测电路如果是在捕捉状 态71中时，其仅当接收帧使能信号52为逻辑“H”时工作。而如果 其在同步状态时，就一直工作。

图7是显示在根据本发明第一实施例的帧同步检测电路中从同步 状态到捕捉状态71变化的工作时序图。图7(a1)显示了接收的时钟46 的工作时序。图7(a2)显示了接收帧使能信号52的工作时序。图7(a3) 显示了作为从第一门电路45输出信号的同步时钟44的工作时序。图 7(a4)显示了装置内时钟53的工作时序。图7(a5)显示了装置内FP 54 的工作时序。图7(a6)显示了捕捉状态信号49的工作时序。

图7(b1)显示了在期间102中接收的时钟46的工作时序的放 大图。图7(b2)显示了在期间102中接收帧使能信号52的工作时序的 放大图。图7(b3)显示了在期间102中捕捉状态信号49的工作时序的 放大图。图7(b4)显示了在期间102中从第二门电路47输出的信号48 的工作时序的放大图。图7(b5)显示了在期间102中从第一门电路45 输出的同步时钟44工作时序的放大图。图7(b6)显示了在期间102中 装置内时钟53的工作时序的放大图。图7(b7)显示了在期间102中装 置内FP 54的工作时序的放大图。

即，当接收的时钟46如图7(a1)所示输入并且装置内时钟53和 装置内FP 54以图7(a4)和图7(a5)所示的时序产生时，装置内相位帧 计数器51按照如图7(a2)所示的在接收帧使能信号52的脉宽中点处使 装置内FP 54上升的定时方式产生具有“2δ+α”(纳秒)脉宽的接 收帧使能信号52。在图7(a6)和7(b3)所示的期间102中，因为捕捉状 态信号49使帧同步检测电路从同步状态向捕捉状态71转变，从第二 门电路47按照图7(b4)所示的定时输出信号48。因此，只有当输出信 号48为逻辑“H”时，作为从第一门电路45输出信号的同步时钟44 按照图7(a3)和图7(b5)所示的定时被输入帧同步码型检测电路41 和状态变化判断电路43中。结果，帧同步检测电路如果是在捕捉状 态71中时，就一直工作，而如果是在同步状态时，其仅当接收帧使 能信号52为逻辑“H”时工作。

这样，第一实施例的帧同步码型检测电路41就构成为提供有装 置内相位帧计数器51，其适合于按照在接收帧使能信号52的脉宽中 点处使装置内FP 54上升的定时方式产生具有“2δ+α”(纳秒)脉 宽的接收帧使能信号52。此外，当帧同步检测电路是处于由状态变化 判断电路43对帧同步码型进行搜索的捕捉状态71时，仅当上述接收 帧使能信号52为使能状态时，将同步时钟44输入帧同步码型检测电 路41和状态变化判断电路43中。因为这使得当帧同步检测电路是处 于捕捉状态71中时，帧同步码型检测电路41仅在“2δ+α”(纳秒) 的时间段内工作。如果将一个帧周期设为“τ”，则帧同步码型检测 电路41的工作时间段与一个帧周期之比可表示为“(2δ+α)/τ”。 特别是在用互补金属氧化物半导体(CMOS)工艺制造的大规模集成 电路的情况下，因为LSI的功耗与工作频率成正比，所以可以在捕捉 状态71中将功耗减少至“(2δ+α)/τ”。例如，在SDH系统中， 如果一个帧周期是125微秒，“δ”是150(纳秒)(当换算为印刷 线路板的布线长度时其等效于大约20米的相位差吸收)，并且裕量 “α”是200(纳秒)，可以用下式表示“(2δ+α)/τ”：

2δ+α=2×150+200(纳秒)=500(纳秒)=0.5(微秒)  (1)

0.5(微秒)/125(微秒)=0.004=0.4％          ……(2)

这意味着捕捉状态71中的功耗可以减至0.4％，这样就使功耗大 大地减小了。本发明人对帧同步码型检测电路41的实际工作进行模 拟的结果表明，在根据0.25微米工艺的标准单元制造的芯片中功耗可 以被减小，在捕捉率为5％时，可从大约750mW减至256mW。 [第二实施例]

在第一实施例的帧同步码型检测电路41中，使用了从第二门电 路47接收的由装置内相位帧计数器51响应于从状态变化判断电路43 输入的捕捉状态信号49而产生的帧使能信号52所产生的输出信号 48，当帧同步检测电路处于捕捉状态71，并且当接收帧使能信号52 处于禁止状态时，通过使第一门电路45屏蔽接收时钟46来停止提供 同步时钟44。本发明不限于上述实施例的构成。在本发明第二实施例 的帧同步检测电路，通过在捕捉状态71期间不仅屏蔽接收时钟46而 且屏蔽复位信号50，可以进一步降低功耗。

图8是显示根据本发明第二实施例的帧同步检测电路构成的示意 性方框图。在图8中，将相同的参考标号分配给具有与图1相同功能 的部件，并相应省略对它们的说明。第二实施例的帧同步检测电路配 备有一帧同步码型检测电路41，一接收器帧计数器42，一状态变化 判断电路43，以及一装置内相位帧计数器51。第二实施例的帧同步 检测电路与第一实施例不同之处在于，还配备有第三门电路110，其 能够用从第二门电路47输出的信号48和复位信号50产生屏蔽复位 信号111，并将其送至帧同步码型检测电路41和状态变化判断电路 43。第三门电路110产生屏蔽复位信号111，其通过对第二门电路47 的输出信号48的“非”信号与复位信号50进行“或”运算来得到。 因此，在捕捉状态71中，不仅当复位信号50为使能状态、而且当由 装置内相位帧计数器51产生的接收帧使能信号52处于禁止状态时， 屏蔽复位信号111变为使能状态。

在帧同步检测电路中，在捕捉状态71中，当接收帧使能信号52 处于禁止状态时，会存在发生意外事件的可能性，即用于保持状态变 化判断电路43的状态的寄存器由于某些原因如噪声等而没有正确操 作，使得在内部发生了状态的转变。特别是在第一实施例的帧同步检 测电路中，因为为了降低捕捉状态71中的功耗，停止提供时钟，所 以停止了检查异常转变的检查电路的操作，使帧同步检测电路处于“锁 死”状态，在这种状态中其不管输入信号如何都不会发生转变。为了 解决这一问题，在根据本发明第二实施例的帧同步检测电路中，在捕 捉状态71中，当接收帧使能信号52处于禁止状态时，帧同步码型检 测电路41和状态变化判断电路43被第三门电路110产生的屏蔽复位 信号111强行初始化。也就是，第二实施例的帧同步检测电路构成为 另外配置第三门电路110，其可以在捕捉状态71中，不仅当复位信号 50处于使能状态，而且在由装置内相位帧计数器51产生的接收帧使 能信号52处于禁止状态时，强行使帧同步码型检测电路41和状态变 化判断电路43初始化。通过如上构成，如图3所示的状态转变图所 显示的那样，因为帧同步检测电路在取消复位之后处于捕捉状态71 中，即使用屏蔽复位信号111强行初始化，在帧同步码型检测电路41 中也不会产生任何问题，并且，即使在停止提供时钟的情况下也能够 防止例如由噪声等导致的不正确操作造成的“锁死”状态，从而有效 地降低了捕捉期间71中的功耗。 [第三实施例]

在根据本发明第二实施例的帧同步检测电路中，在捕捉状态时， 当接收帧使能信号52处于禁止状态时，用相同的定时执行停止向帧 同步码型检测电路41和状态变化判断电路43提供同步时钟44、和使 用屏蔽复位信号111来强行初始化。本发明不限于上述实施例的构成， 在根据第三实施例的帧同步检测电路中，可以以不同的定时执行停止 向帧同步码型检测电路41和状态变化判断电路43提供同步时钟44 和使用屏蔽复位信号111来强行初始化。

图9是显示根据本发明第三实施例的帧同步码型检测电路构成的 示意性方框图。在图9中，将相同的参考标号分配给具有与图所示第 二实施例相同功能的部件，并相应省略对其的说明。如图9所示，第 三实施例的帧同步码型检测电路配备有一帧同步码型检测电路41、一 接收器帧计数器42、一状态变化判断电路43。第三实施例的帧同步 检测电路与第二实施例不同之处在于，在装置内相位帧计数器120中， 按照在第一接收帧使能信号121的脉宽中点处使装置内FP 54上升的 定时方式的具有“2δ+α”(纳秒)脉宽的第一接收帧使能信号121、 和按照在第二接收帧使能信号122的脉宽中点处使装置内FP 54上升 的定时方式的具有“2δ+α’”(纳秒)脉宽的第二接收帧使能信号 122与装置内时钟53同步地产生。α’是考虑了电路精确度和电路的 延迟变化而确定的裕量。

该第三实施例的帧同步码型检测电路配备有第四门电路123，其 适合于产生通过对第二接收帧使能信号122与从状态变化判断电路43 提供的捕捉状态信号49的“非”信号进行“或”运算所得到的输出信 号124。输出信号124送至第三门电路110，即，即使当捕捉状态信 号49为高时，因为从第四门电路123输出的信号124在“2δ+α’” (纳秒)期间作为逻辑为“H”的信号送至第三门电路110，在上述期 间第二接收帧使能信号122为使能状态。帧同步码型检测电路41和 状态变化判断电路43根据复位信号50被初始化。而且，当帧同步检 测电路为捕捉状态而第二接收帧使能信号122为禁止状态时，因为输 出信号124作为逻辑为“L”的信号送至第三门电路110，帧同步码型 检测电路41和状态变化判断电路43被屏蔽复位信号111强行初始化。 进一步地，即使当帧同步检测电路不是捕捉状态而第二接收帧使能信 号122为使能状态时，因为从第四门电路123输出的信号124作为逻 辑为“H”的信号送至第三门电路110，复位信号50原样被送至帧同 步码型检测电路41和状态变化判断电路43。

第二门电路47产生一输出信号48，其通过对第一接收帧使能信 号121与从状态变化判断电路43提供的捕捉状态信号49的“非”信 号进行“或”运算而得到。也就是，即使当捕捉状态信号49为高时， 因为输出信号48在第一接收帧使能信号121为使能状态的“2δ+α” (纳秒)期间作为逻辑为“H”的信号送至第一门电路45，则接收时 钟46原样送至帧同步码型检测电路41和状态变化判断电路43。另一 方面，当捕捉状态信号49为高而第一接收帧使能信号121为禁止状 态时，因为来自第二门电路47的输出信号48作为逻辑为“L”的信 号送至第一门电路45，所以接收时钟46不送至帧同步码型检测电路 41和状态变化判断电路43，使帧同步码型检测电路41置为停止状态。

图10是显示根据本发明第三实施例的帧同步检测电路中在捕捉 状态在时钟停止期间内设置复位期间的情况的工作时序图。图10(a1) 显示了接收的时钟46的工作时序。图10(a2)显示了第一接收帧使能信 号121的工作时序。图10(a3)显示了从第一门电路45输出的同步时钟 44的工作时序。图10(a4)显示了装置内时钟53的工作时序。图10(a5) 显示了装置内FP 54的工作时序。

图10(b1)显示了在期间130中接收的时钟46的工作时序的放 大图。图10(b2)显示了在期间130中第一接收帧使能信号121的工作 时序的放大图。图10(b3)显示了在期间130中从第一门电路45输出的 同步时钟44的工作时序的放大图。图10(b4)显示了在期间130中第二 接收帧使能信号122的工作时序的放大图。图10(b5)显示了在期间130 中从第三门电路110输出的屏蔽复位信号111的工作时序的放大图。 图10(b6)显示了在期间130中装置内时钟53的工作时序的放大图。图 10(b7)显示了在期间130中装置内FP 54的工作时序的放大图。

即，当接收的时钟46如图10(a1)所示输入、并且当按照图10(a4) 和图10(a5)所示的时序产生装置内时钟53和装置内FP 54时，装置内 相位帧计数器120按照如图10(b2)所示的在第一接收帧使能信号121 的脉宽中点处使装置内FP 54上升的定时方式产生具有“2δ+α”(纳 秒)脉宽的第一接收帧使能信号121，和按照图10(b4)所示的在第二 接收帧使能信号122的脉宽中点处使装置内FP 54上升的定时方式产 生具有“2δ+α’”(纳秒)脉宽的第二接收帧使能信号122。因此， 在期间130中的捕捉状态下，当第一接收帧使能信号121是使能状态 时，作为从第一门电路45输出的同步时钟44输出为如图10(b5)所示 那样。结果，当帧同步检测电路在捕捉状态时，如果第一接收帧使能 信号121是禁止状态，则不向帧同步码型检测电路41和状态变化判 断电路43提供时钟。而当第二接收帧使能信号122为禁止状态时， 帧同步码型检测电路41和状态变化判断电路43被初始化。而且，在 期间130，因为复位在时钟被送至帧同步码型检测电路41和状态变化 判断电路43之后被解除，可以实现检测帧同步的稳定操作。

图11是显示根据本发明第三实施例的帧同步检测电路中在捕捉 状态在复位期间内设置时钟停止期间的情况的工作时序图。图11(a1) 显示了接收的时钟46的工作时序。图11(a2)显示了第一接收帧使能信 号121的工作时序。图11(a3)显示了从第一门电路45输出的同步时钟 44的工作时序。图11(a4)显示了装置内时钟53的工作时序。图11(a5) 显示了装置内FP 54的工作时序。

图11(b1)显示了在期间131中接收的时钟46的工作时序的放 大图。图11(b2)显示了在期间131中第一接收帧使能信号121的工作 时序的放大图。图11(b3)显示了在期间131中从第一门电路45输出的 同步时钟44的工作时序的放大图。图11(b4)显示了在期间131中第二 接收帧使能信号122的工作时序的放大图。图11(b5)显示了在期间131 中从第三门电路110输出的屏蔽复位信号111的工作时序的放大图。 图11(b6)显示了在期间131中装置内时钟53的工作时序的放大图。图 11(b7)显示了在期间131中装置内FP 54的工作时序的放大图。

即，与如图10所示的情况一样，当接收的时钟46如图11(a1)所 示输入、并且当按照图11(a4)和图11(a5)所示的时序产生装置内时钟 53和装置内FP 54时，装置内相位帧计数器120如图11(b2)所示按照 在第一接收帧使能信号121的脉宽中点处使装置内FP 54上升的定时 方式产生具有“2δ+α”(纳秒)脉宽的第一接收帧使能信号121， 和按照图11(b4)所示的在第二接收帧使能信号122的脉宽中点处使装 置内FP 54上升的定时方式产生具有“2δ+α’”(纳秒)脉宽的第 二接收帧使能信号122。因此，在期间130中的捕捉状态下，当第一 接收帧使能信号121是使能状态时，作为从第一门电路45输出的同 步时钟44输出为如图11(b3)所示那样。而当第二接收帧使能信号122 为禁止状态时，则输出如图11(b5)所示的屏蔽复位信号111。

结果，当帧同步检测电路处于捕捉状态时，当第一接收帧使能信 号121是禁止状态，则不向帧同步码型检测电路41和状态变化判断 电路43提供时钟。而当第二接收帧使能信号122为禁止状态时，帧 同步码型检测电路41和状态变化判断电路43被初始化。而且，在期 间131，因为时钟被送至帧同步码型检测电路41和状态变化判断电路 43，可以减少帧同步检测操作开始到检测到帧同步码型这段时间中所 需要的时钟数。

上述效果还可以通过产生第一接收帧使能信号121和第二接收帧 使能信号122来得到，这两个信号能够提供定时以使同步码型检测电 路41和状态变化判断电路43在停止提供时钟后被初始化和在开始提 供时钟后解除初始化。此外，上述效果也可以通过产生这样的第一接 收帧使能信号121和第二接收帧使能信号122来得到：这两个信号可 以提供定时以使同步码型检测电路41和状态变化判断电路43在停止 提供时钟之前被初始化和在开始提供时钟之前解除初始化。另外，对 于实现本发明可以有九种类型的时序组合，包括对提供时钟和初始化 同时进行控制的时序，而通过选择时序组合中任一种就可以实现与上 述相同的效果。

如上所述，第三实施例的帧同步码型检测电路41构成为其装置 内相位帧计数器120适合于产生第一接收帧使能信号121和第二接收 帧使能信号122，它们每一个都以不同的定时工作，并且每一个具有 对以不同的时序给帧同步码型检测电路41和状态变化判断电路43开 始和/或停止提供时钟的控制和对它们进行初始化的控制。这样就可以 提供一种能够执行合适的和最优的操作的帧同步码型检测电路41，例 如，其可以通过在开始提供时钟之后进行初始化来实现稳定的帧同步 检测，或者通过在取消复位后开始提供时钟来实现对帧同步的快速检 测。 [第四实施例]

在上述第一至第三实施例的帧同步检测电路中，提供了装置内相 位帧计数器，其适合于按照在接收帧使能信号的脉宽中点处使装置内 FP 54上升的定时方式产生具有“2δ+α”(纳秒)脉宽的接收帧使 能信号，并且按照由接收帧使能信号所规定的时序，停止提供时钟或 使电路自身强行初始化，以减少捕捉状态的功耗。本发明不限于这些 实施例的构成。在第四实施例的帧同步码型检测电路中，并不停止提 供时钟，而使接收的数据本身固定。

图12是显示根据本发明第四实施例的帧同步检测电路构成的示 意性方框图。在图12中，将相同的参考标号分配给具有与图1相同 功能的部件，并相应地省略对它们的说明。第四实施例的帧同步检测 电路配备有一帧同步码型检测电路41、一接收器帧计数器42、一状 态变化判断电路43，以及一装置内相位帧计数器51。第四实施例的 帧同步检测电路与第一实施例不同之处在于，还配备有第五门电路 135，其能够用从第二门电路47输出的信号48和接收的数据信号40 进行“与”运算，得到屏蔽数据信号136，并将其送至帧同步码型检 测电路41。因此，与第一实施例不同的是，向第三门电路110产生屏 蔽复位信号111，其通过对第二门电路47的输出信号48的“非”信 号与复位信号50进行“或”运算来得到。因此，帧同步码型检测电 路41和状态变化判断电路43直接输入一接收的时钟46。

也就是，即使当捕捉状态信号49为高时，在接收帧使能信号52 是使能状态的“2δ+α”(纳秒)期间，因为由第二门电路47输出 的输出信号48作为逻辑为“H”的信号提供给第五门电路135，接收 的数据信号40原样提供给帧同步码型检测电路41和状态变化判断电 路43。而且，即使当捕捉状态信号49为低和当接收帧使能信号52是 禁止状态时，从第二门电路47输出的信号48作为逻辑为“H”的信 号提供给第五门电路135，接收的数据信号40原样提供给帧同步码型 检测电路41和状态变化判断电路43。另一方面，当捕捉状态信号49 为高、且接收帧使能信号52是禁止状态时，因为从第二门电路47输 出的输出信号48作为逻辑为“L”的信号提供给第五门电路135，固 定为逻辑“L”的接收数据信号40被送到帧同步码型检测电路41和 状态变化判断电路43。

这样，在根据本发明第四实施例的帧同步检测电路中，当在捕捉 状态时，同步数据仅当上述接收帧使能信号52为使能状态时，将同 步数据输入帧同步码型检测电路41和状态变化判断电路43中。并且 当捕捉状态信号49为高和接收帧使能信号52是禁止状态时，使接收 的数据40为固定。结果，尽管在接收的数据40为固定的第四实施例 的帧同步码型检测电路中采用的组合电路的功耗被减少至几乎为“0” (零)，因为用于帧同步码型检测电路41中的移位寄存器和/或状态 变化判断电路43中状态寄存器的触发器的时钟线一直在工作。功耗 降低的量比第一实施例中的要少。但是，因为根据来自这种时钟线的 接收时钟46对定时进行校验，在时钟线中没有加入门电路，这样可 以简化在电路设计过程和/或布局校验过程中对定时的校验，从而减少 对定时进行校验所需的时间并提高校验的精度。 [第五实施例]

在上述第四实施例的帧同步码型检测电路中，并不停止提供时 钟，而使接收的数据本身固定。但是本发明不限于上述实施例的构成。 在第五实施例的帧同步码型检测电路中，不停止提供时钟，而通过复 位使整个电路的操作停止。

图13是显示根据本发明第五实施例的帧同步检测电路构成的示 意性方框图。在图13中，将相同的参考标号分配给具有与第四实施 例中相同功能的部件，并相应省略对它们的说明。第五实施例的帧同 步检测电路配备有一帧同步码型检测电路41，一接收器帧计数器42， 一状态变化判断电路43，以及一装置内相位帧计数器51。

第五实施例的帧同步码型检测电路与第四实施例不同之处在于， 还配备有第六门电路140，其能够将从第二门电路47输出的信号48 的“非”信号和复位信号50进行“或”运算得到的屏蔽复位信号141 送至帧同步码型检测电路41和状态变化判断电路43。即，即使当捕 捉状态信号49为高时，在接收帧使能信号52是使能状态的“2δ+α” (纳秒)期间，因为由第二门电路47输出的输出信号48作为逻辑为 “H”的信号提供给第六门电路140，帧同步码型检测电路41和状态 变化判断电路43根据复位信号50被复位。此外，即使当捕捉状态信 号49为低和当接收帧使能信号52是禁止状态时，从第二门电路47 输出的信号48作为逻辑为“H”的信号提供给第六门电路140，帧同 步码型检测电路41和状态变化判断电路43根据复位信号50被复位。 另一方面，当捕捉状态信号49为高、且接收帧使能信号52是禁止状 态时，因为从第二门电路47输出的输出信号48作为逻辑为“L”的 信号提供给第六门电路140，帧同步码型检测电路41和状态变化判断 电路43被屏蔽复位信号141强行复位。

这样，在根据本发明第五实施例的帧同步检测电路中，当捕捉状 态信号49为高和接收帧使能信号52是禁止状态时，帧同步码型检测 电路41和状态变化判断电路43被强行复位。结果，尽管在第五实施 例的帧同步码型检测电路中采用的组合电路的功耗被减少至几乎为 “0”(零)，因为用于帧同步码型检测电路41中的移位寄存器和/或 状态变化判断电路43中状态寄存器的触发器的时钟线一直在工作。 功耗降低的量比第一实施例中的要少。但是，因为根据来自这种时钟 线的接收时钟46进行定时的校验，在时钟线中没有加入门电路，这 样可以简化在电路设计过程和/或布局校验过程中对定时的校验，从而 减少对定时校验所需的时间并提高校验的精度。 [第六实施例]

在上述第一至第五实施例的帧同步码型检测电路中，通过控制操 作来降低功耗。本发明不限于上述实施例的构成。也就是，根据本发 明第六实施例，通过控制与帧同步检测电路的前级连接的比特同步电 路的停止操作来降低功耗。图14是显示采用根据本发明第六实施例 的帧同步检测电路的帧同步检测系统构成的示意性方框图。在第六实 施例中，帧同步检测系统配备有比特同步电路151；帧同步检测电路 150，其具有一帧同步码型检测电路41、一接收器帧计数器42、一状 态变化判断电路43(分别如图12所示)，它们都与第三实施例中相 应部件具有相同的功能，还配备有装置内相位帧计数器120，其也具 有与第三实施例中相应部件相同的功能。帧同步检测系统的前级连接 着比特同步电路151。比特同步电路151提取包含在接收数据152中 的数据153和时钟154。将一使能信号155输入至比特同步电路151， 并且由使能信号155对比特同步电路151内的停止操作进行控制。在 比特同步电路151内提取的数据数据153被送至帧同步检测电路150 作为接收的数据40。在比特同步电路151内提取的时钟154被送至帧 同步检测电路150，以用作接收器帧计数器42的接收时钟46并同时 提供给第七门电路156。从第七门电路156输出的信号157输入至帧 同步检测电路150，以用作帧同步码型检测电路41和状态变化判断电 路43(分别如图12所示)的时钟信号。

帧同步检测电路150如上所述产生捕捉状态信号49并将其送至 第二门电路47和第四门电路123。第二门电路47产生将从装置内相 位帧计数器120输出的第一接收帧使能信号121与捕捉状态信号49 的“非”信号进行“或”运算得到的使能信号155。第四门电路123 产生通过计算从装置内相位帧计数器120输出的第二接收帧使能信号 122与捕捉状态信号49进行“或”运算得到的输出信号158。输出信 号158输入给第七门电路156。第七门电路156产生通过对时钟154 与输出信号158进行“与”运算得到的输出信号157。

根据第六实施例，通过在捕捉状态时根据各第一接收帧使能信号 121与第二接收帧使能信号122的状态、或通过在捕捉状态时屏蔽要 送到帧同步检测电路150的时钟154，来停止比特同步电路151本身 的操作以降低功耗。通过使比特同步电路151的操作在已经由输出信 号158解除时钟154的屏蔽后由使能信号155来启动，可以消除时钟 信号在已经上升后立即变弱的时钟信号，这样就使系统能够稳定地操 作。

此外，根据第一至第五实施例任一个的帧同步码型检测电路(其 中在帧同步检测电路内停止提供时钟)，复位被控制并且/或者接收数 据被固定，其也可以用作第六实施例的帧同步检测电路150。

再有，通过将在第一至第六实施例中说明的两个或更多的功能组 合，可以更多地减少功耗。这些功能包括控制对提供时钟的停止、复 位、接收数据的固定和/或比特同步电路151本身操作的停止。

另外，通过仅在帧同步检测电路43的内部对停止提供时钟和/或 复位进行控制，例如，仅在状态变化判断电路中进行控制，也可以降 低功耗。采用上述众多功能的哪种组合、或者上述功能要用在帧同步 检测电路的哪些部分上可以根据使用帧同步检测电路的具体应用来选 择。

显然本发明不限于上述的实施例，而可以在不脱离本发明精神和 范围的情况下进行改变和改进。