外围设备专利检索-外围设备电脑零配件专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

外围设备

阅读：970发布：2020-05-11

IPRDB可以提供外围设备专利检索，专利查询，专利分析的服务。并且本发明提供一种外围设备，包括：连接部，是能够有选择地连接与多种接口对应的多种连接器的连接部，并具有电源端子，该电源端子用于通过连接器来从主机接受供电；控制部，接受供电后，开始进行连接处理，以利用多种接口中的任一种接口来形成与主机之间的逻辑上的连接；电源线，用于将控制部与端子相连接；以及延迟处理部，配置于电源线的中途，当连接器连接于连接部而即将开始向控制部供电时，该延迟处理部将开始向控制部供电的时间延迟规定时间。，下面是外围设备专利的具体信息内容。

权利要求

1.一种外围设备，有选择地使用数据通信的规格不同的多种接口来与主机之间进行数据通信，该外围设备包括：连接部，能够有选择地连接与所述多种接口对应的多种连接器，并具有电源端子，该电源端子用于通过所述连接器来从所述主机接受供电；

控制部，接受所述供电后，开始进行连接处理，以利用所述多种接口中的任一种接口来形成与所述主机之间的逻辑上的连接；

电源线，用于将所述控制部与所述端子相连接；以及

延迟处理部，配置于所述电源线的中途，当所述连接器连接于所述连接部而即将开始向所述控制部供电时，该延迟处理部将开始向所述控制部供电的时间延迟规定时间。

2.如权利要求1所述的外围设备，其中，所述延迟处理部是包括电容器的延迟电路。

3.如权利要求1或2所述的外围设备，所述多种接口至少包括符合USB2.0规格的第一种接口以及符合USB3.0规格的第二种接口。

说明书全文

外围设备

技术领域

[0001] 本发明涉及一种与主机之间进行数据通信的外围设备。

背景技术

[0002] 个人电脑等主机与外部存储装置等外围设备之间，通过各种接口来被连接并进行数据通信。作为这种接口，已知的例如有USB(Universal Serial Bus)接口(例如，参照特开2009-289124号公报)。作为USB接口，除了符合USB2.0规格的接口(以下简称USB2.0接口)以外，近年来符合USB3.0规格的接口(以下简称USB3.0接口)正在普及。

[0003] USB2.0与USB3.0之间，通信方式(半双工通信，全双工通信)和信号线的数量等有关数据通信的规格是互不相同的。因此，USB2.0接口的最高数据传输速度是480Mbps，而USB3.0接口的最高数据传输速度是5Gbps。如此，与USB2.0接口相比，USB3.0接口能够更高速地进行数据通信。另外，USB3.0接口的端口的物理规格具有向下兼容性。即，除符合USB3.0规格的凸型USB连接器(以下称为USB3.0连接器)之外，符合USB2.0规格的凸型USB连接器(以下称为USB2.0连接器)也能与符合USB3.0规格的USB端口(以下称为USB3.0端口)连接(例如参照http://ja.wikipedia.org/wiki/USB，及http://monoist.atmarkit.co.jp/feledev/articles/mononews/05/mononews05_a.html)。

[0004] 然而，当要将USB3.0连接器分别插到主机和外围设备的USB3.0端口来进行两者之间的物理连接时，会出现在符合USB3.0规格的端子尚未完全接触的情况下，外围设备与主机之间已开始逻辑上的连接并完成处理的情况。在此情况下，主机会将外围设备误认成用USB2.0接口来进行数据通信的USB2.0器件。

[0005] 在主机将外围设备误认成USB2.0器件的情况下，若要用USB3.0接口来进行数据通信，则需要重新进行两者之间的逻辑上的连接处理。为此，可以采用将USB3.0电缆从USB3.0端口拔出并再次插入的方法。然而，拔出并插入电缆的动作对利用者而言是个烦琐的动作，所以，最好不要强迫利用者拔出并插入电缆。上述问题不仅存在于能够利用USB2.0接口和USB3.0接口的外围设备中，而且普遍存在于具有能够连接数据通信的规格不同的多种接口的单一的连接部的外围设备中。

发明内容

[0006] 本发明的目的在于，提供一种在通过连接器来实现外围设备与主机之间的物理连接时，能够减小形成误用了接口的逻辑上的连接的可能性的外围设备相关技术。

[0007] 本发明适用于外围设备，该外围设备能够有选择地使用数据通信的规格不同的多种接口中的任一种来与主机之间进行数据通信，并且上述目的是通过下述各部来实现的：

[0008] 连接部，能够有选择地连接与多种接口对应的多种连接器，并具有电源端子，该电源端子用于通过连接器来从主机接受供电；

[0009] 控制部，接受供电后，开始进行连接处理，以使用多种接口中的任一种接口来形成与主机之间的逻辑上的连接；

[0010] 将控制部与端子相连接的电源线，以及

[0011] 延迟处理部，配置于电源线的中途，在主机开始向外围设备供电时，将开始向控制部供电的时间延迟规定时间。

[0012] 一般而言，最好是在物理连接开始起经过了一段时间之后进行连接处理以形成逻辑上的连接，这样可以使连接部的端子与连接器的端子之间的接触更为稳定，从而使形成所希望的接口的可能性变大。使用上述外围设备，可以通过延迟处理部来将开始向控制部供电的时间延迟规定时间，从而可以延迟连接处理开始的时间。由此，能够减小形成误用了接口的逻辑上的连接的可能性。

[0013] 在此，延迟处理部可以是包括电容器的延迟电路。

[0014] 通过在电源线的中途配置包括电容器的延迟电路这样的简单的构成，便能够减小形成误用了接口的逻辑上的连接的可能性。

[0015] 另外，多种接口至少包括符合USB2.0规格的第一种接口以及符合USB3.0规格的第二种接口。

[0016] 这样能够减小主机本应将外围设备认作USB3.0器件、却将其误认成USB2.0器件这样的情况出现的可能性。由此，可以减小原本能够使用USB3.0接口来进行高速的数据通信、但结果却是使用了USB2.0接口来进行数据通信这样的情况出现的可能性。

[0017] 另外，本发明除了可以被构成为如上所述的外围设备以外，还可以被构成为外围设备与主机之间的接口连接方法和外围设备的控制方法、以及用于控制外围设备的计算机程序。计算机程序也可被记录于计算机能够读取的记录媒体中。作为该记录媒体，例如可以是磁盘、光盘、存储卡、硬盘等各种媒体。

附图说明

[0018] 图1是表示本发明的一个实施方式的外围设备的概要构成的方框图。

[0019] 图2A是表示端口的端子配置的图。

[0020] 图2B是表示连接器的端子配置的图。

[0021] 图3是表示本发明的一个实施方式的外围设备与主机进行的逻辑上的连接处理的流程图。

具体实施方式

[0022] 下面说明本发明的实施方式。

[0023] (实施方式)

[0024] 图1是表示本发明的一个实施方式的外围设备的概要构成的图。为说明上的方便起见，图1中示出了用电缆300(也称USB电缆300)来物理连接外围设备100与主机200的状态。本实施方式的外围设备100是外置型外部存储装置100。并且，主机200是个人电脑(以下称为PC)200。

[0025] 外部存储装置100包括主控制器20、硬盘驱动器(以下也称为“HDD(Hard Disk Drive)”)60、USB端口70以及延迟处理部65。

[0026] USB端口70具有符合USB3.0规格的形状，能够有选择地连接符合USB2.0规格的凸型连接器或者符合USB3.0规格的凸型连接器。具体而言，USB端口70是能够有选择地连接符合USB2.0规格的Standard-B(以下称为USB2.0B连接器)或者符合USB3.0规格的Standard-B(以下称为USB3.0B连接器)的端口。在此，“能够有选择地连接”意味着：虽然不能同时连接USB2.0B连接器和USB3.0B连接器这两者，但是能连接两者中的任意一种连接器。

[0027] 主控制器20内部包括USB控制电路21、HDD控制电路30、ROM(Read Only Memory，只读存储器)40、RAM(Random Access Memory，随机存储器)45以及CPU(Central Processing Unit，中央处理器)50。它们通过内部总线而互相连接。

[0028] 外部存储装置100通过USB电缆300和信号线320而连接于PC200，并且与该PC200之间进行符合USB2.0规格和USB3.0规格中的任一种规格的数据通信。另外，外部存储装置100采用通过电缆300而从主机200接受供电来动作的总线供电方式。信号线320包括USB2.0信号线322、USB3.0信号线324以及电源线326。USB2.0信号线322用于使用USB2.0接口来进行数据通信。具体而言，USB2.0信号线322通过D+端子、D-端子来传输差动信号。USB3.0信号线324用于使用USB3.0接口来进行数据通信。具体而言，USB3.0信号线324通过SuperSpeed用(以下简称SS用)的端子来传输差动信号。电源线326用于通过USB端口所带有的电源端子702a来从主机200接受供电。即，电源线326将电源端子702a和主控制器20相连接。

[0029] 延迟处理部65是配置于电源线326的中途的延迟电路65。本实施方式的延迟电路65是由所谓一次RC电路构成的，具有串联连接于电源线326的电阻器652、和一端连接于电源线326而另一端被接地的电容器654。在通过电缆300来将PC200的VBUS电源98与外部存储装置100相连接的情况下，延迟电路65将从VBUS电源98开始向主控制器20供电的时间延迟规定时间。上述规定时间可以根据由电阻器652的电阻值及电容器654的容量决定的时间常数来进行设定。另外，延迟电路65包括用于释放电容器654所蓄积的电荷的电路。具体而言，例如，为了释放电荷而在位于电阻器652与USB端口70之间的电源线326上设置被接地的接地信号线。要放电时，通过开关等将接地信号线与电源线326连通来释放电荷。

[0030] USB控制电路21包括USB2.0物理层电路22和USB3.0物理层电路24。USB2.0物理层电路22将通过电缆300从PC200传输来的、符合USB2.0规格的差动信号转换为数字信号。USB3.0物理层电路24将通过电缆300从PC200传输来的、符合USB3.0规格的差动信号转换为数字信号。

[0031] HDD60通过信号线350而与主控制器20相连接。HDD控制电路30控制对HDD60所进行的数据的读出和写入。ROM40存储后述的CPU50所执行的各种程序。外部存储装置100一启动，各种程序便从ROM40被下载到RAM45。

[0032] CPU50按照被下载的各种程序，既控制通过USB控制电路21与PC200之间进行的数据通信，也控制通过HDD控制电路30对HDD60进行的数据的读写。

[0033] 通过执行上述各种程序，CPU50起到指令转换部52、I/F判别部56、及连接处理部58的作用。指令转换部52将USB接口的信号转换为串行高级技术附件(Serial Advanced Technology Attachment，SATA)接口的信号，并将SATA接口的信号转换为USB接口的信号。
即，指令转换部52具有将多种不同的接口的信号转换为对应于各个接口的信号的功能。

[0034] I/F判别部56判别在外部存储装置100与PC200之间形成的接口的种类。连接处理部58进行连接处理，以形成与主机200之间的逻辑上的连接。

[0035] PC200包括USB端口80(也称USB插座80)、USB控制电路90、及VBUS电源98。并且，除了如上所述的构成要素以外，PC200的内部还包括CPU和ROM等构成要素，但在此只示出了说明中所需的内部构成。

[0036] USB端口80与USB控制电路90是用信号线360连接起来的。USB端口80具有符合USB3.0规格的形状，并能够有选择地连接符合USB2.0规格的凸型连接器和符合USB3.0规格的凸型连接器。具体而言，USB端口80是能够有选择地连接符合USB2.0规格的Standard-A(以下称为USB2.0A连接器)和符合USB3.0规格的Standard-A(以下简称USB3.0A连接器)的端口。USB控制电路90通过USB电缆300和信号线320而连接于外部存储装置100，并与该外部存储装置100之间进行符合USB2.0规格和USB3.0规格中的任一种规格的数据通信。USB控制电路90包括USB2.0物理层电路92和USB3.0物理层电路94。各物理层电路92、94与上述外部存储装置100的各物理层电路22、24一样，将符合USB2.0规格和USB3.0规格的差动信号分别转换为数字信号。

[0037] VBUS电源98通过电源线826、电源端子80a、USB电缆300、电源端子702a、以及电源线326而向主控制器20供电。

[0038] 在说明本实施方式的外部存储装置100与主机200之间所进行的逻辑上的连接处理之前，用图2A及图2B来说明USB端口80和作为USB电缆300的一端的USB3.0A连接器302(USB3.0电缆插头302)所带有的多个端子的配置。图2A是表示USB端口80所带有的多个端子的配置的图，图2B是表示USB3.0A连接器302的多个端子的配置的图。

[0039] 如图2A所示，USB端口80带有九个端子80a～80i。端子80a～80d是用于USB2.0接口的USB2.0用端子。端子80e～80i是用于USB3.0接口的SS用端子。端子80a是电源端子。端子80b是D-端子，端子80c是D+端子。端子80d是接地端子。端子80e是SS用接收电路用的第一端子，端子80f是SS用接收电路用的第二端子。端子80g是信号返回用的接地端子。端子80h是SS用发送电路的第一端子，端子80i是SS用发送电路的第二端子。各个端子80a～80i符合USB规格。USB2.0用端子80a～80d及SS用端子80e～80i在高度方向(垂直于纸面的方向)上配置于不同的位置。在使用USB3.0接口进行数据通信的情况下，使用端子80b、80c以外的端子来传输信号。

[0040] 如图2B所示，USB3.0A连接器302带有与USB端口80的各个端子80a～80i对应的九个端子302a～302i。端子302a～302d是USB2.0用端子，端子302e～302i是SS用端子。USB2.0用端子302a～302d和SS用端子302e～302i在高度方向(垂直于纸面的方向)上配置于不同的位置。并且，USB2.0用端子302a～302d配置于开口302m侧(前侧)，SS用端子302e～302i配置于更远离开口302m之侧(里侧)。所以，在利用者要沿箭头YR方向移动USB3.0A连接器302并使USB3.0A连接器302的各个端子302a～302i与对应的USB端口80的各个端子80a～80i相接触的情况下，USB2.0用端子80a～80d接触到302a～302d之后，SS用端子80e～80i接触到302e～302i。即，当将USB3.0A连接器302插入到USB端口80时，插到最里边时SS用端子302e～302i才与80e～80i相接触。

[0041] 图3是用于说明本实施方式中的外部存储装置100与主机200所进行的逻辑上的连接处理的图。以下说明的连接处理是外部存储装置100的主控制器20(详细地说，是连接处理部58)与PC200的主控制器(未图示)之间进行的处理。在此说明用带有USB3.0连接器的USB电缆300来物理连接外部存储装置100与主机200的情况下的逻辑上的连接处理。并且，在此说明如下情况：在作为USB电缆300的一端的USB3.0B连接器与USB端口70之间进行了物理连接、而且符合USB3.0规格的USB端口70与USB3.0B连接器的各个端子相接触的状态下，利用者将电缆300的另一端的USB3.0A连接器302(图2B)插到USB端口80(图2A)。以下，将物理连接简称为连接。

[0042] 只要电源端子80a与电源端子302a相接触，PC200的VBUS电源98便开始向外部存储装置100供电(步骤S2)。开始供电后，主控制器20通过电源线326(图1)而得到规定的电力后就会启动(步骤S4)。在此，电源线326具有延迟电路65，该延迟电路65将开始向主控制器20供电的时间延迟规定时间。因此，相对于不具有延迟电路65的情况，在延迟了规定时间ΔT1之后，主控制器20才得到规定的电力并开始启动。如上所述那样，该规定时间ΔT1根据由电阻器652的电阻值及电容器654的容量决定的时间常数来决定。

[0043] 自主控制器20启动起经过了规定时间ΔTw之后，开始进行为形成逻辑上的连接而需的连接处理。首先，从PC200向外部存储装置100发送USB2.0连接要求信号，该USB2.0连接要求信号用于形成使用了USB2.0接口的逻辑上的连接(步骤S10)。其次，若外部存储装置100正常接收到USB2.0连接要求信号，外部存储装置100则向PC200返送表示正常接收到该信号的ACK信号(步骤S12)。在此，若USB端口80的USB2.0用端子80a～80d与所对应的USB3.0A连接器302的USB2.0用端子302a～302d相接触(图2)，外部存储装置100则返送ACK信号。由此，在外部存储装置100与PC200之间便形成使用了USB2.0接口的逻辑上的连接。由于形成了使用了USB2.0接口的逻辑上的连接，所以能在外部存储装置
100与PC200之间使用USB2.0接口来进行数据通信。

[0044] 接收到针对USB2.0连接要求信号的ACK信号的PC200向外部存储装置100发送USB3.0连接要求信号，该USB3.0连接要求信号用于形成使用了USB3.0接口的逻辑上的连接(步骤S14)。若外部存储装置100正常接收到来自PC200的USB3.0连接要求信号，则向PC200返送ACK信号(步骤S16a)。在此，若USB端口80的SS用端子80e～80i与所对应的USB3.0A连接器302的SS用端子302e～302i相接触(图2)，外部存储装置100则返送ACK信号。由此，形成用USB3.0接口替换了USB2.0接口的逻辑上的连接，从而能够使用USB3.0接口进行数据通信。

[0045] 另外，在用符合USB2.0规格的USB2.0连接器来物理连接外部存储装置100与PC200的情况下，处理流程如下。步骤S2～步骤S14与图3所示的流程相同。只是，取代步骤S16，外部存储装置100向PC200返送表示未能正常接收USB3.0连接要求信号的NACK信号。由此，未能形成使用了USB3.0接口的逻辑上的连接，从而维持使用了USB2.0接口的逻辑上的连接。

[0046] 如上所述那样，本实施方式的外部存储装置100中，虽然通过电源线326从PC200向外部存储装置100供电，但是通过延迟电路65来将开始向主控制器20供电的时间延迟规定时间。由此，相对于未设置延迟电路65的情况，主控制器20的启动被延迟规定时间ΔT1(图3)。因为延迟了该规定时间ΔT1，所以逻辑上的连接处理的开始也被延迟规定时间ΔT1。即，USB端口80的SS用端子80e～80i与USB3.0A连接器302的SS用端子302e～302i相接触之后，才开始进行逻辑上的连接处理的可能性变大。所以，能够减小尽管是使用USB3.0接口进行数据通信，但是作为逻辑上的连接处理的结果，却误将USB3.0接口当作USB2.0接口来开始数据通信的可能性。由此，能够在外部存储装置100与PC200之间使用所希望的数据传输速度高的接口(本实施方式中，为USB3.0接口)来进行数据通信。

[0047] 另外，考虑利用者将连接器装入到端口的平均速度、及连接器和端口的端子位置，较佳的是，规定时间ΔT1应比电源端子80a与电源端子302a相接触起到SS用端子80e～80i与302e～302i相接触为止的时间长。由此，进一步能够减小作为逻辑上的连接处理的结果，建立误用了接口的逻辑上的连接的可能性。并且，较佳的是，规定时间ΔT1是2秒以下。这是因为若规定时间ΔT1超过2秒，利用者有可能因逻辑上的连接处理的开始时间的延迟而感到不耐烦。

[0048] 在此，USB端口70相当于连接部，主控制器20相当于控制部。

[0049] (变形例)

[0050] 下面，对本实施方式的变形例进行详细的说明。即，上述实施方式的构成要素中，除了用于解决本发明所要解决的技术问题所必须的构成要素以外的要素属于付加要素，可以适当地省略。另外，本发明不局限于上述实施方式，在不脱离本发明的宗旨的前提下，能够通过各种实施方式来实现，例如也能够进行如下所述的变形。

[0051] (第一变形例)

[0052] 上述实施方式中，将延迟电路用作延迟处理部65，但也可以用复位IC来取代该延迟电路。复位IC配置于电源线326的中途，并监视该电源线326的电压，若该电压上升到规定值以上，则将输入到复位IC的电源信号(电力)的输出延迟规定时间。或者，将位于复位IC的下游的电源线326的电压上升延迟规定时间。这样也与上述实施方式一样，能够减小形成误用了接口的逻辑上的连接的可能性。

[0053] (第二变形例)

[0054] 上述实施方式中，作为数据通信的规格不同的两种接口，使用USB2.0接口和USB3.0接口来进行了说明，但是接口并不局限于此。即，通过单一的连接部(端口)有选择地被连接、并进行数据通信的两种以上的接口均适用于本发明。

[0055] 例如，也可以用符合USB2.0规格的USB端口，来代替上述实施方式中的符合USB3.0规格的USB端口70。该USB端口能够有选择地连接符合USB1.1规格的接口(也称USB1.1接口)和对应于USB2.0接口的凸型连接器。与上述实施方式一样，通过从PC200向外部存储装置100的主控制器20供电，使主控制器20启动来开始USB1.1接口与USB2.0接口之间的逻辑上的连接处理(图3的步骤S4)。并且，作为逻辑上的连接处理，若针对USB2.0连接要求(图3的步骤S10)，外部存储装置100未能正常接收USB2.0连接要求信号，则外部存储装置100向PC200返送NACK信号。由此，可形成使用了USB1.1接口的逻辑上的连接。而若外部存储装置100正常接收到USB2.0连接要求信号，则向PC200返送ACK信号。由此，可形成使用了USB2.0接口的逻辑上的连接。为了正常接收USB2.0连接要求信号，需要将用于USB2.0接口的端口与连接器的各种端子都连接起来。因而，通过延迟处理部65使从PC200开始向外部存储装置100的主控制器20供电的时间延迟规定时间，从而可以稳定各种端子的接触，并能够减小形成误用了接口(在此为USB1.1接口)的逻辑上的连接的可能性。

[0056] 另外，本发明例如适用于能够有选择地用USB1.1接口、USB2.0接口、USB3.0接口的三种接口中的任一种接口作为USB接口来与主机之间进行数据通信的外围设备。

[0057] (第三变形例)

[0058] 上述实施方式中，从PC200提供的电力必须经由作为延迟处理部的延迟电路65，但是也可以设置绕过延迟电路65的旁路。在此情况下，需要设置能够进行经由延迟电路65的电路与经由旁路的电路之间的切换的开关。较佳的是，该开关被构成为利用者能够从外部存储装置100的外部进行切换操作。这样便能够按照利用者的要求来决定：是使从连接电源端子之后到逻辑上的连接处理完毕为止的时间(也称“完毕时间”)为通常的时间，还是使完毕时间延迟规定时间ΔT1、从而减小形成误用了接口的逻辑上的连接的可能性。
即，较佳的是，外围设备具有第一模式和第二模式，该第一模式是用通常的方式从主机向控制部供电，该第二模式是虽然从主机向外围设备供电，但是将开始向控制部供电的时间延迟规定时间。同时，较佳的是，外围设备还具有切换部，以使利用者能够进行第一模式与第二模式之间的切换。

[0059] 另外，外部存储装置100也可以被构成为能够利用市电电源和内部电源(电池)等各种电源。这样便可以在因利用总线供电方式提供的电力不足，而使得主控制器不能启动的情况下，通过接受其它电源的供电，来启动主控制器20。即，也可以在经由电源线326从PC200向主控制器20供电之后，使用其它电源来补充不足的电力。此外，也可以在经由电源线326从PC200向主控制器20供电之后，转换成其它电源来启动主控制器20。

[0060] (第四变形例)

[0061] 在上述实施方式中，虽然将内置HDD60的外置型外部存储装置100作为本发明的外围设备的例子进行了说明，但是本发明的外围设备不局限于此。例如，本发明也适用于内置闪存和光盘等各种记录媒体的外部存储装置。另外，本发明还适用于外部存储装置、打印机、照相机、数字电视用调谐器等各种电子设备。另外，主机不限于个人电脑，可以将作为电子计算机的各种计算机装置用作主机。

[0062] (第五变形例)

[0063] 可以将在上述实施方式中通过软件实现的构成部分中的一部分换成硬件，与此相反，也可以将用硬件实现的构成部分中的一部分换成软件。

标题	发布/更新时间	阅读量
外围设备-专利编号CN102426559A	2020-05-11	969
外围设备-专利编号CN101034491A	2020-05-11	730
外围设备-专利编号CN100501790C	2020-05-12	959
外围设备映射-专利编号CN103917953B	2020-05-12	228
外围设备存储-专利编号CN106164885A	2020-05-13	862
外围设备-专利编号CN101247456A	2020-05-11	591
卡式外围设备-专利编号CN101387944A	2020-05-13	797
外围设备-专利编号CN1920801A	2020-05-12	1072
卡式外围设备-专利编号CN101387944B	2020-05-13	716
外围设备-专利编号CN100464316C	2020-05-11	383

外围设备

外围设备

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式