一种PCIe控制的数控插补系统专利检索-共享内存式多处理器电脑零配件专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

一种PCIe控制的数控插补系统

阅读：59发布：2020-12-17

IPRDB可以提供一种PCIe控制的数控插补系统专利检索，专利查询，专利分析的服务。并且本发明公开了一种PCIe控制的数控插补系统，包括独立设置的上位机、PCIe总线运动控制卡、FPGA扩展板；所述的PCIe运动控制卡包括双核微处理器、GPMC接口；所述的FPGA扩展板包括多轴脉冲控制与反馈信号接口、外围接口电路，控制轴数可以在32轴以内任意裁剪，可扩展性强；所述的双核运动控制微处理器，内部集成高性能的ARM核与DSP核，ARM核主要用于与上位机高速通信、指令解析，DSP核主要负责区域插补运算；所述的双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，实现将插补数据传送至FPGA，进而通过外围电路控制多轴的同步插补，实现多轴联动，完成复杂曲线曲面的插补。，下面是一种PCIe控制的数控插补系统专利的具体信息内容。

权利要求

1.一种PCIe控制的数控插补系统，包括独立设置的上位机、PCIe总线运动控制卡、FPGA扩展板；所述的PCIe运动控制卡包括双核微处理器、GPMC接口；所述的FPGA扩展板包括多轴脉冲控制与反馈信号接口、外围接口电路，轴数可以在32轴以内任意裁剪，可扩展性强；所述的双核运动控制微处理器，内部集成高性能的ARM核与DSP核，ARM核主要用于与上位机高速通信，DSP核主要负责插补运算；所述的双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA，进而通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

2.如权利要求1所述的数控插补系统，其特征在于：包括独立设置的上位机、PCIe总线运动控制卡、FPGA扩展板；上位机与运动控制卡之间通过PCIe总线实现通信连接，所述的PCIe(peripheral component interconnect express)总线是一种高速串行计算机扩展总线标准，运动控制卡通过PCIe接收数据，完成处理并将处理结果通过PCIe总线再上传到上位机。

3.如权利要求1所述的数控插补系统，其特征在于：所述的FPGA扩展板包括多轴脉冲控制与反馈信号接口、外围接口电路，扩展板轴数可以在32轴以内任意裁剪，可扩展性强。

4.如权利要求1所述的数控插补系统，其特征在于：上位机为带PCIe接口的台式机；上位机解析标准数控G指令，再通过PCIe总线发送控制命令包至PCIe运动控制卡；PCIe运动控制卡将运动代码进行轨迹规划后进行插补控制输出，同时将处理结果及状态反馈等通过PCIe总线再上传到上位机。

5.如权利要求1所述的数控插补系统，其特征在于：所述的PCIe运动控制卡采用高性能双核处理器主控芯片TMS320DM8148或TMS320DM8168，该芯片内部集成了1GHz主频Cortex-A8 ARM核与800M主频C674x的DSP核，通过PCIe总线与上位机进行通信。

6.如权利要求1所述的数控插补系统，其特征在于：所述的高性能双核处理器主控芯片的800M主频C674x的DSP核，带浮点运算库，运算速度快，可将6轴插补周期缩小至25微秒，32轴插补周期缩小到100微秒。

7.如权利要求1所述的数控插补系统，其特征在于双核处理器主控芯片的ARM核主要用于与上位机通讯与接收运动代码并解析；双核处理器内部主控芯片的ARM核与DSP核通过共享内存进行快速数据交互；DSP核进行运动控制轨迹规划、运动控制算法处理、插补运算，并将插补值填入插补缓冲区。

8.如权利要求1所述的数控插补系统，其特征在于双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA。

9.如权利要求1所述的数控插补系统，FPGA通过定时中断触发DSP进行插补输出，FPGA接收DSP插补缓冲区传送过来的各轴脉冲值与方向值等，通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

10.一种利用权利要求1所述的一种PCIe控制的数控插补系统，其特征在于，运动控制卡通过PCIe总线接口接收上位机指令，对其进行解析，得到各电机需要运动到的空间位置；

运动控制卡上的双核处理器利用空间曲线的轨迹插补方法在相邻坐标点之间插补出多个点，经过轨迹插补方法后生成每个插补周期的每个电机需要运动的位置、速度、加速度和加加速度等，存入插补缓冲区；双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA； FPGA通过外围电路控制多轴（最多32轴）同步插补，实现多轴联动，完成复杂曲线曲面的插补。

说明书全文

一种PCIe控制的数控插补系统

技术领域

[0001] 本发明涉及数控技术与自动化控制技术领域，具体涉及一种PCIe控制的数控插补系统，系统结构简单、可扩展性强、尤其是双核运动控制微处理器性能高，缩短运算时间，降低插补周期、极大提高插补效率与插补精度。

背景技术

[0002] 数控插补系统是一种利用数字信号对执行机构的位移、速度、加速度和动作顺序等实现自动控制的控制系统，运行标准的G指令，可以实现快速定位、逆圆插补、顺圆插补、中间点圆弧插补、半径编程、跳转加工等。广泛应用于机器人、智能化加工技术和CAD/CAM技术，包括各类数控检测设备、数控加工设备、串并联机器人等自动化设备。

[0003] 数控插补系统的实现，目前多采用嵌入式插补系统和基于PC(个人电脑)的插补系统的形式。

[0004] 基于PC的插补系统又分为两大类：1）使用高速现场总线；2）“PC+运动控制卡”。高速现场总线即PC机端通过通讯线缆走总线协议与控制板卡连接；PC+运动控制卡即将运动控制卡插入主机PCI插槽中。基于PC的控制器可以将PC机的信息处理能力和开放式的特点与运动控制卡的运动轨迹控制能力有机地结合在一起。

[0005] 目前的运动控制器普遍存在以下缺点：嵌入式插补系统受所选核心处理器芯片的性能限制，其运算能力和存储容量有限，造成升级、扩展困难。整机系统开发周期长，跟不上芯片更新换代的速度。因此，目前高端市场主要以基于PC的系统为主。

[0006] 基于PC使用高速现场总线的插补系统，很多总线协议裁剪复杂，开发周期长，开发成本高；对已有的伺服驱动器基本不兼容，无法通信。

[0007] PC+运动控制卡式的插补系统需要将运动控制卡插入计算机主板，占用PCI总线带宽，占用CPU资源，对控制主机的硬件要求高。还需要从PCI卡上引出控制线连接到扩展卡，成本高，引出脚的数量也相当有限，硬件不可裁剪，可扩展性不强。

[0008] 而随着计算机硬件的不断更新换代，硬件性能越来越高，PC+运动控制卡式的插补系统由于其开放性与可扩展性使得研发周期相对较短，在越来越多的场合得到应用。

[0009] 因此，需要一种通讯速度快、控制精度高的插补系统，而如何解决成本高，引出脚的数量有限，硬件不可裁剪，可扩展性不强等问题，为本领域技术人员需要解决的技术问题。

发明内容

[0010] 本发明所要解决的技术问题是提供一种PCIe控制的数控插补系统,上位PC机只需要发送标准数控G指令至下位机，真正意义上把运动控制在运动控制卡实现。

[0011] 本发明是通过以下技术方案来实现的：一种PCIe控制的数控插补系统，包括独立设置的上位机、PCIe总线运动控制卡、FPGA扩展板；所述的PCIe运动控制卡包括双核微处理器、GPMC接口；所述的FPGA扩展板包括多轴脉冲控制与反馈信号接口、外围接口电路，扩展板轴数可以在32轴以内任意裁剪，可扩展性强；所述的双核运动控制微处理器，内部集成高性能的ARM核与DSP核，ARM核主要用于与上位机高速通信，DSP核主要负责插补运算；所述的双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA，进而通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

[0012] 优选地，所述的数控插补系统，包括独立设置的上位机、PCIe总线运动控制卡、FPGA扩展板；上位机与运动控制卡之间通过PCIe总线实现通信连接，运动控制卡通过PCIe接收数据，完成数据处理并将处理结果通过PCIe总线再回传到上位机。

[0013] 优选地，所述的FPGA扩展板包括多轴脉冲控制与反馈信号接口、外围接口电路，扩展板轴数可以任意裁剪，可扩展性强。

[0014] 优选地，所述上位机为通用的带PCIe接口的台式机。

[0015] 优选地，所述的PCIe运动控制卡采用高性能双核处理器主控芯片TMS320DM8148或TMS320DM8168，该芯片内部集成了1GHz主频Cortex-A8 ARM核与800主频C674x的DSP核，通过PCIe总线与上位机进行通信。

[0016] 优选地，所述的双核处理器主控芯片的800M主频C674x的DSP核，内部带浮点运算库，运算速度快，可将6轴插补周期缩小至25微秒，32轴插补周期缩小到100微秒，极大的提高了插补精度。

[0017] 优选地，所述上位机解析标准数控G代码，再通过PCIe总线发送控制命令包至PCIe运动控制卡；PCIe运动控制卡将运动代码进行轨迹规划后进行插补控制输出，同时将处理结果及状态反馈等通过PCIe总线再上传到上位机。

[0018] 优选地，所述双核处理器主控芯片的ARM核主要用于与上位机通讯与接收运动代码并解析；双核处理器内部主控芯片的ARM核与DSP核通过共享内存进行快速数据交互；DSP核进行运动控制轨迹规划、运动控制算法处理、插补运算，并将插补值填入插补缓冲区。

[0019] 优选地，所述双核芯片的GPMC接口配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板通信，将插补数据传送至FPGA。

[0020] 优选地，所述FPGA扩展板通过中断触发DSP通过GPMC进行插补输出，FPGA接收DSP插补缓冲区传送过来的各轴脉冲值与方向值等，通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

[0021] 优选地，所述运动控制卡通过PCIe总线接收上位机命令，对其进行解析，得到各电机需要运动到的空间位置；运动控制卡上的双核处理器利用空间曲线的轨迹插补方法在相邻坐标点之间插补出多个点，经过轨迹插补方法后生成每个插补周期的每个电机需要运动的位置、速度、加速度和加加速度等，存入插补缓冲区；双核芯片通过GPMC接口将插补数据传送至FPGA，FPGA进而通过外围电路控制多轴联动，完成复杂曲线曲面的插补。

附图说明

[0022] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：图1是本发明中PCIe控制的数控插补系统的结构框图。

[0023] 图2是本发明中PCIe控制的数控插补系统控制方法流程示意图。

[0024] 图3是本发明中通过GPMC接口与FPGA高速数据通信硬件原理图。

具体实施方式

[0025] 现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本发明的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

[0026] 此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本发明的各方面变得模糊。

[0027] 下面结合附图对本发明进行进一步说明。

[0028] 如图1，一种PCIe控制的数控插补系统，包括独立设置的上位机1、PCIe总线运动控制卡2、FPGA扩展板3；所述的PCIe运动控制卡1包括双核微处理器4、GPMC接口5；所述的FPGA扩展板6包括多轴脉冲控制7与反馈信号8、外围接口电路9，扩展板轴数可以任意裁剪，可扩展性强；所述的双核运动控制微处理器4，内部集成高性能的ARM核10与DSP核11，ARM核10与DSP核11直接通过共享内存进行快速数据交互，ARM核10主要用于与上位机1高速通信，DSP核11主要负责核插补运算；所述GPMC接口5配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板3通信，将插补数据传送至FPGA，进而通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

[0029] 所述的数控插补系统，包括独立设置的上位机1、PCIe总线运动控制卡2、FPGA扩展板3；上位机与运动控制卡之间通过PCIe总线实现通信连接，运动控制卡通过PCIe接收数据，完成数据处理并将处理结果通过PCIe总线再回传到上位机。

[0030] 所述上位机1为通用的带PCIe接口的台式机。

[0031] 所述的PCIe运动控制卡2采用高性能双核处理器主控芯片TMS320DM8148或TMS320DM8168，该芯片内部集成了1GHz主频Cortex-A8 ARM核与800主频C674x的DSP核，通过PCIe总线与上位机进行通信；依靠带浮点运算的800M主频C674x的DSP核，可将6轴插补周期可缩小至25微秒，32轴插补周期缩小到100微秒，极大的提高了插补精度。

[0032] 所述上位机1解析标准数控G代码，再通过PCIe总线发送控制命令包至PCIe运动控制卡2；PCIe运动控制卡2将运动代码进行轨迹规划后进行插补控制输出，同时将处理结果及状态反馈等通过PCIe总线再上传到上位机1。

[0033] 所述双核处理器主控芯片4的ARM核10主要用于与上位机1通讯与接收运动代码并解析；双核处理器内部主控芯片4的ARM核10与DSP核11通过共享内存12进行数据交互；DSP核11进行运动控制轨迹规划、运动控制算法处理、插补运算，并将插补值填入插补缓冲区。

[0034] 所述双核芯片的GPMC接口7配置为异步模式并设置NOR FLASH、非地址数据线复用的模式与FPGA扩展板3通信，将插补数据传送至FPGA。

[0035] 所述FPGA扩展板3通过中断触发DSP通过GPMC进行插补输出，FPGA接收DSP插补缓冲区传送过来的各轴脉冲值与方向值等，通过外围电路控制多轴同步插补，实现多轴联动，完成复杂曲线曲面的插补。

[0036] 所述运动控制卡通过PCIe总线接收上位机命令，对其进行解析，得到各电机需要运动到的空间位置；运动控制卡上的双核处理器4利用空间曲线的轨迹插补方法在相邻坐标点之间插补出多个点，经过轨迹插补方法后生成每个插补周期的每个电机需要运动的位置、速度、加速度和加加速度等，存入插补缓冲区；双核芯片4通过GPMC接口5将插补数据传送至FPGA，FPGA进而通过外围电路9控制多轴联动，完成复杂曲线曲面的插补。

[0037] 图2是本发明所提供的PCIe控制的数控插补系统控制方法流程示意图，图3是本发明中通过GPMC接口与FPGA高速数据通信硬件原理图,如图2所示，该方法包括：S201、机床上电，电脑开机，运动控制卡上电，ARM核初始化，唤醒DSP核，FPGA初始化。

[0038] 在此，运动控制卡处理器采用高性能双核处理器主控芯片TMS320DM8148或TMS320DM8168，该芯片内部集成了1GHz主频Cortex-A8 ARM核与800主频C674x的DSP核，DSP核带浮点运算库，运算速度快。

[0039] S202、上位机解析标准数控G指令，再通过PCIe总线发送控制命令包至运动控制卡；ARM写共享内存，发送中断至DSP在此，运动控制卡通过PCIe接收上位机1命令，对其进行解析，得到各电机需要运动到的空间位置值与设定速度等。

[0040] S203、DSP接收中断，读取共享内存，即接收运动代码数据；进行运动控制轨迹规划、运动控制算法处理、插补运算，并将插补值填入插补缓冲区在此，DSP利用空间曲线的轨迹插补方法在相邻坐标点之间插补出多个点，经过轨迹插补方法后生成每个插补周期的每个电机需要运动的位置、速度、加速度和加加速度等，存入插补缓冲区。

[0041] S204、运动控制卡通过GPMC接口与FPGA数据交互：DSP进行插补输出，FPGA接收DSP插补缓冲区传送过来的插补数据，进行各轴同步插补，实现多轴联动；FPGA同步实时读取外围伺服电机状态反馈值、编码器反馈值并通过GPMC接口传送至运动控制卡。

[0042] S205、DSP发送中断至ARM，ARM读取共享内存，再将伺服电机状态反馈值、编码器反馈值通过PCIe总线再上传到上位机1。

[0043] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

标题	发布/更新时间	阅读量
一种基于共享内存的多处理器通信方法及其实现装置-专利编号CN102541805A	2020-05-11	363
多核系统中共享内存的管理方法和装置-专利编号CN101246466B	2020-05-14	512
多核系统中共享内存的管理方法和装置-专利编号CN101246466A	2020-05-11	951
分布式系统中实现多核处理器对外通信的方法-专利编号CN100568992C	2020-05-14	549
一种多媒体系统级芯片及其多媒体处理方法和多媒体装置-专利编号CN102237090B	2020-05-12	1046
基于PCI共享内存的双CPU通信方法-专利编号CN1276371C	2020-05-12	619
基于PCI共享内存的双CPU通信系统-专利编号CN1564147A	2020-05-13	105
一种多媒体系统级芯片及其多媒体处理方法和多媒体装置-专利编号CN102237090A	2020-05-13	715
分布式系统中实现多核处理器对外通信的方法-专利编号CN101146280A	2020-05-15	193
一种基于共享内存的多核处理器交互总线设计方法-专利编号CN108959149A	2020-05-15	1046

一种PCIe控制的数控插补系统

一种PCIe控制的数控插补系统

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式