像素电路专利检索-像素电脑图像专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

像素电路

阅读：1077发布：2020-08-22

IPRDB可以提供像素电路专利检索，专利查询，专利分析的服务。并且一种像素电路，包括一选择晶体管、一驱动晶体管、一发光元件、一第一电容、一参考晶体管以及一第二电容。选择晶体管耦接至一栅极线以及一数据线。驱动晶体管的一控制电极耦接至选择晶体管，并且驱动晶体管的第一电极耦接至一电源线。发光元件根据驱动晶体管所提供的一电流发光。第一电容包括耦接至驱动晶体管以及一发射信号线。参考晶体管的一控制电极耦接至一第一电压源。参考晶体管的第二电极耦接至驱动晶体管的控制电极。第二电容耦接至一第二电压源以及参考晶体管。，下面是像素电路专利的具体信息内容。

权利要求

1.一种像素电路，包括：

一选择晶体管，包括一控制电极、一第一电极与一第二电极，其中该控制电极耦接至一栅极线，用以接收一选择信号，并且该第一电极耦接至一数据线；

一驱动晶体管，包括一控制电极、一第一电极与一第二电极，其中该控制电极耦接至该选择晶体管的该第二电极，并且该第一电极耦接至一电源线；

一发光元件，耦接至该驱动晶体管的该第二电极，并且根据该驱动晶体管所提供的一电流发光；

一第一电容，包括耦接至该驱动晶体管的该控制电极的一第一端点，以及耦接至一发射信号线的一第二端点；

一参考晶体管，包括耦接至用以提供具有一第一既定位准的一电压的一第一电压源的一控制电极、一第一电极以及一第二电极，其中该参考晶体管的该第二电极耦接至该驱动晶体管的该控制电极；以及一第二电容，包括耦接至用以提供具有一第二既定位准的一电压的一第二电压源的一第一端点、以及耦接至该参考晶体管的该第一电极的一第二端点。

2.如权利要求1所述的像素电路，其中当该选择晶体管被导通时，该数据线上的一数据电压被供应至该参考晶体管，并且当该参考晶体管被导通时，该数据电压被储存于该第一电容与该第二电容。

3.如权利要求1所述的像素电路，其中当该选择晶体管被关闭时，该发射信号线上的一电压产生变化，并且于该电压变化期间，该参考晶体管由被导通切换为被关闭。

4.如权利要求3所述的像素电路，其中因应该发射信号线上的该电压变化，该驱动晶体管的该控制电极的一电压被改变，使得该驱动晶体管被导通，以提供该电流至该发光元件。

5.如权利要求1所述的像素电路，其中该第一电容与该第二电容具有相同的电容量。

6.如权利要求1所述的像素电路，其中该第一电压源与该第二电压源的一或两者耦接至该电源线。

7.如权利要求3所述的像素电路，其中该驱动晶体管与该参考晶体管为P型晶体管，并且于该选择晶体管被关闭后，该发射信号线上的该电压由一高电压位准转变为一低电压位准。

8.如权利要求3所述的像素电路，其中该驱动晶体管与该参考晶体管为N型晶体管，并且于该选择晶体管被关闭后，该发射信号线上的该电压由一低电压位准转变为一高电压位准。

9.一种像素电路，包括：

一对像素单元，包括一第一像素单元与一第二像素单元，其中该第一像素单元包括：一第一选择晶体管，包括一控制电极、一第一电极以及一第二电极，其中该控制电极耦接至一第一栅极线，用以接收一第一选择信号，该第一电极耦接至一数据线；

一第一驱动晶体管，包括一控制电极、一第一电极与一第二电极，其中该控制电极耦接至该第一选择晶体管的该第二电极，该第一电极耦接至一电源线；以及一第一发光元件，耦接至该第一驱动晶体管的该第二电极，并且根据该第一驱动晶体管所提供的一电流发光，并且其中该第二像素单元包括：

一第二选择晶体管，包括一控制电极、一第一电极以及一第二电极，其中该控制电极耦接至一第二栅极线，用以接收一第二选择信号，该第一电极耦接至该数据线；

一第二驱动晶体管，包括一控制电极、一第一电极与一第二电极，其中该控制电极耦接至该第二选择晶体管的该第二电极，该第一电极耦接至该电源线；以及一第二发光元件，耦接至该第二驱动晶体管的该第二电极，并且根据该第二驱动晶体管所提供的一电流发光；

一参考晶体管，包括耦接至用以提供具有一既定位准的一电压的一电压源的一控制电极、耦接至该第一驱动晶体管的该控制电极的一第一电极以及耦接至该第二驱动晶体管的该控制电极的一第二电极；

一第一电容，包括耦接至该第一驱动晶体管的该控制电极的一第一端点，以及耦接至一第一发射信号线的一第二端点；以及一第二电容，包括耦接至该第二驱动晶体管的该控制电极的一第一端点，以及耦接至一第二发射信号线的一第二端点。

10.如权利要求9所述的像素电路，其中该第一发光元件于一讯框的一半周期发光，并且该第二发光元件于该讯框的另一半周期发光。

11.如权利要求9所述的像素电路，其中当该第一/第二选择晶体管被导通时，该数据线上的一数据电压被供应至该参考晶体管，并且当该参考晶体管被导通时，该数据电压被储存于该第一电容与该第二电容。

12.如权利要求9所述的像素电路，其中当该第一/第二选择晶体管被关闭时，该第一/第二发射信号线上的一电压产生变化，并且于该电压变化期间，该参考晶体管由被导通切换为被关闭。

13.如权利要求12所述的像素电路，其中因应该第一/第二发射信号线上的该电压变化，该第一/第二驱动晶体管的该控制电极的一电压被改变，使得该第一/第二驱动晶体管被导通，以提供该电流至该第一/第二发光元件。

14.如权利要求12所述的像素电路，其中该第一电容与该第二电容具有相同的电容量。

15.一种像素电路，包括：

一对像素单元，包括一第一像素单元与一第二像素单元，其中该第一像素单元包括：一第一驱动晶体管，包括一控制电极、耦接至一第一电源线的一第一电极与一第二电极；以及一第一发光元件，耦接至该第一驱动晶体管的该第二电极，并且根据该第一驱动晶体管所提供的一电流发光，并且其中该第二像素单元包括：一第二驱动晶体管包括一控制电极、耦接至一第二电源线的一第一电极与一第二电极；以及一第二发光元件，耦接至该第二驱动晶体管的该第二电极，并且根据该第二驱动晶体管所提供的一电流发光；

一选择晶体管，包括耦接至一栅极线用以接收一选择信号的一控制电极、耦接至一数据线的一第一电极以及耦接至该第一驱动晶体管的该控制电极与该第二驱动晶体管的该控制电极的一第二电极；

16.如权利要求15所述的像素电路，其中该第一发光元件于一讯框的一半周期发光，并且该第二发光元件于该讯框的另一半周期发光。

17.如权利要求15所述的像素电路，其中当该选择晶体管被导通时，该数据线上的一数据电压被供应至该参考晶体管，并且当该参考晶体管被导通时，该数据电压被储存于该第一电容与该第二电容。

18.如权利要求15所述的像素电路，其中当该选择晶体管被关闭时，该第一/第二发射信号线上的一电压产生变化，并且于该电压变化期间，该参考晶体管由被导通切换为被关闭。

19.如权利要求18所述的像素电路，其中因应该第一/第二发射信号线上的该电压变化，该第一/第二驱动晶体管的该控制电极的一电压被改变，使得该第一/第二驱动晶体管被导通，以提供该电流至该第一/第二发光元件。

20.如权利要求15所述的像素电路，其中该第一电容与该第二电容具有相同的电容量。

说明书全文

像素电路

技术领域

[0001] 本发明涉及一种显示装置的像素电路，特别有关于一种可补偿临界电压变动以改善驱动电流不一致的像素电路。

背景技术

[0002] 随着显示技术正在快速的发展，具有触控功能的显示装置因为他们如可视化等的优势变得越来越受欢迎。根据触摸面板与显示面板的相对位置，现有的显示装置大致可以分为两组，即，在单元上(on-cell)触控面板和单元内(in-cell)触控面板。与单元上触控面板相比，单元内触摸面板更薄且具有较高的透光率，因此，它具有更广泛的应用。至于目前的显示装置，例如电流发光装置，有机发光二极管(OLED)因为它具有诸如自发光，反应快，宽视角，并且它可以在柔性基板上制作等特性，正越来越广泛地在高性能显示器的领域中被使用。OLED显示装置可根据驱动模式分为PMOLED(被动矩阵驱动OLED)和AMOLED(主动矩阵驱动OLED)。由于其制造成本低、响应速度快、功耗低、作为便携式装置的直流驱动、操作温度范围大等特性，AMOLED的显示装置有望取代LCD(液晶显示器)作为下一代新型平板显示器。因此，AMOLED显示面板开始变得越来越流行。

[0003] 在当前的AMOLED显示面板中，每个OLED被由多个与OLED位于相同的像素单元内的TFT(薄膜晶体管)所构成的驱动电路驱动发光，以实现显示。然而，驱动TFT之间的临界电压的变化造成在显示器上显示的图像的亮度不均。而整个显示面积上要取得特性一致的TFT是很困难的。

[0004] 因此，需要一种新颖的像素电路，其不需要于像素电路增加过多的元件即可抑制驱动TFT之间的临界电压差异造成的影响。

发明内容

[0005] 本发明公开一种像素电路，包括一选择晶体管、一驱动晶体管、一发光元件、一第一电容、一参考晶体管以及一第二电容。选择晶体管包括一控制电极、一第一电极与一第二电极，其中控制电极耦接至一栅极线，用以接收一选择信号，并且第一电极耦接至一数据线。驱动晶体管包括一控制电极、一第一电极与一第二电极，其中控制电极耦接至选择晶体管的第二电极，并且第一电极耦接至一电源线。发光元件耦接至驱动晶体管的第二电极，并且根据驱动晶体管所提供的一电流发光。第一电容包括耦接至驱动晶体管的控制电极的一第一端点，以及耦接至一发射信号线的一第二端点。参考晶体管包括耦接至用以提供具有一第一既定位准的一电压的一第一电压源的一控制电极、一第一电极以及一第二电极，其中参考晶体管的第二电极耦接至驱动晶体管的控制电极。第二电容包括耦接至用以提供具有一第二既定位准的一电压的一第二电压源的一第一端点、以及耦接至参考晶体管的第一电极的一第二端点。

[0006] 本发明另公开一种像素电路，包括一对像素单元、参考晶体管、第一电容以及第二电容。该对像素单元包括一第一像素单元与一第二像素单元。第一像素单元包括第一选择晶体管、第一驱动晶体管以及第一发光元件。第一驱动晶体管包括一控制电极、一第一电极与一第二电极，其中控制电极耦接至第一选择晶体管的第二电极，第一电极耦接至一电源线。第一发光元件耦接至第一驱动晶体管的第二电极，并且根据第一驱动晶体管所提供的一电流发光。第二像素单元包括第二选择晶体管、第二驱动晶体管以及第二发光元件。第二选择晶体管包括一控制电极、一第一电极以及一第二电极，其中控制电极耦接至一第二栅极线，用以接收一第二选择信号，第一电极耦接至数据线。第二驱动晶体管包括一控制电极、一第一电极与一第二电极，其中控制电极耦接至第二选择晶体管的第二电极，第一电极耦接至电源线。第二发光元件耦接至第二驱动晶体管的第二电极，并且根据第二驱动晶体管所提供的一电流发光。参考晶体管包括耦接至用以提供具有一既定位准的一电压的一电压源的一控制电极、耦接至第一驱动晶体管的控制电极的一第一电极以及耦接至第二驱动晶体管的控制电极的一第二电极。第一电容包括耦接至第一驱动晶体管的控制电极的一第一端点，以及耦接至一第一发射信号线的一第二端点。第二电容包括耦接至第二驱动晶体管的控制电极的一第一端点，以及耦接至一第二发射信号线的一第二端点。

[0007] 本发明另公开一种像素电路，包括一对像素单元、选择晶体管、参考晶体管、第一电容以及第二电容。该对像素单元包括一第一像素单元与一第二像素单元。第一像素单元包括第一驱动晶体管以及第一发光元件。第一驱动晶体管包括一控制电极、耦接至一第一电源线的一第一电极与一第二电极。第一发光元件耦接至第一驱动晶体管的第二电极，并且根据第一驱动晶体管所提供的一电流发光。第二像素单元包括第二驱动晶体管以及第二发光元件。第二驱动晶体管包括一控制电极、耦接至一第二电源线的一第一电极与一第二电极。第二发光元件耦接至第二驱动晶体管的第二电极，并且根据第二驱动晶体管所提供的一电流发光。选择晶体管包括耦接至一栅极线用以接收一选择信号的一控制电极、耦接至一数据线的一第一电极以及耦接至第一驱动晶体管的控制电极与第二驱动晶体管的控制电极的一第二电极。参考晶体管包括耦接至用以提供具有一既定位准的一电压的一电压源的一控制电极、耦接至第一驱动晶体管的控制电极的一第一电极以及耦接至第二驱动晶体管的控制电极的一第二电极。第一电容包括耦接至第一驱动晶体管的控制电极的一第一端点，以及耦接至一第一发射信号线的一第二端点。第二电容包括耦接至第二驱动晶体管的控制电极的一第一端点，以及耦接至一第二发射信号线的一第二端点。

[0008] 根据上述发明概念，因于驱动晶体管的控制电极的最终电压Vout通过导入临界电压|Vth|此一变数而补偿了临界电压变动的效应，无论临界电压如何变动，产生用以驱动发光元件的电流均可维持定值。即使不同像素电路具有不同的临界电压变动量，亦可应用此补偿机制进行补偿。如此一来，显示装置可得到一致的电流/亮度。

附图说明

[0009] 图1是显示根据本发明的第一实施例所述的一像素电路的一范例电路图。

[0010] 图2是显示根据本发明的一实施例所述的信号波形图。

[0011] 图3是显示图2中圈起部分的放大图。

[0012] 图4A是显示传统技术中无临界电压补偿的驱动晶体管的电流-电压曲线图。

[0013] 图4B是显示根据本发明的一实施例所述的具有临界电压补偿的驱动晶体管的电流-电压曲线图。

[0014] 图5是显示根据本发明的第二实施例所述的一像素电路的一范例电路图。

[0015] 图6是显示根据本发明的第三实施例所述的一像素电路的一范例电路图。

[0016] 图7是显示根据本发明的第四实施例所述的一像素电路的一范例电路图。

[0017] 图8是显示根据本发明的一实施例所述的如图7所示的像素电路的信号波形示意图。

[0018] 图9是显示根据本发明的第五实施例所述的一像素电路的一范例电路图。

[0019] 图10是显示根据本发明的五实施例所述的如图9的像素电路的信号波形示意图。

[0020] 图11是显示根据本发明的第六实施例所述的一像素电路的一范例电路图。

[0021] 第12是显示根据本发明的第七实施例所述的一像素电路的一范例电路图。

[0022] 图13是显示根据本发明的一实施例所述的如图11、12所示的包含两像素单元共用相同栅极线的像素电路的信号波形示意图。

[0023] 附图标记说明：

[0024] 100、200、300、400、500、600、700～像素电路；

[0025] C1、C2～电容；

[0026] DL(m)～数据线；

[0027] Em_Line、Em_LineA、Em_LineB～发射信号线；

[0028] EM、EMA、EMB～发光元件；

[0029] GL(n)、GL(n+1)～栅极线；

[0030] I～电流；

[0031] PS～电源线；

[0032] TP1、TP1A、TP1B、TP3、TP3A、TP3B、TP5、TP5A、TP5B、TN1、TN3、TN5～晶体管；

[0033] VS、VS1、VS2～电压源；

[0034] VA、VB、Vbottom、Vc_TP3、Vdata、Vg、Vgref、Vout_temp、Vout、VoutA、VoutB、Vtop～电压；

[0035] ΔVoff、ΔVn～电压差。

具体实施方式

[0036] 使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明。

[0037] 图1是显示根据本发明的第一实施例所述的一像素电路的一范例电路图。像素电路100可包括一选择晶体管TP1、一驱动晶体管TP3、一参考晶体管TP5、一发光元件EM以及电容C1与C2。于第一实施例中，选择晶体管TP1、驱动晶体管TP3以及参考晶体管TP5为P型晶体管。

[0038] 选择晶体管TP1包括耦接至一栅极线GL(n)用以接收一选择信号的一控制电极、耦接至一数据线DL(m)的一第一电极与一第二电极。驱动晶体管TP3包括耦接至选择晶体管TP1的第二电极的一控制电极、耦接至一电源线PS的一第一电极与一第二电极。发光元件EM，例如一OLED，耦接至驱动晶体管TP3的第二电极，并且根据驱动晶体管TP3所提供的一电流发光。电容C1包括耦接至驱动晶体管TP3的控制电极的一第一端点，以及耦接至一发射信号线Em_Line的一第二端点。参考晶体管TP5包括耦接至用以提供具有第一既定位准的一电压的一第一电压源VS1的一控制电极、一第一电极以及一第二电极，参考晶体管TP5的第二电极耦接至驱动晶体管TP3的控制电极。电容C2包括耦接至用以提供具有第二既定位准的一电压的一第二电压源VS2的一第一端点、以及耦接至参考晶体管TP5的第一电极的一第二端点。

[0039] 于本发明的实施例中，可以有N*M个像素电路，例如图1所示的像素电路100，于显示装置内排列成一矩阵，以形成像素阵列，其中n、m、N与M为正整数，并且0≦n≦N、0≦m≦M。

[0040] 图2是显示根据本发明的一实施例所述的信号波形图。如图2所示，当栅极线GL(n)上的选择信号脉冲抵达时(例如，如图所示栅极线GL(n)上的脉冲之下降缘)，选择晶体管TP1被导通，并且数据线DL(m)上的数据电压被传送至驱动晶体管TP3的控制电极。

[0041] 当栅极线GL(n)上的选择信号脉冲结束时(例如，如图所示栅极线GL(n)上的脉冲的上升缘之后)，选择晶体管TP1被关闭，并且电容C1可于选择晶体管TP1被关闭后，将数据电压保持于驱动晶体管TP3的控制电极。

[0042] 根据本发明的一实施例，第一既定位准可被设定为0伏特(Volt)，第二既定位准可被设定为0伏特。因此，于本发明的实施例中，第一电压源VS1与第二电压源VS2可被耦接至电源线PS，其中于此实施例中，电源线PS可被设计为提供逼近于0伏特的电压。

[0043] 数据线接收数据电压Vdata。数据电压Vdata可对应于用以显示于一对应像素的一视频信号，并且其电压范围可以分布自代表白色的位准至代表黑色的位准，例如，介于3伏特至4伏特的电压范围。当选择晶体管TP1被导通时，数据电压Vdata被供应至参考晶体管TP5的第二电极以及驱动晶体管TP3的控制电极。发射信号线Em_Line上可产生一脉冲或一电压上升，用以将发射信号线Em_Line上的电压设定为顶部电压Vtop。根据本发明的一实施例，顶部电压可被设定为接近+6伏特。此时，参考晶体管TP5可被导通而驱动晶体管TP3被关闭。

[0044] 选择晶体管TP1被关闭后，发射信号线Em_Line上的电压可被降低至，例如-3伏特，用以于发射信号线Em_Line上产生一电压变化或电压转换(即，于此范例中，自高位准转换至低位准的一压降)。因应此发射信号线Em_Line上的电压变化或电压转换，驱动晶体管TP3的控制电极的电压Vc_TP3也会同样被改变(如图2圈起的部分)。举例而言，电压Vc_TP3可被拉低约7伏特，使得驱动晶体管TP3被导通，以提供电流至发光元件EM。

[0045] 此操作可于矩阵内依序且反复被执行，以显示出一影像(值得注意的是，电压Vc_TP3起始的虚线是用以代表前一个讯框的信号波形，其可以是高态信号或低态信号)。

[0046] 由于发射信号线Em_Line上的电压由约+6伏特降低至约-3伏特，参考晶体管TP5的第二电极的电压也会相应地自约3～4伏特降低至约0～(-3)伏特，并且参考晶体管TP5可由导通状态切换为关闭状态(即，由被导通转为被关闭)。此外，参考晶体管TP5的第一电极的电压可自约3～4伏特降低至可使参考晶体管TP5由导通状态切换为关闭状态的一切换点电压。

[0047] 图3是显示图2中圈起部分的放大图。当发射信号线Em_Line上的电压开始下降时，驱动晶体管TP3的控制电极上的电压Vc_TP3也会随之下降。当驱动晶体管TP3的控制电极上的电压Vc_TP3下降至一既定切换点(例如图3中参考晶体管TP5由导通转换为关闭的切换点(TP5切换点))电压时，参考晶体管TP5会被关闭(由于Vgs电压不足以导通参考晶体管TP5)。因此，于本发明的实施例中，于电压变化或转换期间，参考晶体管TP5会由被导通切换为被关闭。

[0048] 由驱动晶体管TP3的控制电极观之，当参考晶体管TP5由导通切换为关闭时，相连的电容值由C1+C2(电容C1的电容量+电容C2的电容量)转换为C1。电容值的转换时间点与参考晶体管TP5的临界电压值|Vth|相关。

[0049] 假设于本发明的实施例中，电容C1与电容C2具有相同的电容量。当驱动晶体管TP3的控制电极上的电压Vc_TP3通过|Vth|位准时(其中|Vth|为参考晶体管TP5的临界电压)，因不再有电容C2的影响，ΔVoff此项的电压下降速率变为ΔVon此项的两倍，其中ΔVon此项代表于发射信号线Em_Line上的顶部电压Vtop与切换点电压的电压差，ΔVoff此项代表于发射信号线Em_Line上的切换点电压与底部电压Vbottom的电压差，切换点(TP5切换点)电压为参考电压TP5由导通切换为关闭的电压。

[0050] 驱动晶体管TP3的控制电极上的最终电压Vout的推导如下。

[0051] 于图3中，虚线代表当参考晶体管TP5保持被导通状态下(即，不切换至关闭状态)，驱动晶体管TP3的控制电极上的电压的暂时波形。

[0052] 于此情形下，驱动晶体管TP3的控制电极上的暂时的最终电压Vout_temp(当参考晶体管TP5保持被导通)为自数据电压Vdata的位准下降|ΔVon+ΔVoff|*[C1/(C1+C2)]，值得注意的是，当C1＝C2，可得到C1/(C1+C2)＝1/2。因此，暂时的最终电压

[0053] Vout_temp＝Vdata-|ΔVon+ΔVoff|/2 式(1)

[0054] 值得注意的是，当参考晶体管TP5保持被导通时，|Vth|此项并未包含于暂时的最终电压Vout_temp中。如此一来，整体的操作无法补偿临界电压的变动。

[0055] 另一方面，根据本发明的实施例，参考晶体管TP5如图3所示于切换点会被关闭。当跨越如图3所示的基础位准|Vth|+Vgref时，驱动晶体管TP3的控制电极上的电压Vc_TP3之下降速率为暂时电压(图3所示的虚线)的两倍，其中|Vth|为参考晶体管TP5的临界电压，而Vgref为提供至参考晶体管TP5的控制电极的电压源VS1的电压。

[0056] 因此，可得到最终电压Vout如下:

[0057] Vout＝(|Vth|+Vgref)–2*((|Vth|+Vgref)–Vout_temp)

[0058] ＝(|Vth|+Vgref)–2*((|Vth|+Vgref)–(Vdata–|ΔVon+ΔVoff|/2))

[0059] ＝2*Vdata-|ΔVon+ΔVoff|-(|Vth|+Vgref) 式(2)

[0060] 值得注意的是，|Vth|此项被包含于最终电压Vout中，以补偿临界电压的变动。在一像素电路中的晶体管具有相同临界电压的前提下，通过将参考晶体管TP5的临界电压|Vth|此一变数加入驱动晶体管TP3的控制电极的最终电压Vout中，可补偿临界电压的变动。因此，驱动晶体管TP3的控制电极的电压Vc_TP3不会受到临界电压变动的影响，无论临界电压如何变动，驱动晶体管TP3所产生用以驱动发光元件EM的电流可保持固定。

[0061] 图4A是显示传统技术中无临界电压补偿的驱动晶体管的电流-电压曲线图，其中电压Vg代表传统技术中提供于驱动晶体管的控制电极的驱动电压，I代表由驱动晶体管所产生的驱动电流。假设三个晶体管TFTA、TFTB与TFTC具有不同的临界电压VthA、VthB与VthC。定义电压Vsig＝2*Vdata-|ΔVon+ΔVoff|-Vgref，则由图4A中可看出于相同的电压Vsig之下，由于临界电压不同，三晶体管将输出不同的驱动电流以驱动发光元件EM，造成显示画面不一致的问题。

[0062] 图4B是显示根据本发明的一实施例所述的具有临界电压补偿的驱动晶体管的电流-电压曲线图，其中电压Vc_TP3代表提供于驱动晶体管TP3的控制电极的驱动电压，I代表由驱动晶体管所产生的驱动电流。由图4B中可看出由于驱动晶体管TP3的控制电极的最终电压Vout已如下式(3)～(5)所示的通过加入|Vth|项次补偿了临界电压的变动

[0063] Vout_A＝Vsig-|VthA| 式(3)

[0064] Vout_B＝Vsig-|VthB| 式(4)

[0065] Vout_C＝Vsig-|VthC| 式(5)

[0066] 如此一来，可得到电流/亮度一致的显示画面。

[0067] 值得注意的是，根据本发明的概念，即使不同像素电路(即，像素阵列中不同的像素)上的临界电压不同时，不同像素电路中所产生用以驱动发光元件的电流可维持相同，并且整个显示区域的影像画面可维持一致性。如此一来，可解决传统设计中不同像素间因临界电压变动所造成的显示画面不一致的问题。

[0068] 图5是显示根据本发明的第二实施例所述的一像素电路的一范例电路图。图5所示的像素电路200与图1所示的像素电路100类似，差别在于参考晶体管TP5的控制电极与电容C2的第一端点耦接至电压源PS。根据本发明的一实施例，第一电压源与第二电压源的一或两者耦接至电源线PS。

[0069] 图6是显示根据本发明的第三实施例所述的一像素电路的一范例电路图。图6所示的像素电路300与图5所示的像素电路200类似，差别在于参考晶体管TP5耦接于选择晶体管TP1与驱动晶体管TP3之间。

[0070] 图7是显示根据本发明的第四实施例所述的一像素电路的一范例电路图。于本发明的第四实施例中，选择晶体管TN1、驱动晶体管TN3以及参考晶体管TN5为N型晶体管，而如图1所示的发射信号线连接至或被电源线P取代(因此，由电源线PS表示)。如此一来，电源线PS被用以控制驱动晶体管TN3的导通-关闭状态，如同发射信号线的作用。此外，于此实施例中，电压源VS并不耦接至电源线PS，由电压源VS所提供的电压可被设定为高于数据电压。

[0071] 图8是显示根据本发明的一实施例所述的如图7所示的像素电路400的信号波形示意图。当选择晶体管TN1、驱动晶体管TN3以及参考晶体管TN5为N型晶体管时，电源线PS上的电压并非一定值，而是脉冲电压。栅极线GL(n)上的选择信号脉冲变为高位致能(active high)脉冲，用以导通选择晶体管TN1。于选择晶体管TN1被关闭后，电源线PS上的电压由低位准变化或转换成为高位准。像素电路400之后续操作与像素电路100雷同，故于此省略不再赘述。

[0072] 图9是显示根据本发明的第五实施例所述的一像素电路的一范例电路图。于第五实施例中，像素阵列可包含多对像素单元。举例而言，如图9所示的一对像素单元。像素电路500可包含一第一像素单元与一第二像素单元。第一像素单元可包括选择晶体管TP1A、驱动晶体管TP3A以及发光元件EMA。第二像素单元可包括选择晶体管TP1B、驱动晶体管TP3B以及发光元件EMB。于第五实施例中，参考晶体管TP5与电容C1与C2是由沿着数据线方向相邻配置的两像素单元所共用。

[0073] 选择晶体管TP1A包括耦接至栅极线GL(n)用以接收一选择信号的一控制电极、耦接至数据线DL(m)的一第一电极以及一第二电极。驱动晶体管TP3A包括耦接至选择晶体管TP1A的第二电极的一控制电极、耦接至电源线PS的一第一电极与一第二电极。发光元件EMA耦接至驱动晶体管TP3A的第二电极，并且根据驱动晶体管TP3A所提供的一电流发光。

[0074] 选择晶体管TP1B包括耦接至栅极线GL(n+1)用以接收一选择信号的一控制电极、耦接至数据线DL(m)的一第一电极以及一第二电极。驱动晶体管TP3B包括耦接至选择晶体管TP1B的第二电极的一控制电极、耦接至电源线PS的一第一电极与一第二电极。发光元件EMB耦接至驱动晶体管TP3B的第二电极，并且根据驱动晶体管TP3B所提供的一电流发光。

[0075] 参考晶体管TP5包括耦接至用以提供具有一既定位准的电压的电压源VS的一控制电极、耦接至驱动晶体管TP3A的控制电极的一第一电极以及耦接至驱动晶体管TP3B的控制电极的一第二电极。电容C1包括耦接至驱动晶体管TP3A的控制电极的一第一端点，以及耦接至发射信号线Em_LineA的一第二端点。电容C2包括耦接至驱动晶体管TP3B的控制电极的一第一端点，以及耦接至发射信号线Em_LineB的一第二端点。

[0076] 由电压源VS所提供的电压可被设定为固定电压，例如，0伏特。由电源线PS所提供的电压也可被设定为固定电压，例如，0伏特。这些电压供应线以分开配置于像素矩阵内为较佳，用以降低IR压降(IR drop)的问题的影响。

[0077] 图10是显示根据本发明的五实施例所述的如图9的像素电路500的信号波形示意图。于第五实施例中，发光元件EMA于一讯框的一半周期发光，而发光元件EMB于讯框的另一半周期发光。因此，于一讯框的前半个周期，栅极线GL(n)提供一选择脉冲，并且发射信号线Em_LineA提供一发射脉冲，于该讯框之后半个周期，栅极线GL(n+1)提供一选择脉冲，并且发射信号线Em_LineB提供一发射脉冲。

[0078] 如图9所示的像素电路500的操作与图1所示的像素电路100的操作类似。当选择晶体管TP1A或TP1B被导通时，数据线DL(m)上的数据电压被供应至参考晶体管TP5，并且当参考晶体管TP5被导通时，数据电压被储存于电容C1与C2。选择晶体管TP1A或TP1B写入数据电压的操作导致驱动晶体管TP3A与TP3B被关闭。

[0079] 当选择晶体管TP1A或TP1B因应对应的栅极线上的选择信号被关闭时，发射信号线Em_LineA或Em_LineB上产生电压变化或转换，并且参考晶体管TP5于电压变化或转换的期间由被导通切换为被关闭。

[0080] 因应发射信号线Em_LineA或Em_LineB上的电压变化或转换，驱动晶体管TP3A或TP3B的控制电极的一电压被改变，使得驱动晶体管TP3A或TP3B被导通，以提供电流至对应的发光元件EMA或EMB。于此，电容C1与C2以具有相同的电容量为较佳。

[0081] 图11是显示根据本发明的第六实施例所述的一像素电路的一范例电路图。于第六实施例中，像素阵列可包含多对像素单元。举例而言，如图11所示的一对像素单元。像素电路600可包含一第一像素单元与一第二像素单元。第一像素单元可包括驱动晶体管TP3A以及发光元件EMA。第二像素单元可包括驱动晶体管TP3B以及发光元件EMB。于第六实施例中，选择晶体管TP1、参考晶体管TP5与电容C1与C2是由沿着数据线方向相邻配置的两像素单元所共用。此外，两像素单元共用相同的栅极线与数据线。

[0082] 驱动晶体管TP3A包括一控制电极、耦接至电源线PS的一第一电极与一第二电极。发光元件EMA耦接至驱动晶体管TP3A的第二电极，并且根据驱动晶体管TP3A所提供的一电流发光。驱动晶体管TP3B包括一控制电极、耦接至电源线PS的一第一电极与一第二电极。发光元件EMB耦接至驱动晶体管TP3B的第二电极，并且根据驱动晶体管TP3B所提供的一电流发光。

[0083] 选择晶体管TP1可包括耦接至栅极线GL(n)用以接收一选择信号的一控制电极、耦接至数据线DL(m)的一第一电极以及耦接至驱动晶体管TP3A的控制电极(通过参考晶体管TP5)与驱动晶体管TP3B的控制电极的一第二电极。参考晶体管TP5包括耦接至用以提供具有一既定位准的一电压的一电压源VS的一控制电极、耦接至驱动晶体管TP3A的控制电极的一第一电极以及耦接至驱动晶体管TP3B的控制电极的一第二电极。

[0084] 电容C1包括耦接至驱动晶体管TP3A的控制电极的一第一端点，以及耦接至发射信号线Em_LineA的一第二端点。电容C1包括耦接至驱动晶体管TP3B的控制电极的一第一端点，以及耦接至发射信号线Em_LineB的一第二端点。

[0085] 图12是显示根据本发明的第七实施例所述的一像素电路的一范例电路图。于第七实施例中，像素阵列可包含多对像素单元。举例而言，如图12所示的一对像素单元。像素电路700可包含一第一像素单元与一第二像素单元。第一像素单元可包括驱动晶体管TP3A以及发光元件EMA。第二像素单元可包括驱动晶体管TP3B以及发光元件EMB。于第七实施例中，选择晶体管TP1、参考晶体管TP5与电容C1与C2是由沿着栅极线方向相邻配置的两像素单元所共用。此外，两像素单元共用相同的栅极线与数据线。

[0086] 驱动晶体管TP3A包括一控制电极、耦接至电源线PSA的一第一电极与一第二电极。发光元件EMA耦接至驱动晶体管TP3A的第二电极，并且根据驱动晶体管TP3A所提供的一电流发光。驱动晶体管TP3B包括一控制电极、耦接至电源线PSB的一第一电极与一第二电极。
发光元件EMB耦接至驱动晶体管TP3B的第二电极，并且根据驱动晶体管TP3B所提供的一电流发光。

[0087] 选择晶体管TP1可包括耦接至栅极线GL(n)用以接收一选择信号的一控制电极、耦接至数据线DL(m)的一第一电极以及耦接至驱动晶体管TP3A的控制电极与驱动晶体管TP3B的控制电极(通过参考晶体管TP5)的一第二电极。参考晶体管TP5包括耦接至用以提供具有一既定位准的一电压的一电压源VS的一控制电极、耦接至驱动晶体管TP3A的控制电极的一第一电极以及耦接至驱动晶体管TP3B的控制电极的一第二电极。

[0088] 电容C1包括耦接至驱动晶体管TP3A的控制电极的一第一端点，以及耦接至发射信号线Em_LineA的一第二端点。电容C1包括耦接至驱动晶体管TP3B的控制电极的一第一端点，以及耦接至发射信号线Em_LineB的一第二端点。

[0089] 图13是显示根据本发明的一实施例所述的如图11、12中包含两像素单元共用相同栅极线的像素电路的信号波形示意图。于两像素单元共用相同栅极线的实施例中，发光元件EMA于一讯框的一半周期发光，而发光元件EMB于讯框的另一半周期发光。因此，于一讯框的前半个周期，栅极线GL(n)提供一选择脉冲，并且发射信号线Em_LineA提供一发射脉冲，于该讯框之后半个周期，栅极线GL(n)提供另一选择脉冲，并且发射信号线Em_LineB提供一发射脉冲。

[0090] 如图11与图12所示的像素电路600与700的操作与图9所示的范例雷同。当选择晶体管TP1被导通时，数据线DL(m)上的数据电压被供应至参考晶体管TP5，并且当参考晶体管TP5被导通时，数据电压被储存于电容C1与C2。

[0091] 当选择晶体管TP1被关闭时，发射信号线Em_LineA或Em_LineB上会产生电压变化或转换，并且参考晶体管TP5于电压变化或转换的期间由被导通切换为被关闭。

[0092] 因应发射信号线Em_LineA或Em_LineB上的电压变化或转换，驱动晶体管TP3A或TP3B的控制电极的一电压被改变，使得驱动晶体管TP3A或TP3B被导通，以提供电流至对应的发光元件EMA或EMB。于此，电容C1与C2以具有相同的电容量为较佳。

[0093] 根据上述发明概念，因于驱动晶体管的控制电极的最终电压Vout通过导入临界电压|Vth|此一变数而补偿了临界电压变动的效应，无论临界电压如何变动，产生用以驱动发光元件的电流均可维持定值。即使不同像素电路具有不同的临界电压变动量，亦可应用此补偿机制进行补偿。如此一来，显示装置可得到一致的电流/亮度。

[0094] 权利要求中用以修饰元件的“第一”、“第二”、“第三”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或方法所执行的步骤的次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。

[0095] 虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许变动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

标题	发布/更新时间	阅读量
像素-专利编号CN110364554A	2020-05-11	591
像素-专利编号CN106486060A	2020-05-11	1017
像素结构-专利编号CN109686299B	2020-05-13	974
像素结构-专利编号CN111090198A	2020-05-13	171
像素阵列-专利编号CN111009185A	2020-05-13	99
像素-专利编号CN104834141A	2020-05-11	506
像素-专利编号CN101183196B	2020-05-12	444
像素-专利编号CN104834141B	2020-05-12	105
像素-专利编号CN107038999A	2020-05-12	246
像素-专利编号CN108231001A	2020-05-11	122

像素电路

像素电路

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式