保护装置及操作系统专利检索-操作系统系统软件软件计算机系统电脑零配件专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

保护装置及操作系统

阅读：1002发布：2020-08-29

IPRDB可以提供保护装置及操作系统专利检索，专利查询，专利分析的服务。并且本发明提供了一种保护装置及操作系统，包括一基底、一第一掺杂区、一第一井区、一第二掺杂区、一第三掺杂区、一第四掺杂区、一第二井区、一第五掺杂区以及一第六掺杂区。基底具有一第一导电型。第一掺杂区设置在基底中，并具有一第二导电型。第一井区设置在第一掺杂区中，并具有第一导电型。第二掺杂区设置在第一掺杂区中，并未接触第一井区，并且具有第二导电型。第三掺杂区设置在第一井区中，并具有第一导电型。第四掺杂区设置在第一井区中，并具有第二导电型。第二井区设置在基底中，并具有第二导电型。第五掺杂区设置在第二井区中，并具有第一导电型。第六掺杂区设置在第二井区中，并具有第二导电型。，下面是保护装置及操作系统专利的具体信息内容。

权利要求

1.一种保护装置，其特征在于，包括：一基底，具有一第一导电型；

一第一掺杂区，设置在该基底中，并具有一第二导电型；

一第一井区，设置在该第一掺杂区中，并具有该第一导电型；

一第二掺杂区，设置在该第一掺杂区中，并未接触该第一井区，并且具有该第二导电型；

一第三掺杂区，设置在该第一井区中，并具有该第一导电型；

一第四掺杂区，设置在该第一井区中，并具有该第二导电型；

一第二井区，设置在该基底中，并具有该第二导电型；

一第五掺杂区，设置在该第二井区中，并具有该第一导电型；以及一第六掺杂区，设置在该第二井区中，并具有该第二导电型。

2.如权利要求1所述的保护装置，其特征在于，该第一导电型为N型，该第二导电型为P型。

3.如权利要求1所述的保护装置，其特征在于，该第一导电型为P型，该第二导电型为N型。

4.如权利要求1所述的保护装置，其特征在于，该第一掺杂区为一深井区。

5.如权利要求1所述的保护装置，其特征在于，该第一掺杂区包括：一埋层，具有该第二导电型；以及

一第三井区，设置在该埋层之上，具有该第二导电型，并围绕该第一井区。

6.如权利要求1所述的保护装置，其特征在于，更包括：一第一导线，电连接该第四及第五掺杂区。

7.如权利要求1所述的保护装置，其特征在于，更包括：一第七掺杂区，设置在该基底中，并具有该第二导电型；

一第三井区，设置在该第七掺杂区中，并具有该第一导电型；

一第八掺杂区，设置在该第七掺杂区中，未接触该第三井区中，并具有该第二导电型；

一第九掺杂区，设置在该第三井区中，并具有该第一导电型；以及一第十掺杂区，设置在该第三井区中，并具有该第二导电型。

8.如权利要求7所述的保护装置，其特征在于，更包括：一第一导线，电连接该第四及第五掺杂区；以及一第二导线，电连接该第六及第九掺杂区。

9.如权利要求7所述的保护装置，其特征在于，更包括：一第一导线，电连接该第四掺杂区及第九掺杂区；以及一第二导线，电连接该第五掺杂区及第十掺杂区。

10.如权利要求7所述的保护装置，其特征在于，该第一掺杂区为一第一深井区，该第七掺杂区为一第二深井区。

11.如权利要求7所述的保护装置，其特征在于，该第一掺杂区更包括一第一埋层以及一第四井区，该第七掺杂区更包括一第二埋层以及一第五井区，该第一及第二埋层以及该第四及第五井区均具有该第二导电型，该第四井区设置在该第一埋层之上，并围绕该第一井区，该第五井区设置在该第二埋层之上，并围绕该第三井区。

12.一种操作系统，其特征在于，包括：一第一半导体电路，耦接一第一电源端以及一第一接地端，用以接收一第一操作电压以及一第二操作电压，其中该第一操作电压大于该第二操作电压；

一第二半导体电路，耦接一第二电源端以及一第二接地端，用以接收一第三操作电压以及一第四操作电压，其中该第三操作电压大于该第四操作电压；

一保护装置，耦接该第一、第二电源端、该第一及第二接地端的至少一者，并包括：一基底，具有一第一导电型；

一第一掺杂区，设置在该基底中，并具有一第二导电型；

一第一井区，设置在该第一掺杂区中，并具有该第一导电型；

一第二掺杂区，设置在该第一掺杂区中，并未接触该第一井区，并且具有该第二导电型；

一第三掺杂区，设置在该第一井区中，并具有该第一导电型；

一第四掺杂区，设置在该第一井区中，并具有该第二导电型；

一第二井区，设置在该基底中，并具有该第二导电型；

一第五掺杂区，设置在该第二井区中，并具有该第一导电型；以及一第六掺杂区，设置在该第二井区中，并具有该第二导电型。

13.如权利要求12所述的操作系统，其特征在于，该第三掺杂区电连接该第一接地端，该第六掺杂区电连接该第二接地端。

14.如权利要求13所述的操作系统，其特征在于，该第二掺杂区电连接该第一电源端或该第一接地端或为一浮接状态。

15.如权利要求12所述的操作系统，其特征在于，该第三掺杂区电连接该第一电源端，该第六掺杂区电连接该第二电源端。

16.如权利要求12所述的操作系统，其特征在于，该第二掺杂区电连接该第一电源端或为一浮接状态。

17.如权利要求12所述的操作系统，其特征在于，该第一导电型不同于该第二导电型。

18.如权利要求12所述的操作系统，其特征在于，该保护装置更包括：一第七掺杂区，设置在该基底中，并具有该第二导电型；

一第三井区，设置在该第七掺杂区中，并具有该第一导电型；

一第八掺杂区，设置在该第七掺杂区中，未接触该第三井区中，并具有该第二导电型；

一第九掺杂区，设置在该第三井区中，并具有该第一导电型；以及一第十掺杂区，设置在该第三井区中，并具有该第二导电型。

19.如权利要求18所述的操作系统，其特征在于，该保护装置更包括：一第一导线，电连接该第四及第五掺杂区；以及一第二导线，电连接该第六及第九掺杂区。

20.如权利要求18所述的操作系统，其特征在于，该保护装置更包括：一第一导线，电连接该第四及第九掺杂区；以及一第二导线，电连接该第五及第十掺杂区。

说明书全文

保护装置及操作系统

技术领域

[0001] 本发明是有关于一种保护装置，特别是有关于一种具有二极管结构的保护装置。

背景技术

[0002] 一般而言，每一集成电路由许多半导体电路所构成。部分半导体电路的操作电压可能相同。因此，具有相同操作电压的半导体电路的电源端或接地端会被耦接在一起。然而，当一电源端或接地端的位准改变时，将会影响到其它电源端或接地端的位准，因而影响相对应的半导体电路的操作。

发明内容

[0003] 本发明提供一种保护装置，包括一基底、一第一掺杂区、一第一井区、一第二掺杂区、一第三掺杂区、一第四掺杂区、一第二井区、一第五掺杂区以及一第六掺杂区。基底具有一第一导电型。第一掺杂区设置在基底中，并具有一第二导电型。第一井区设置在第一掺杂区中，并具有第一导电型。第二掺杂区设置在第一掺杂区中，并未接触第一井区，并且具有第二导电型。第三掺杂区设置在第一井区中，并具有第一导电型。第四掺杂区设置在第一井区中，并具有第二导电型。第二井区设置在基底中，并具有第二导电型。第五掺杂区设置在第二井区中，并具有第一导电型。第六掺杂区设置在第二井区中，并具有第二导电型。

[0004] 本发明更提供一种操作系统，包括一第一半导体电路、一第二半导体电路以及一保护装置。第一半导体电路耦接一第一电源端以及一第一接地端，用以接收一第一操作电压以及一第二操作电压。第一操作电压大于第二操作电压。第二半导体电路耦接一第二电源端以及一第二接地端，用以接收一第三操作电压以及一第四操作电压。第三操作电压大于第四操作电压。保护装置耦接第一、第二电源端、第一及第二接地端的至少一者，并包括一基底、一第一掺杂区、一第一井区、一第二掺杂区、一第三掺杂区、一第四掺杂区、一第二井区、一第五掺杂区以及一第六掺杂区。基底具有一第一导电型。第一掺杂区设置在基底中，并具有一第二导电型。第一井区设置在第一掺杂区中，并具有第一导电型。第二掺杂区设置在第一掺杂区中，并未接触第一井区，并且具有第二导电型。第三掺杂区设置该第一井区中，并具有第一导电型。第四掺杂区设置在第一井区中，并具有第二导电型。第二井区设置在基底中，并具有第二导电型。第五掺杂区设置在第二井区中，并具有第一导电型。第六掺杂区设置在第二井区中，并具有第二导电型。

[0005] 本发明实施例具有的保护装置耦接于两半导体电路的之间，用以避免其中之一接地端的电压位准影响到另外一个的电压位准。通过保护装置中二极管的电连接，当一电源端或接地端的电压位准改变时，不会影响到其他电源端或接地端的电压位准。

[0006] 为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

[0007] 图1A～图1C为本发明的操作系统的实施例。

[0008] 图2A～图2C、图3A～图3C为本发明的保护装置的实施例。

[0009] 附图标号：

[0010] 100A、100B、100C：操作系统；

[0011] 110、120：半导体电路；

[0012] 130A、130B、130C、200A、200B、200C、300A、300B、300C：保护装置；

[0013] 151、152：电源端；

[0014] 161、162：接地端；

[0015] 170：输入输出垫；

[0016] VDD_IO、VSS_IO、VDD_Core、VSS_Core：操作电压；

[0017] 131A、131B、131C：二极管串

[0018] D1～D9、251～254：二极管；

[0019] 210：基底；

[0020] 221～229、261～264：掺杂区；

[0021] 231～233、270、292：井区；

[0022] 241～246、281～284：隔离物；

[0023] LN1～LN6：导线；

[0024] 291：埋层；

[0025] 310、320、330、340：区块。

具体实施方式

[0026] 图1A为本发明的操作系统的一实施例。如图所示，操作系统100A包括半导体电路110、120以及一保护装置130A。半导体电路110耦接一电源端151以及一接地端161。电源端
151用以接收一操作电压VDD_IO。接地端161用以接收另一操作电压VSS_IO。在本实施例中，操作电压VDD_IO大于操作电压VSS_IO。

[0027] 半导体电路120耦接一电源端152以及一接地端162。电源端152用以接收一操作电压VDD_Core。接地端162用以接收另一操作电压VSS_Core。在本实施例中，操作电压VDD_Core大于操作电压VSS_Core。在另一实施例中，操作电压VDD_IO相似操作电压VDD_Core，并且操作电压VSS_IO相似操作电压VSS_Core。

[0028] 保护装置130A耦接在接地端161与162之间，用以避免接地端161的位准影响接地端162的位准。在本实施例中，保护装置130A具有一二极管串131A。二极管串131A包括二极管D1与D2。二极管D1的阳极耦接接地端161，其阴极耦接二极管D2的阳极。二极管D2的阴极耦接接地端162。当接地端161所接收到的操作电压VSS_IO的位准上升时，接地端162所接收到的操作电压VSS_Core的位准不会受到影响。本发明并不限定二极管串131A的二极管数量。在其它实施例中，二极管串131A具有3个或以上的二极管。

[0029] 在本实施例中，在二极管串131A的多个二极管中，一第一二极管的种类不同于一第二二极管的种类。举例而言，二极管D1是N+/PW二极管，而二极管D2是P+/NW二极管。在另一实施例中，二极管D1是P+/NW二极管，而二极管D2是N+/PW二极管。在其它实施例中，当二极管串131A具有多个二极管时，则多个二极管中的至少一者为N+/PW二极管，而其余的二极管的至少一者为P+/NW二极管。稍后将说明N+/PW二极管与P+/NW二极管的半导体结构。

[0030] 在一些实施例中，保护装置130A更包括一二极管D3，但并非用以限制本发明。在其它实施例中，二极管D3可被省略。二极管D3用以避免接地端162的一静电放电电流进入接地端161，因而影响半导体电路110的运作。在本实施例中，二极管D3的阳极耦接接地端162，其阴极耦接接地端161。

[0031] 图1B为本发明的操作系统的另一实施例。图1B相似图1A，不同之处在于，图1B的保护装置130B耦接于电源端151与152之间，用以避免操作电压VDD_IO影响操作电压VDD_Core。由于保护装置130B的结构与动作原理与图1A的保护装置130A相似，故不再赘述。

[0032] 图1C为本发明的操作系统的另一实施例。图1C相似图1A，不同之处在于，图1C的保护装置130C耦接于电源端151与一输入输出垫170之间，用以避免输入输出垫170的位准影响操作电压VDD_IO的位准。由于保护装置130C的结构与动作原理与图1A的保护装置130A相似，故不再赘述。

[0033] 图2A为本发明的保护装置的一实施例。如图所示，保护装置200A包括一基底210、掺杂区221～226、井区231～232以及隔离物241～245。基底210具有一第一导电型。基底210可为一半导体基板，例如硅基板。此外，上述半导体基板亦可为元素半导体，包括锗(germanium)；化合物半导体，包括碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。此外，基底210也可以是绝缘层上覆半导体(semiconductor on insulator)。在一实施例中，此基底210可为未掺杂的基板。然而，在其它实施例中，基底210亦可为轻掺杂的基板，例如轻掺杂的P型或N型基板。

[0034] 掺杂区221设置在基底210中，并具有一第二导电型。第一导电型与第二导电型相异。举例而言，当第一导电型为P型时，则第二导电型为N型。相反地，当第一导电型为N型时，则第二导电型为P型。在一实施例中，掺杂区221可通过离子注入步骤形成。例如，当此第二导电型为N型时，可于预定形成掺杂区221的区域注入磷离子或砷离子以形成掺杂区221。然而，当此第二导电型为P型时，可于预定形成掺杂区221的区域注入硼离子或铟离子以形成掺杂区221。在本实施例中，掺杂区221为一深井区(deep well)，用以包围井区231。

[0035] 井区231设置在掺杂区221中，并具有第一导电型。掺杂区222设置在掺杂区221中，并未接触井区231，并且具有第二导电型。掺杂区223设置在井区231中，并具有第一导电型。掺杂区224设置在井区231中，并具有第二导电型。在本实施例中，掺杂区223与224构成一二极管251。当第一导电型为P型并且第二导电型为N型时，则二极管251为一N+/PW二极管。相反地，当第一导电型为N型并且第二导电型为P型时，则二极管251为一P+/NW二极管。

[0036] 井区232设置在基底210中，并具有第二导电型。掺杂区225设置在井区232中，并具有第一导电型。掺杂区226设置在井区232中，并具有第二导电型。在本实施例中，掺杂区225与226构成一二极管252。当第一导电型为P型并且第二导电型为N型时，则二极管252为一P+/NW二极管。相反地，当第一导电型为N型并且第二导电型为P型时，则二极管252为一N+/PW二极管。

[0037] 此外，掺杂区221、222、224、226与井区232均具有第二导电型。在一实施例中，掺杂区222、224与226的杂质浓度相似，均高于掺杂区221与井区232的杂质浓度。另外，基底210、井区231、掺杂区223以及225均具有第一导电型。在一实施例中，掺杂区223与225的杂质浓度相似，均高于基底210以及井区231的杂质浓度。

[0038] 隔离物241～245用以隔离掺杂区222～226。在本实施例中，掺杂区222设置在隔离物241与242之间。掺杂区223设置在隔离物242与243之间。掺杂区224设置在隔离物243与244之间。隔离物245设置在掺杂区225与226之间。在一实施例中，隔离物241～245为浅沟槽隔离结构(STI structure)。隔离物241～245的形成包括了通过一光刻工艺以图案化基底
210、于基底210内刻蚀(举例来说，通过干刻蚀、湿刻蚀、其他适当刻蚀工艺或其组合)出如沟槽的一凹口，以及填满(举例来说，通过使用化学气相沉积)此凹口。

[0039] 在本实施例中，一导线LN1电连接掺杂区224与225，用以串联二极管251与252。串联的二极管251与252可作为图1A～图1C中的二极管串131A～131C的一者。为方便说明，假设图2A的二极管251与252作为图1A的二极管D1与D2。如图1A所示，由于二极管D1的阳极耦接接地端161，并且二极管D2的阴极耦接接地端162，因此，图2A中的掺杂区223电连接接地端161，掺杂区226电连接接地端162。在此例中，掺杂区222电连接电源端151，但并非用以限制本发明。掺杂区222也可电连接接地端161或是为一浮接状态(floating)。

[0040] 在其它实施例中，串联的二极管251与252也可作为图1B的二极管D4与D5。在此例中，掺杂区223需电连接至电源端151，并且掺杂区226需电连接至电源端152。此时，掺杂区222可耦接至电源端151或是为一浮接状态。

[0041] 另外，串联的二极管251与252可作为图1C的二极管D7与D8。在此例中，图2A的掺杂区223需电连接至输入输出垫170，并且掺杂区226需电连接至电源端151。此时，掺杂区222可耦接至电源端151或是为一浮接状态。

[0042] 图2B为本发明的保护装置的另一可能示意图。图2B相似图2A，不同之处在于，图2B的保护装置200B更包括一井区233、掺杂区227、228以及一隔离物246。在本实施例中，井区233设置在基底210中，并具有第二导电型。在一实施例中，井区233的杂质浓度相似井区232的杂质浓度。

[0043] 掺杂区227设置在井区233之中，并具有第一导电型。在一实施例中，掺杂区227的杂质浓度相似掺杂区223的杂质浓度。此外，掺杂区228设置在井区233之中，并具有第二导电型。隔离物246设置在掺杂区227与228之间。在一实施例中，掺杂区228的杂质浓度相似掺杂区224的杂质浓度。在本实施例中，掺杂区227与228构成一二极管253。

[0044] 在一实施例中，二极管253可作为图1A中的二极管D3。请参考图1A，二极管D3的阳极耦接接地端162，其阴极耦接接地端161，因此，在图2B中，掺杂区227通过导线LN2电连接至接地端162，掺杂区228电连接接地端161。在其它实施例中，二极管253亦可作为图1B中的二极管D6。在此例中，图2B的掺杂区227需改电连接至电源端152，并且掺杂区228需改电连接至电源端151。此外，二极管253亦可作为图1C中的二极管D9。在此例中，图2B的掺杂区227需改电连接至电源端151。此外，掺杂区228需改电连接至输入输出垫170。

[0045] 图2C为本发明的保护装置的另一实施例。图2C相似图2A，不同之处在于，在图2C中，掺杂区221包括一埋层(buried layer)291以及一井区292。埋层291具有第二导电型。当第二导电型为N型时，则埋层291称为一N型埋层(N-type buried layer；NBL)。相反地，当第二导电型为P型时，则埋层291称为一P型埋层(P-type buried layer；PBL)。井区292设置在埋层291之上，具有第二导电型，并围绕(surround)井区231。在本实施例中，掺杂区229通过导线LN3电连接电源端151。

[0046] 图3A为本发明的保护装置的另一实施例。图3A相似图2A，不同之处在于，图3A的保护装置300A多了掺杂区261～264、井区270以及隔离物281～284。掺杂区261设置在基底210之中，并具有第二导电型。在本实施例中，掺杂区261为一深井区，用以包围井区270。在其它实施例中，掺杂区261相似图2C的掺杂区221，具有一埋层以及一第二导电型的井区，用以包括井区270。

[0047] 井区270设置在掺杂区261之中，并具有第一导电型。掺杂区262设置在掺杂区261之中，并未接触井区270，并具有第二导电型，掺杂区263设置在井区270之中，并具有第一导电型。掺杂区264设置在井区270之中，并具有第二导电型。在本实施例中，掺杂区261、262与264均具有第二导电型。掺杂区262与264的杂质浓度相似，均大于掺杂区261的杂质浓度。在其它实施例中，掺杂区262的杂质浓度相似于掺杂区222的杂质浓度。此外，掺杂区261的杂质浓度相似于掺杂区221的杂质浓度。

[0048] 掺杂区263与井区270均具有第一导电型。掺杂区263的杂质浓度大于井区270的杂质浓度。在一实施例中，掺杂区263的杂质浓度相似掺杂区223的杂质浓度。井区270的杂质浓度相似井区231的杂质浓度。

[0049] 在本实施例中，掺杂区263与264构成一二极管254。由于掺杂区263通过导线LN4电连接掺杂区226。因此，二极管251、252以及254串联在一起，用以作一二极管串。

[0050] 假设第一导电型为P型，第二导电型为N型时，则二极管251与254属于N+/PW二极管，而二极管252属于P+/NW二极管。在其它实施例中，若第一导电型为N型，第二导电型为P型时，则二极管251与254属于P+/NW二极管，而二极管252属于N+/PW二极管。

[0051] 假设二极管251、252与254作为第1A图的二极管串131A时，则掺杂区223需电连接至接地端161、掺杂区264需电连接至接地端162。在此例中，掺杂区222与262可电连接至电源端151，但并非用以限制本发明。在其它实施例中，掺杂区222与262可电连接至接地端161或是为一浮动状态。

[0052] 另外，在第3A图中，区块310包括掺杂区221～224、井区231以及隔离物241～244，区块320包括掺杂区225～226、井区232以及隔离物245，区域330包括掺杂区261～264、井区270以及隔离物281～284。在本实施例中，区块320设置在310与330之间。因此，二极管252串联在二极管251与254之间。在此例中，二极管251与254为相同种类的二极管，但不同于二极管252。

[0053] 在其它实施例中，区块330的半导体结构可能相似于区块320的半导体结构。在此例中，二极管252与254为相同种类的二极管，如P+/NW二极管或N+/PW二极管。在另一实施例中，区块310的半导体结构相似于区块320的半导体结构。在此例中，二极管251与252为相同种类的二极管，如P+/NW二极管或N+/PW二极管。

[0054] 图3B为本发明的保护装置的另一实施例。图3B相似图3A，不同之处在于，区块330设置在区块310与320之间，并且掺杂区224通过导线LN5电连接至掺杂区263，并且掺杂区264通过导线LN6电连接至掺杂区225。因此，在图3B中，二极管254串联在二极管251与252之间。

[0055] 本发明并不限定区块310、320与330之间的设置关系。只要将区块310、320与330的二极管串联在一起，便可作为二极管131A、131B或是131C。在图3A中，区块320设置在区块310与330之间。在图3B中，区块330设置在区块310与320之间。在其它实施例中，区块310可能设置在区块320与330之间。在此例中，区块310的左侧为区块320，区块310的右侧为区块
330。

[0056] 图3C为本发明的保护装置的另一实施例。图3C相似图3A，不同之处在于图3C的保护装置300C多了区块340。区域340提供了一二极管253。在本实施例中，区块340包括一井区233、掺杂区227、228以及一隔离物246。掺杂区227与228构成二极管253。当掺杂区227电连接至接地端162，并且掺杂区228电连接至接地端161时，二极管253并联二极管251、252与
254所构成的二极管串，用以疏导接地端162的ESD电流进入接地端161。在其它实施例中，区块340的半导体结构亦可应用至图3B。

[0057] 本发明并不限定二极管串的二极管数量。只要二极管串里的一第一二极管为N+/PW二极管，并且一第二二极管为P+/NW二极管，其余二极管可为N+/PW二极管或是P+/NW二极管。另外，本发明亦不限制N+/PW二极管与P+/NW二极管的排列顺序。在一实施例中，一第一N+/PW二极管可能串联在两P+/NW二极管之间，或是串联在一N+/PW二极管与一第二P+/NW二极管之间。此外，一第一P+/NW二极管可能串联在两N+/PW二极管之间(如图3A所示)，或是串联在一第二P+/NW二极管与一N+/PW二极管之间。

[0058] 除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中相关技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。

[0059] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求为准。

标题	发布/更新时间	阅读量
改进型分布式核心操作系统-专利编号CN1881945A	2020-05-11	865
操作系统-专利编号CN104662512A	2020-05-12	285
操作系统-专利编号CN104662512B	2020-05-11	901
操作系统-专利编号CN104850273A	2020-05-13	650
改进型分布式核心操作系统-专利编号CN1881944A	2020-05-11	560
操作系统-专利编号CN107428298A	2020-05-11	669
操作系统-专利编号CN105629915A	2020-05-12	462
操作系统-专利编号CN103136046A	2020-05-13	31
操作系统-专利编号CN106331407A	2020-05-12	246
操作系统-专利编号CN100392598C	2020-05-13	275

保护装置及操作系统

保护装置及操作系统

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式