控制参考信号产生器的系统和控制误差信号模式的方法专利检索-控制信号信号信号处理专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

控制参考信号产生器的系统和控制误差信号模式的方法

阅读：476发布：2021-02-24

IPRDB可以提供控制参考信号产生器的系统和控制误差信号模式的方法专利检索，专利查询，专利分析的服务。并且当产生参考信号用于∑-Δ调制器反馈路径中的数-模转换器时，该参考信号可以包含调制的误差信号，例如，当该参考信号产生器实施动态元件匹配时。通过根据从∑-Δ调制器输出的比特流控制该参考信号产生，可以减小该参考信号与比特流的互调制效果。，下面是控制参考信号产生器的系统和控制误差信号模式的方法专利的具体信息内容。

权利要求

1.一种用于控制∑-Δ调制器的参考信号产生器的系统，包括：

∑-Δ调制器，用于提供来自输入信号的比特流，该调制器具有包含数-模转换器DAC的反馈路径；

用于提供该DAC的参考信号的参考信号产生器，该参考信号产生器产生包含误差信号模式的参考信号；和控制电路，用于控制∑-Δ调制器的参考信号产生器中的误差信号模式，该控制电路配置用于：接收来自∑-Δ调制器的比特流，该比特流包括第一值和第二值的序列；和产生控制信号，所述控制信号根据该比特流来控制误差信号模式，其中，所述产生控制信号包括对该比特流中的第一值和第二值中的每个值的、一系列分开的状态进行排序。

2.根据权利要求1的系统，其中该参考信号产生器被设置为实施动态元件匹配，该误差信号模式来自动态元件匹配。

3.根据权利要求2的系统，其中该动态元件匹配假设多个状态，设置该控制信号以假设第一值和第二值中的每个值的分开的状态序列。

4.根据权利要求2或3的系统，其中该动态元件匹配产生残余物，该误差信号模式包括该动态元件匹配残余物。

5.根据权利要求1至3中任一项所述的系统，其中该参考信号产生器包括斩波放大器，该误差信号模式来自该斩波放大器的斩波。

6.根据权利要求3的系统，其中分开的状态序列中的至少一个包括循环模式。

7.根据权利要求6的系统，还包括用于设置状态序列中下一状态的装置，以使下一状态具有与前一状态不同的值。

8.根据权利要求7的系统，其中该状态序列包括第一状态和第二状态，并且用于设置状态序列中下一状态的装置包括用于在第一状态和第二状态之间切换状态序列中每个状态的装置。

9.根据权利要求7的系统，其中所述设置装置包括循环计数器。

10.根据权利要求7的系统，其中所述设置装置包括状态机。

11.根据权利要求10的系统，其中通过比特流选择性地启用每个状态机。

12.根据权利要求10的系统，其中，所述状态机包括第一状态机和第二状态机，通过比特流中不同的值选择性地启用第一状态机和第二状态机中的每个状态机。

13.根据权利要求8的系统，其中，所述用于在第一状态和第二状态之间切换状态序列中每个状态的装置包括触发器。

14.根据权利要求7的系统，包括第一触发器和第二触发器，通过比特流中不同的值选择性地启用第一触发器和第二触发器中的每个触发器。

15.根据权利要求1的系统，其中该∑-Δ调制器包括具有可编程增益的模拟∑-Δ调制器，其中该控制电路包括第一数字∑-Δ调制器和第二数字∑-Δ调制器，通过比特流中不同的值选择性地启用第一数字∑-Δ调制器和第二数字∑-Δ调制器中的每个调制器。

16.根据权利要求1的系统，其中该数-模转换器DAC包括单比特DAC。

17.根据权利要求1的系统，其中该数-模转换器DAC包括多比特DAC。

18.一种控制∑-Δ调制器的参考信号产生器中的误差信号模式的方法，包括：接收来自∑-Δ调制器的比特流，该比特流包括第一值和第二值的序列；以及产生控制信号，根据该比特流来控制误差信号模式，其中，产生控制信号的步骤包括对用于比特流中的每个值的、一系列分开的状态进行排序。

19.根据权利要求18的方法，其中根据该参考信号产生器中的动态元件匹配产生该误差信号模式。

20.根据权利要求18或19的方法，其中，所述产生控制信号的步骤包括：响应于比特流中的第一值，选择性地启用第一状态机，并且响应比特流中的第二值，选择性地启用第二状态机。

21.根据权利要求18或19的方法，其中该参考信号产生器包括斩波放大器，所述方法还包括响应比特流中的第一值，选择来自第一触发器的输出，和响应比特流中的第二值，选择来自第二触发器的输出，其中第一触发器提供第一序列值，第一序列值对应于比特流中的第一值，以及第二触发器提供第二序列值，第二序列值对应于比特流中的第二值。

22.根据权利要求18或19的方法，其中产生控制信号的步骤包括响应于比特流中的第一值选择性地启用第一数字∑-Δ调制器，并且响应于比特流中的第二值选择性地启用第二数字∑-Δ调制器。

说明书全文

控制参考信号产生器的系统和控制误差信号模式的方法

技术领域

[0001] 本发明涉及∑-Δ调制器，尤其是但不排他地涉及在∑-Δ调制器的精密前端使用的动态元件匹配技术。

[0002] 背景技术

[0003] 在精密接口电子设备中，精确度通常取决于片上部件的匹配。需要匹配的部件通常由具有一致布局的相同大小的单位元件构成。为了改善这些单位元件的匹配超过好的布局所能实现的匹配，可以使用一种已知技术，被称为动态元件匹配。实际上，一组开关用于动态交换该单位元件。用于减小放大器偏置的斩波技术可认为是动态元件匹配技术，在此该单位元件是差分放大器的两个半条电路。动态元件匹配发生于一系列步骤中，典型的等于单位元件的数量。在这些步骤中，输入信号保持不变，而每个物理单位元件占据了电路中其他单位元件的位置。因此，对于每个步骤，由于元件失配，该电路具有特定误差，但是所有步骤的平均误差将被认为很小。该电路的输出可以看作是希望的输出与残余物(即来自动态元件匹配的误差信号)的叠加，该残余物需要被过滤出。

[0004] 使用动态元件匹配的接口电路可在∑-Δ调制器的前端中使用，例如，用于信号调节或用于产生如在智能温度传感器中需要的精密参考。∑-Δ调制器被广泛的使用，并且它们的原理容易理解。

[0005] 图1示意了常规的∑-Δ调制器，包括环路滤波器1，量化器2和包含数-模转换器DAC3的反馈路径，该转换器基于参考信号4执行数字到模拟转换。在加法节点5中从该输入信号中减去该DAC3的输出。∑-Δ调制器对该输入信号充当低通滤波器，并且对于量化噪声充当高通滤波器。该∑-Δ调制器的低通特性可用于过滤出动态元件匹配残余物。 [0006] 然而，必须注意，如果调制的误差信号，如动态元件匹配误差信号存在于提供给∑-Δ调制器的参考信号4中，其可例如从参考它自己的动态元件匹配信号中或者从信号路径中的动态元件匹配的串扰中产生。由于该参考可有效的与该∑-Δ调制器的比特流相乘，可发生在该比特流与该调制的误差信号之间的互调制。如果该比特流具有在该调制的误差信号的谐波上或在其附近的频率成分，这会将误差信号部分带回到DC，从而它不能被合适的过滤。

[0007] 该问题示意在图2所示的电路中，该电路包括单比特DAC 3。该单比特DAC被建模为乘法器3，其输入从该量化器2输出的比特流bs和由斩波放大器6产生的参考电压Vref。由此，该参考包含斩波残余物。该斩波放大器包括第一和第二乘法器7a、7b和运算放大器
8。显示的运算放大器具有求和节点9，将偏置电压Vos添加到参考电压输入中，当该输入连接在一起时其表示该运算放大器的输出电压。由此，该参考信号具有幅度为+/-Vos的波动。
如果该参考被斩波在频率fSD/2，在每个时钟周期上，该控制信号Φchop在-1和1之间交替。
当该斩波残余物乘以包含相同{-1，1，-1，1，-1，1}模式的比特流时，DC误差产生。 [0008] 图3a和3b显示二阶Σ-Δ调制器的量化噪声作为DC输入电平的函数，用于没有斩波残余物的理想参考(图3a)和用于在f2/D具有1％偏置的具有斩波残余物的参考(图
3b)。在后一种情况中，由于互调制，量化噪声非常高。

[0009] 对于动态元件匹配的情况，在现有技术中对于互调制问题已经提出多种解决方案。最直接的方案是以等于或高于Σ-Δ调制器的时钟频率fSD的频率计时该动态元件匹配电路，以便在该比特流的频谱成分的频率域中不存在重叠，其集中在fSD/2的周围，并且是动态元件匹配残余物。然而，该方案要求该环路滤波器1能处理更快的动态元件匹配残余物。对于典型的开关电容器实施方式，需要具有较大带宽的运算放大器，导致增加功耗。 [0010] 第二种方案是以比fSD低很多的频率计时该动态元件匹配电路。这减小了互调制影响，由于在比特流中的量化噪声向着fSD/2成形。实质上，这意味着该动态元件匹配残余物位于该Σ-Δ调制器的基带中或在其附近，并且需要由抽取滤波器过滤，该抽取滤波器与Σ-Δ调制器一起使用以减小该采样率。该方法不增加对Σ-Δ调制器的要求，和第一方案相比，重要的不利之处是该动态元件匹配误差信号没有被完全过滤并且保留了残余误差。

[0011] 第三方案没有前两个方案的缺点，它使用伪随机时钟控制该动态元件匹配。这将该动态元件匹配误差信号的能量扩展到较宽频带上，从而在它的频谱中不存在峰值，该频谱与该比特流的频谱峰值一致。可以使用接近fSD的频率，避免与比该fSD低很多的频率有关的残余误差。然而，该方案的缺点是在信号频带中增加的噪声电平和需要附加电路以产生该伪随机信号。

[0012] 当在该多比特DAC的元件中应用动态元件匹配时，失配整形技术公知的用于减轻在多比特Σ-Δ调制器中发生的互调制问题。然而，这些技术的目的是线性化多比特DAC，而不是减小单比特DAC中的偏置和增益误差。

发明内容

[0013] 本发明的目的是解决上述问题。

[0014] 根据本发明，提供一种系统用于控制Σ-Δ调制器的参考信号产生器，该系统包括用于来自输入信号的比特流的Σ-Δ调制器，该调制器具有包含数-模转换器DAC的反馈路径，用于提供用于DAC的参考信号的参考信号产生器，该产生器产生包含误差信号模式的参考信号，和控制模块，用于接收比特流并且产生控制信号，根据比特流用于控制误差信号模式。

[0015] 该参考信号产生器可设置为识时动态元件匹配，例如，该误差信号模式包括动态元件匹配残余物。

[0016] 该参考信号产生器可包括斩波放大器，通过在该斩波放大器中的斩波产生该误差信号模式。

[0017] 该比特流可包括第一和第二值的序列，并且该动态元件匹配可设置为假设多个状态，设置该控制信号以假设分开的状态序列用于第一和第二值中的每个值。 [0018] 分开的状态序列中的至少一个可包括循环模式。

[0019] 该系统还包括在状态序列中用于设置下一状态的装置，以具有与前一状态不同的值。

[0020] 该状态序列可包括第一和第二状态，并且用于设置序列中下一状态的装置可包括用于在第一和第二值之间转换每个状态值的装置。通过触发器，如D型触发器可执行该转换。

[0021] 该设置装置可包括循环计数器，在此序列中的每个值与前一值不同。该设置装置通常是状态机，其可通过比特流进行选择。

[0022] 该系统还包括第一和第二状态机，通过比特流中不同的值可选择每个状态机，因而产生分开的状态序列用于比特流中不同的值。

[0023] 替代的，该Σ-Δ调制器可包括具有可编程增益的模拟Σ-Δ调制器，其中该控制模块包括第一和第二数字Σ-Δ调制器，通过比特流中不同的值选择每个调制器。 [0024] 通过安排该控制信号以具有与比特流中的每个值对应的分开的序列，可安排该控制信号以便对于比特流中的每个值，该误差信号模式最终达到平衡。

[0025] 该数-模转换器可包括单比特DAC或多比特DAC。

[0026] 根据本发明，还提供一种控制电路，用于控制用于Σ-Δ调制器的参考信号产生器中的误差信号模式，该控制电路配置为接收来自Σ-Δ调制器的比特流，并且产生控制信号，根据该比特流用于控制误差信号模式。

[0027] 根据本发明，还提供一种控制Σ-Δ调制器的参考信号产生器中的误差信号模式的方法，包括接收来自Σ-Δ调制器的比特流，并且产生控制信号，根据该比特流用于控制误差信号模式。

[0028] 通过提供由该产生的比特流控制的误差信号模式，可以减轻互调制的反作用，因而减小DC误差。实施该控制的范例包括控制动态元件匹配电路，控制斩波放大器中的斩波，并且控制数字Σ-Δ调制器，该调制器提供参考信号用于模拟Σ-Δ调制器。附图说明

[0029] 本发明的实施例将参考范图通过范例来描述，附图中：

[0030] 图1示意了常规现有技术的Σ-Δ调制器的基本结构；

[0031] 图2示意了包含作为参考信号产生器的斩波放大器的现有技术Σ-Δ调制器； [0032] 图3a是示意对于理想参考，二阶Σ-Δ调制器的量化误差作为DC输入电平的函数的图表；

[0033] 图3b是示意对于在fSD/2具有1％偏置斩波的参考，二阶Σ-Δ调制器的量化误差作为DC输入电平的函数的图表；

[0034] 图4是根据本发明用于实施比特流控制参考信号产生的电路框图； [0035] 图5a是示意对于理想参考，二阶Σ-Δ调制器的量化误差作为DC 输入电平的函数的图表；

[0036] 图5b是示意对于根据本发明通过在fSD/2具有1％偏置的比特流控制斩波放大器产生的参考，二阶Σ-Δ调制器的量化误差作为DC输入电平的函数的图表； [0037] 图6是示意根据本发明，用于实施该比特流控制参考信号产生算法的基本处理步骤的流程图，该算法包括比特流控制动态元件匹配和比特流控制斩波；

[0038] 图7是显示根据本发明在动态元件匹配的普通情况下，利用两个状态机实施控制的框图；

[0039] 图8是根据本发明显示在参考信号产生电路中的动态元件匹配的控制实施的框图，该参考信号产生电路利用单个状态机用于单极输入范围；

[0040] 图9是示意在根据本发明的斩波放大器中的参考信号的比特流控制产生的框图； [0041] 图10是根据本发明示意在用于单极输入范围的斩波放大器中的参考信号的比特流控制产生的框图；

[0042] 图11是示意利用数字Σ-Δ调制器的比特流调制参考信号的框图；和 [0043] 图12是根据本发明示意图11的电路怎样能用于实施比特流控制的调制的框图。具体实施方式

[0044] 图4示意了根据本发明的系统，该系统用于实施Σ-Δ调制器的参考信号的比特流控制产生，该系统包括Σ-Δ调制器10、参考信号产生电路20、和控制信号产生器30，该控制信号产生器用于提供控制信号φCTRL以控制该参考信号的产生。该控制信号产生器30在控制信号的产生中使用由该Σ-Δ调制器产生的比特流bs，这在下面将详细描述。 [0045] 图4可以被认为表示了本发明最普通的实施，其中该参考信号产生器是产生用于Σ-Δ调制器的参考的模块，该调制器中DC值是准确的，但是其包含了一些被调制的误差信号。例如，该参考产生器可包括斩波放大器，或者更普通的包含动态元件匹配电路。 [0046] 如在介绍图2所讨论的那样并再次参考图2，其中该参考信号产生电路20包括斩波放大器，当该斩波残余物乘以包含相同比特模式的比特流时产生DC误差。本发明背后的原理是确保对于比特流中的所有‘0’值和比特流中的所有‘1’值，该斩波残余物最终达到平衡。用于实施该原理的一种算法将被详细描述，首先用于斩波放大器的情况，然后用于动态元件匹配的更普遍的情况，斩波被认为是动态元件匹配的一个子集。

[0047] 对于斩波放大器的控制，当当前的比特流值是‘0’时，并当该比特流上一个具有‘0’值时，将该控制信号φchop设置为它所具有的值的逆值。如果当前的比特流值是‘1’，当该比特流的上一个值为‘1’时，将该控制信号φchop设置为它所具有的值的逆值。 [0048] 例如：

[0049] 位置 0123456789...

[0050] 比特流 0100110110101010111110000

[0051] φchop 0010101100110011010100101

[0052] 因此，对于在位置‘0’的比特流的第一个‘0’值，不存在前一个值，并且将φchop设置为初始值，例如‘0’。对于在位置2的比特流的第二个‘0’值，对于比特流中的‘0’值，φchop的前一个值是‘0’(位置‘0’)，从而位置2的值设置为‘1’。在位置3，回顾位置2，φchop再一次被设置为逆值，即‘0’。用于‘0’比特流的φchop的下个值将是‘1’(位置6)。该过程继续用于所有其他的位置，并且类似用于比特流中的‘1’值。

[0053] 该过程的结果是下划线值，其对应于比特流中的‘1’，显示为010101010...模式，该非下划线值也是如此，其对应于‘0’，因而提供参考信号与比特流乘法上的平均效果。 [0054] 图5a和5b示意了该比特流控制斩波技术对于图2的调制器的应用，显示了在量化误差中不存在明显的增加。图5a再次显示了用于理想参考的量化误差作为DC输入电平的函数，而图5b根据本发明显示了对于由具有1％初始偏置的比特流控制斩波放大器产生的参考的量化误差。

[0055] 对于多相动态元件匹配的普通情况，用于产生该动态元件匹配控制信号的算法保证对于比特流中的‘0’和‘1’，该动态元件匹配残余物最终达到平衡。因此，如果该比特流值是‘0’或‘1’，该控制信号前进到一个状态，该状态跟随在当比特流分别持续为‘0’或‘1’时被激活的状态之后。例如，如果存在4个动态元件匹配状态(0，1，2，3)，该算法导致下面的状态序列：

[0056] 位置 0123456789...

[0057] 比特流 0100110110101010111110000

[0058] 状态 0012123300112233012300123

[0059] 因此，对于在位置‘0’的比特流的第一个‘0’值，不存在前一个值，并且将控制信号φDEM设置为初始值，例如，状态0。对于在位置2的比特流的第二个‘0’值，对于比特流中的‘0’值，中的前一个状态是0(在位置0)，从而位置2的值设置为状态1。在位置3，回顾位置2，φDEM再一次提前到下一状态，即状态2。用于‘0’比特流的φDEM的下个值将是状态3(位置6)，并且对于比特流下一个‘0’值还原到状态0(位置9)。该过程继续用于所有其他位置。

[0060] 该过程的结果是下划线值，其对应于比特流中的1，显示为循环01230123...模式，该非下划线值也是如此，其对应于‘0’，因而提供比特流与参考信号乘法上的平均效果。 [0061] 图6是示意在实施比特流控制动态元件匹配算法时的基本处理步骤的流程图，该算法包括比特流控制斩波。

[0062] 该过程从选择比特流的下一个比特开始(步骤s 0)。该算法确定该比特是‘1’还是‘0’(步骤s 1)。对于‘1’，该算法确定用于前一个‘1’比特的控制信号状态的值(步骤s 2)。然后，该算法移动该控制信号到下一个状态(步骤s 3)。可以将斩波考虑为2状态动态元件匹配处理，以便两个状态相互倒置。对比特流中的‘0’值，采用相同的处理；该算法确定用于前一个‘0’比特的控制信号状态的值(步骤s 4)，并将该控制信号移动到下一个状态(步骤s 5)。在两个情况下，该过程返回到选择下一个比特(步骤s 0)。 [0063] 本领域技术人员应当理解，发生初始化处理以将该状态设置为第一次在比特流中遭遇‘1’或‘0’的初始值。

[0064] 与上述解决互调制问题的方案相比，比特流控制的动态元件匹配具有这样的优点，该动态元件匹配电路被同步为最多与该Σ-Δ调制器的时钟频率一样快，因而不需要较快的实施该环路滤波器。另外，作为在低频动态元件匹配的情况中，不存在限制性能的明显的残余物，并且作为在伪随机动态元件匹配的情况中，在量化噪声中无明显增加。通过下面描述的详细实施中将清楚在大多数情况下需要非常少的附加电路。

[0065] 将详细描述本发明的实施方式。

[0066] 图7是示意用于具有动态元件匹配的参考信号产生电路的比特流控制的动态元件匹配算法的实施方式的框图。参考图7，该Σ-Δ调制器10包括求和节点11、环路滤波器12、比较器13和乘法器14，表示单比特数-模转换器。

[0067] 该调制器10在该求和节点11上接收输入信号Vin，在此Vin在-Vref到Vref的范围内。该求和节点11的输出被连接到该环路滤波器12的输入，并且该环路滤波器12的输出被输出给该比较器13的输入。将该比较器设置为1比特模-数转换器，并且输入时钟信号ΦSD。该比较器13的输出是调制器输出，其连接到该乘法器14的输入。该乘法器14也接收来自该参考信号产生电路20的参考信号。

[0068] 在本发明的一个范例中，其中在该参考信号产生电路20中实施多相动态元件匹配，该控制信号产生器30包括第一和第二动态元件匹配控制状态机31、32，输入与该比较器13相同的时钟信号ΦSD。该产生器30还包括两个输入多路复用器33和第一和第二逻辑缓冲器34、35。第一逻辑缓冲器34是非反相缓冲器，而第二逻辑缓冲器35是反相缓冲器。该缓冲器用于允许具有双极输入范围的该调制器的比特流馈送到逻辑电路中，并且表示从{-1，1}到{0，1}的映射，即，在输入端的-1转换为输出端的逻辑‘0’，在输入端的1转换为输出端的逻辑‘1’。

[0069] 第一和第二状态机31、32的输出被作为输入馈送到该多路复用器33。该多路复用器33的输出提供用于该参考产生电路20的控制信号。该第一和第二状态机31、32分别包括第一和第二使能输入36、37。第一使能输入36接收从该调制器10的输出取得并且通过第一和第二逻辑缓冲器34、35的使能信号。第二使能输入37接收来自该调制器10的输出、并只通过该非反相缓冲器的使能信号。该信号也用于控制该多路复用器33。 [0070] 当该调制器输出是-1，该多路复用器控制输入是‘0’，该第一状态机31被启用，并且第二状态机32被禁止，以便该第一状态机的输出用于控制该动态元件匹配电路。当该调制器输出是1，该多路复用器控制输入是‘1’，该第一状态机31被禁止，并且第二状态机32被启用，以便该第二状态机的输出用于控制该动态元件匹配电路。该状态机用于实施上述比特流控制的动态元件匹配算法，以产生用于比特流中的0和1的相应的一组值。 [0071] 对于单极输入范围，其中Vin位于范围0到Vref，如果比特流值是0，不需要输入到该调制器的参考信号。由此，只通过一个状态机31实施该比特流控制的动态元件匹配算法，如图8所示。每次该比特流值是1时启用该状态机，并且每次该值是0时禁止该状态机。

[0072] 图9示意了需要动态元件匹配控制电路以实施动态元件匹配的特殊情况，在此通过斩波放大器产生该参考信号。

[0073] 图9显示了Σ-Δ调制器10，斩波放大器20和控制信号产生器40，产生器用于提供控制信号以控制斩波放大器20的斩波。该斩波放大器20包括第一和第二乘法器21，22、添加偏置电压Vos的加法器23和具有单位增益24的缓冲放大器。该斩波控制信号产生器40包括第一和第二D型触发器41、42、多路复用器43、第一和第二逻辑缓冲器44、45，第一和第二“异或”逻辑(XOR)门46、47和输出缓冲器48。该第一逻辑缓冲器44是非反相缓冲器，而第二逻辑缓冲器45是反相缓冲器。

[0074] 该第一非反相缓冲器44的输出连接到多路复用器控制输入。在该缓冲器输出的‘0’意味着在多路复用器标记‘0’的输入作为控制信号Φchop被发送，而在缓冲器输出的‘1’意味着，标记为‘1’的输入作为控制信号被发送。该非反相缓冲器44的输出也连接第一XOR门46的一个输入，并且连接该反相缓冲器45的输入。该反相缓冲器45的输出连接第二XOR门47的一个输入。

[0075] 第一和第二XOR门46、47的输出分别连接第一和第二触发器41、42的D输入，并且第一和第二触发器41、42的输出分别连接该多路复用器43的‘1’和‘0’。该第一和第二触发器41、42的输出分别连接第一和第二XOR门46、47的剩余输入。

[0076] 该多路复用器43的输出经过该输出缓冲器48以将该{0，1}逻辑信号格式转换为该斩波控制信号的{-1，1}格式。

[0077] 该调制器接收来自该斩波放大器20的参考信号Vref，其依次由该斩波控制信号Φchop控制。

[0078] 通过该斩波控制信号产生器40产生该斩波控制信号Φchop。如果该比特流的当前值是‘1’，第一触发器41改变下一个时钟周期的状态。如果该比特流的当前值是‘0’，第二触发器42在下一个时钟周期上改变状态。

[0079] 这根据上述的比特流控制的斩波算法将值序列提供给该斩波放大器。 [0080] 更详细的考虑该过程，当该调制器输出是-1时，该第一缓冲器44在它的输出端产生逻辑‘0’。这选择该多路复用器43的‘0’输出，并因此该第二触发器的输出被提供作为控制信号。同时，该反相缓冲器45的输出是1，因而到第二XOR门47的一个输入是1。由此，根据标准的XOR操作，该第二XOR门47的输出，因此到第二触发器42的D输入与第二触发器42的上一个输出相反。在下一个时钟周期上，该输出在触发器的Q输出上变得有效。因此，当该调制器的输出再次为-1时，表示逻辑‘0’，该值作为该控制信号Φchop通过该多路复用器43和该输出缓冲器48被输出。当比特流是逻辑‘1’时，该反相缓冲器45的输出是逻辑‘0’，因此，在该情况下，第二XOR门47的输出保持在该第二触发器42的输出上的值。当比特流包含逻辑‘1’时，第一触发器41和多路复用器43的操作完全类似于上述内容。 [0081] 作为在上述普通情况中，对于具有单极输入范围(0..Vref)的调制器，当比特流值是‘0’时不使用该参考信号。因此，通过单一触发器49可以实施比特流控制的斩波器，如图10所示。在该情况下，在XOR门50的输入的逻辑‘0’将该触发器49的输出保持为前一个值，而到XOR门输入的逻辑‘1’确保了作为控制信号传输的下一个值将与前一个值相反。

[0082] 本发明已经主要描述了有关的利用动态元件匹配和斩波放大器中的斩波的参考信号产生器。然而，如在图4指出的，在最普遍的意义上，可将该参考信号产生器考虑为产生精确的DC参考值的模块，但该精确的DC参考值伴随有关的调制误差信号，或误差信号模式，而不管该模式是如何产生的。这些误差信号需要通过Σ-Δ调制器被过滤出，并且不允许干扰比特流，并且在基带中结束。在利用动态元件匹配的参考信号产生器的特定情况下，这些误差信号是动态元件匹配残余物。然而，利用本发明中描述的技术，也能防止具有其他起因的误差信号干扰该比特流。

[0083] 这样的一个范例是用数字Σ-Δ调制器的比特流调制参考信号。图11示意了常规的调制方案，并且显示了模拟Σ-Δ调制器60，其增益可利用数字Σ-Δ调制器61来编程。Vref的一小部分α乘以该数字调制器61的比特流bs-dig，从而馈送到该模拟Σ-Δ调制器60参考信号在在由该数字调制器的比特流规定的模式中的(1+α)Vref和(1-α)Vref之间来回切换。因此，通过改变该数字调制器的输入，该模拟调制器的参考信号的平均值以及该模拟调制器的增益可以被调整。

[0084] 伴随该动态元件匹配范例的问题是发生互调制：该模拟调制器的参考信号包含该数字调制器的成形量化噪声，其干扰该比特流bs，并且后退到基带中，因此增加该噪声层。 [0085] 根据本发明的方案显示在图12中，其在结构和操作上整体类似于图7，除了使用数字调制器62、63代替状态机，一个用于比特流bs中的1，一个用于比特流bs中的0。因此，该数字Σ-Δ调制器的量化噪声对于模拟调制器的比特流中的1和0分别达到平衡，并且不发生互调制。

[0086] 通过阅读公开的内容，本领域技术人员将清楚其他变化和修改。该变化和修改可包括在Σ-Δ调制器及其部件的设计、制造和使用中已经知道的等同和其他特征，因此，可使用来代替或补充在此已经描述的特征。例如，尽管已经描述了发现本发明可应用于智能温度传感器中，但它可用于任何形式的接口电路中，该电路使用动态元件匹配，或者与Σ-Δ调制器的前端中的动态元件匹配等效的技术。

[0087] 尽管已经利用单比特Σ-Δ调制器对本发明进行了示意，本发明也可应用于具有多比特DAC的调制器，在该情况中，它能与该DAC的元件的失配整形进行组合。然后该失配整形线性化该DAC，而该比特流控制的动态元件匹配消除参考信号产生电路中的偏置和增益误差。

标题	发布/更新时间	阅读量
时钟信号控制器-专利编号CN104734672B	2020-05-12	350
信号灯控制装置-专利编号CN105392260B	2020-05-12	795
交通信号控制器-专利编号CN104137165B	2020-05-13	1030
交通信号控制机-专利编号CN104094329B	2020-05-13	1020
交通信号控制器-专利编号CN104137165A	2020-05-11	480
控制信号扩展器-专利编号CN1033733C	2020-05-12	824
时钟信号控制器-专利编号CN104734672A	2020-05-11	176
信号控制收发柜-专利编号CN106419191A	2020-05-13	984
信号控制收发柜-专利编号CN106419191B	2020-05-11	403
信号控制系统-专利编号CN102730028B	2020-05-11	965

控制参考信号产生器的系统和控制误差信号模式的方法

控制参考信号产生器的系统和控制误差信号模式的方法

技术领域

发明内容

IPRDB

热门服务

关于我们

友情链接

联系方式