已知的可变电阻，包括：表现出电压非线性特性(nonlinear voltage-current characteristics)的陶瓷组成物、以及夹着该陶瓷组成物 的至少一部分而配置的至少两个电极(例如，参照日本特开 2002-246207号公报)。

伴随着近年来的数字信号的高速化以及通信速度的高速化，需要 对信号的影响小的低静电容量的层叠芯片可变电阻。
因此，本发明的目的在于，提供一种能够良好地维持电压非线性 特性且实现低静电容量的可变电阻。
发明者们对能够良好地维持电压非线性特性且实现低静电容量的 可变电阻进行了专心的研究，结果发现以下的事实。
一般而言，可变电阻的静电容量由下式表示：
C＝ε0εr(S/d)…(1)
C表示静电容量，ε0表示真空介电常数，εr表示相对介电常数，S 表示表现出静电容量的相对电极的面积，d表示相对电极间的厚度。在 包含氧化锌作为主要成分的可变电阻即所谓的氧化锌系可变电阻的情 况下，要注意厚度d的处理。氧化锌系可变电阻通过晶粒边界而表现 出特性。即，在稳定状态下，在晶界的电阻和晶粒内的电阻之间有很 大的差别，晶界的电阻比晶粒内的电阻大得多。因此，在不超过击穿 电压(上限电压)的稳定状态下，所施加的电场几乎全部作用在晶界 上。因此，上述厚度d必须考虑到这一点。
厚度d由下式表示：
d＝n·2W    (2)
N表示与相对电极平行的晶界数，2W表示一个晶界的耗尽层 (depletion layer)的宽度。
可变电阻电压V1mA与晶界数n之间，存在着如下的关系：

为晶界的势垒(barrier)高，是代表每一个晶界的可变电阻电压 的值。
在此，将式(2)和式(3)代入式(1)，并进行变形，得到式(4)：

由于在电压非线性特性适当时，和2W为某个一定的值(例如， 2W＝30nm左右)，因此，在相对电极的面积S为一定的情况 下，式(4)为一定。反过来说，减小相对电极的面积S，可以有效地 在保持适当的电压非线性特性的同时降低静电容量。
减小相对电极的面积S的方法，可以考虑直接减小相对电极的面 积。然而，单纯地减小相对电极的面积，结果将导致能量容量和电涌 容量的降低，从而使电压非线性特性和元件的可靠性等下降。因此， 为了最小限度地抑制导致能量容量和电涌容量的降低，且减小静电容 量，可以考虑控制陶瓷的微观结构。
可变电阻中，包含氧化锌作为主成分的第一相以晶粒的状态存在， 在该晶粒间，即晶粒边界上，表现出静电容量。因此，通过向第一相 导入由氧化锌以外的氧化物形成的第二相，减小第一相的晶粒边界的 面积，能够降低所表现出的静电容量。这样，通过导入由氧化锌以外 的氧化物形成的第二相，能够不减小相对电极的面积，且降低静电容 量。
鉴于相关的研究结果，本发明涉及的可变电阻的特征在于，包括： 表现出电压非线性特性的陶瓷组成物、以及夹着陶瓷组成物的至少一 部分而配置的至少两个电极，其中，陶瓷组成物含有由第一相和第二 相混合而成的混合相，该第一相包含氧化锌作为主成分，该第二相由 Ca和Si的氧化物形成。
本发明涉及的可变电阻中，由于陶瓷组成物含有由第一相合第二 相混合而成的混合相，并且该第一相包含氧化锌作为主成分，该第二 相由Ca和Si的氧化物(例如，CaSiO3和Ca2SiO4等)形成，因而，第 一相的晶粒边界的面积变小。与氧化锌相比，Ca和Si的氧化物的介电 常数小，不妨碍电压非线性特性的表现。结果，能够减小陶瓷组成物 中所表现出的静电容量。
此外，通过以包含氧化锌的主成分和Si发生反应而合成的氧化物 (例如，Zn2SiO4)构成第二相，也能够减小第一相的晶粒边界的面积， 减小陶瓷组成物中所表现出的静电容量。然而，由于Zn和Si的氧化 物的热稳定性差，因而，Zn和Si的氧化物与氧化锌有可能结合而生成 SiOx，所生成的SiOx在第一相的晶粒边界析出。该SiOx具有妨碍电压 非线性特性的性质，在第二相由Zn和Si的氧化物形成的情况下，难 以良好地维持电压非线性特性。而本发明中，由于CaSiO3和Ca2SiO4 等的Ca和Si发生反应而合成的氧化物的热稳定性好，因而，产生妨 碍电压非线性特性的SiOx的可能性极低，能够良好地维持电压非线性 特性。
优选在陶瓷组成物的切断面上，第二相相对于该切断面的面积比 在0.04以上0.38以下的范围内。如果第二相相对于陶瓷组成物的切断 面的面积比小于0.04，则存在着静电容量不会充分地降低的倾向。另 一方面，如果第二相相对于陶瓷组成物的切断面的面积比大于0.38， 则第一相的晶粒边界的面积变得过小，存在着难以表现出电压非线性 特性的倾向。
优选第一相还含有稀土类金属的氧化物。更优选第一相中所含有 的稀土类金属的氧化物为Pr的氧化物。稀土类金属的氧化物，特别是 Pr的氧化物，作为加快氧从第一相的晶粒向晶粒边界扩散的速度的物 质而起作用。
优选第一相还含有Co的氧化物。Co的氧化物形成第一相的晶粒 边界的界面能级，大大有利于电压非线性特性的表现。
利用本发明，能够提供一种可变电阻，该可变电阻能够良好地维 持电压非线性特性且实现低静电容量化。
本发明通过以下给出的详细说明和参照附图将会变得更加清楚， 但是，这些说明和附图仅仅是为了说明本发明而举出的示例，不能被 认为是对本发明的限定。
以下给出的详细说明将会更加清楚地表述本发明的应用范围。但 是，这些详细说明和特殊实例、以及优选实施方案，只是为了举例说 明而举出的，本领域的技术人员显然能够理解本发明的各种变化和修 改都在本发明的宗旨和范围内。

图1是说明本实施方式涉及的层叠芯片可变电阻的剖面构成的图。
图2是示意电压非线性电阻体陶瓷组成物的结构的模式图。
图3是示意实施例以及比较例中的可变电阻电压、非线性系数、 以及CV积的测量结果的图表。

以下，参照附图，详细地说明本发明的优选实施方式。其中，在 说明时，对相同的要素或具有相同的功能的要素使用相同的符号，并 省略重复的说明。
首先，参照图1，说明本实施方式涉及的层叠芯片可变电阻1的构 成。图1是说明本实施方式涉及的层叠芯片可变电阻的剖面构成的图。
如图1所示，层叠芯片可变电阻1，包括：可变电阻素体3、以及 在该可变电阻素体3中分别形成于相对的端面上的一对外部电极5。可 变电阻素体3，具有可变电阻部7、以及夹着该可变电阻部7而相对配 置的一对外层部9，由可变电阻部7和一对外层部9层叠而成。可变电 阻素体3大致呈长方体形。
可变电阻部7包含：体现出电压非线性特性(以下，称为可变电 阻特性)的电压非线性电阻体层(以下，称为可变电阻层)11、以及 夹着该可变电阻层11而相对配置的一对内部电极13、14。在可变电阻 部7，可变电阻层11和内部电极13、14交互层叠。可变电阻层11中 的重叠于一对内部电极13、14的区域11a作为表现出可变电阻特性的 区域而起作用。
可变电阻层11，由以下的电压非线性电阻体陶瓷组成物构成。
构成可变电阻层11的电压非线性电阻体陶瓷组成物，具有包含氧 化锌(ZnO)的主成分。包含氧化锌的主成分，作为表现出优异的可变 电阻特性和大的电涌容量的物质而起作用。
电压非线性电阻体陶瓷组成物，还具有包含稀土类元素的氧化物 的第1副成分。第1副成分具有难以与构成内部电极13、14的导电材 料反应的性质，并作为提高氧向晶粒边界扩散的速度的物质而起作用。 添加第1副成分后，由于难以与构成内部电极13、14的导电材料(特 别是Pd)反应，结果，能够充分地进行构成电压非线性电阻体陶瓷的 材料的烧成。
优选第1副成分中所包含的稀土类元素的氧化物，是从除去Sc以 及Pm以外的Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、 Tm、Yb、以及Lu之中选出的至少一种的氧化物，更优选至少包含Pr 的氧化物。第1副成分相对于100摩尔的主成分的比例没有特别的限 定，但换算为稀土类元素，优选为0.01原子％＜第1副成分＜10原子％， 更优选为0.05原子％≤第1副成分≤5原子％。通过使第1副成分的比 例在上述的规定的范围内，能够在将组成物维持在半导体化状态的同 时，提高氧向晶粒边界扩散的速度。
电压非线性电阻体陶瓷组成物，还具有包含Ca的氧化物的第2副 成分、以及包含Si的氧化物的第3副成分。第2副成分以及第3副成 分，作为使在电压非线性电阻体陶瓷组成物(可变电阻层11)中所表 现出的静电容量降低的物质而起作用。
第2副成分相对于100摩尔的主成分的比例，换算为Ca，为2原 子％≤第2副成分＜80原子％。第3副成分相对于100摩尔的主成分的 比例，换算为Si，为1原子％≤第3副成分＜40原子％。Ca和Si的原 子比(Ca/Si)为1以上。
通过使第2及第3副成分的比例与Ca和Si的原子比在上述规定 的范围内，从而生成Ca和Si发生反应而合成的氧化物(例如，CaSiO3 和Ca2SiO4等)。
如图2所示，电压非线性电阻体陶瓷组成物中，包含ZnO作为主 成分的第一相P1以晶粒的状态存在。Ca和Si的氧化物，构成与包含 ZnO作为主成分的第一相P1不同的第二相P2，存在于第一相P1的晶 粒边界GB。即，构成可变电阻层11的电压非线性电阻体陶瓷组成物 中含有由第一相P1和第二相P2混合而成的混合相，该第一相包含ZnO 作为主成分，该第二相由Ca和Si的氧化物形成。因此，第一相P1的 晶粒边界GB的面积变小。Ca和Si的复合氧化物的相对介电常数为4 左右，小于氧化锌的相对介电常数(8左右)。此外，Ca和Si的复合 氧化物不妨碍电压非线性特性的表现。结果，在电压非线性电阻体陶 瓷组成物中所表现出的静电容量变小。在图2中，为了区别第一相P1 和第二相P2，用阴影表示第二相P2。
在电压非线性电阻体陶瓷组成物的切断面上，优选第二相P2相对 于该切断面的面积比在0.04以上0.38以下的范围内，更优选在0.17 以上0.30以下的范围内。本说明书中，第二相P2相对于切断面的面积 比由下述方法求出。
首先，切断电压非线性电阻体陶瓷组成物，取得该切断面的任意 范围内的背散射电子(Backscattered Electron)图像。通过向试样照射 电子，利用背散射电子检测器检测在试样之外反向散射的电子，即背 散射电子，演算出背散射电子检测器的检测信号，从而取得背散射电 子图像。然后，通过处理所取得的背散射电子图像，检测第二相P2的 晶粒。然后，通过将上述图像中第二相P2的晶粒所占的面积除以上述 图像的总面积，算出上述面积比。
如果第二相P2相对于电压非线性电阻体陶瓷组成物的切断面的面 积比小于0.04，则存在着静电容量不能充分地降低的倾向。另一方面， 如果第二相P2相对于电压非线性电阻体陶瓷组成物的切断面的面积比 大于0.38，则存在着第一相P1的晶粒边界GB的面积过小，电压非线 性特性难以表现的倾向。
优选第2副成分的比例为5原子％≤第2副成分≤50原子％，更 优选为5原子％≤第2副成分≤30原子％。如果第2副成分的比例过 高，则存在着在可变电阻电压增大的同时电压非线性特性下降的倾向。 如果该比例过低，则无法得到上述的静电容量降低的效果。
优选第3副成分的比例为2.5原子％≤第3副成分≤25原子％，更 优选为2.5原子％≤第3副成分≤15原子％。如果第3副成分的比例过 高，则存在着在可变电阻电压增大的同时不烧成的倾向。如果该比例 过低，则无法得到上述的静电容量降低的效果。
优选Ca和Si的原子比在1.3以上5以下的范围内，更优选在2以 上2.7以下的范围内。在这种情况下，能够更可靠地生成Ca和Si的复 合氧化物，也能够更可靠地将其体积分率控制为期望的值。
上述第二相P2也以晶粒的状态存在，但优选该晶粒均匀地分布。 层叠芯片可变电阻等的可变电阻，将来自外界的电涌等的电能转变为 热能而吸收。因此，通过使第二相P2的晶粒均匀地分布，能够在吸收 电涌时，使在第一相P1的晶粒边界GB产生的热分散至第二相P2的 晶粒，使第一相P1的晶粒边界GB的温度不过度上升。
然而，伴随着近来的电路电压的低电压化，希望进一步降低可变 电阻电压。由于可变电阻特性在第一相P1的晶粒边界GB表现，因而 为了降低可变电阻电压，必须减少存在于相对配置的内部电极13、14 之间的第一相P1的晶粒边界GB的数目。然而，在单纯地减少内部电 极13、14之间的第一相P1的晶粒边界GB的数目的情况下，由于串 联地电连接的晶粒边界GB的数目变少，因而有可能导致静电容量的 增大。而根据上述的电压非线性电阻体陶瓷组成物，即使在减少第一 相P1的晶粒边界GB，降低可变电阻电压的情况下，也能够抑制静电 容量的增大，使可变电阻电压的降低和静电容量的降低达到平衡。
优选在上述电压非线性电阻体陶瓷组成物中，还具有包含Co的氧 化物的第4副成分。第4副成分在ZnO的晶粒边界形成受主能级，作 为表现出可变电阻特性的物质而起作用。优选第4副成分相对于100 摩尔的主成分的比例，换算为Co，为0.05原子％＜第4成分＜10原子％， 更优选为0.5原子％≤第4副成分≤3原子％。如果第4副成分的比例 过低，则存在着难以得到可变电阻特性的倾向，如果过高，则存在着 在可变电阻电压增加的同时可变电阻特性下降的倾向。
优选在上述电压非线性电阻体陶瓷组成物中，还具有包含从IIIB 族元素之中选出的至少一种元素的氧化物的第5副成分。第5副成分， 作为用于控制向包含ZnO的主成分移动的电子数量的施主而工作，提 高向主成分移动的电子数量，作为使组成物半导体化的物质而起作用。 第5副成分相对于100摩尔的主成分的比例，换算为所选出的IIIB族 元素，为0.0005原子％≤第5副成分≤0.5原子％，优选为0.001原子 ％≤第5副成分≤0.5原子％。如果第5副成分的比例过低，则存在着 可变电阻电压增大的倾向，如果该比例过高，则存在着难以得到可变 电阻特性的倾向。优选IIIB族元素为B、Al、Ga、以及In。
优选在上述电压非线性电阻体陶瓷组成物中，还具有包含从IA族 元素之中选出的至少一种元素的氧化物的第6副成分。第6副成分作 为改善可变电阻特性的物质而起作用。第6副成分相对于100摩尔的 主成分的比例，换算为所选出的IA族元素，优选为第6副成分＜5原子 ％，更优选为0.025原子％≤第6副成分≤0.1原子％。如果第6副成分 的比例过低，则存在着电阻低、得不到可变电阻电压的倾向，如果该 比例过高，则存在着作为陶瓷的熔点降低，在烧成时熔融的倾向。优 选IA族元素为Na、K、Rb、以及Cs。
优选在上述电压非线性电阻体陶瓷组成物中，还具有包含从除去 Ca以外的IIA族元素之中选出的至少一种元素的氧化物的第7副成分。 第7副成分，作为改善可变电阻特性的物质而起作用。第7副成分相 对于100摩尔的主成分的比例，换算为所选出的IIA族元素，优选为 第7副成分＜1原子％。如果第7副成分的比例过低，则存在着可变电 阻特性下降的倾向，如果该比例过高，则存在着可变电阻电压增大的 倾向。优选IIA族元素为Mg、Sr、以及Ba。
优选在上述电压非线性电阻体陶瓷组成物中，还具有包含从Cr以 及Mo之中选出的至少一种元素的氧化物的第8副成分。第8副成分 作为改善高温负荷特性的物质而起作用。第8副成分相对于100摩尔 的主成分的比例，分别换算为Cr以及Mo，优选为第8副成分＜10原 子％，更优选为0.001原子％≤第8副成分≤1原子％。如果第8副成 分的比例过高，则存在着可变电阻电压增大的倾向。
上述电压非线性电阻体陶瓷组成物，还含有不可避免地混入的杂 质(以下，称为不可避杂质)。作为不可避杂质，可以列举出因在混 合时使用的媒介的磨耗而混入的ZrO2和从原料混入的Na等金属元素。
与可变电阻层11相同，外层部9由上述的电压非线性电阻体陶瓷 组成物构成。外层部9，作为保护可变电阻部7的保护层而起作用。外 层部9，可以由与可变电阻层11不同的组成物构成，不需要表现出可 变电阻特性。
可以根据目的或用途，适当决定可变电阻层11的层叠数目或厚度 等诸条件。本实施方式中，可变电阻层11的厚度，例如为5～100μm左 右。外层部9的厚度，例如为100～500μm左右。
可变电阻层11中，优选非线性系数(α)为8以上，更优选为10 以上。此外，可变电阻层11中，如果在基准温度25℃、测量频率1MHz 以及输入信号电平(测量电压)1Vrms的条件下测量静电容量，那么， CV积(静电容量C和可变电阻电压V的积)在相对电极面积为1cm2 时通常为24万以下，优选为22万以下，更优选为20万以下。
一对内部电极13、14，以各自的一端在可变电阻素体3的相对的 端面上交互地露出的方式而大致平行地设置。各内部电极13、14在上 述各一端与外部电极5电连接。该内部电极13、14包含导电材料。优 选内部电极13、14中所包含的导电材料含有Pd。本实施方式中，内部 电极13、14由Pd或Ag-Pd合金形成。内部电极13、14的厚度，例如 大致为0.5～5μm。从可变电阻素体3的层叠方向(可变电阻层11的厚 度方向)看时，内部电极13、14相互重合的部分L的面积(内部电极 13、14的重叠面积)为0.001～0.5mm2左右。
外部电极5以覆盖可变电阻素体3的两端部的方式设置。优选外 部电极5由能够与构成内部电极13、14的Pd等的金属良好地电连接 的金属材料形成。例如，由于Ag与由Pd形成的内部电极13、14的电 连接性良好，而且相对于可变电阻素体3的端面的粘合性良好，因而 优选作为外部电极用的材料。外部电极5的厚度通常为10～50μm左右。
在外部电极5的表面，依次形成有厚度为0.5～2μm左右的Ni镀 层(图示省略)以及厚度为2～6μm左右的Sn镀层(图示省略)等， 从而覆盖该外部电极5。形成这些镀层的目的主要在于，提高在利用回 流焊将层叠芯片可变电阻1搭载于基板等时的焊料耐热性和焊料润湿 性。
接着，说明具有上述构成的层叠芯片可变电阻1的制造过程的一 个示例。
在本实施方式中，通过使用膏体的通常的印刷法或薄片法来制作 芯片生坯(green chip)，对其进行烧成后，通过印刷或复制外部端子 电极并进行烧成来进行制造。以下，具体地说明制造方法。
首先，分别准备可变电阻层用膏体、内部电极用膏体、外部电极 膏体。使用可变电阻层用膏体，能够形成图1所示的可变电阻层11以 及外层部9。
可变电阻层用膏体，可以为捏炼电压非线性电阻体陶瓷组成物的 原料和有机载体(organic vehicle)而成的有机性涂料，也可以为水性 涂料。在电压非线性电阻体陶瓷组成物的原料中，根据上述电压非线 性电阻体陶瓷组成物的组成，使用构成主成分的原料和构成各副成分 的原料。
作为构成主成分的原料，使用Zn的氧化物及/或通过烧成而成为 氧化物的化合物。
作为构成第1副成分的原料，使用稀土类的氧化物及/或通过烧成 而成为氧化物的化合物。
作为构成第2副成分的原料，使用Ca的氧化物及/或通过烧成而 成为氧化物的化合物。
作为构成第3副成分的原料，使用Si的氧化物及/或通过烧成而成 为氧化物的化合物。
作为构成第4副成分的原料，使用Co的氧化物及/或通过烧成而 成为氧化物的化合物。
作为构成第5副成分的原料，使用从IIIB族元素(B、Al、Ga、 以及In)的氧化物及/或烧成后成为这些元素的氧化物的化合物之中选 出的一种以上的单一氧化物或复合氧化物。
作为构成第6副成分的原料，使用从IA族元素(Na、K、Rb、以 及Cs)的氧化物及/或烧成后成为这些元素的氧化物的化合物之中选出 的一种以上的单一氧化物或复合氧化物。
作为构成第7副成分的原料，使用从除去Ca以外的IIA族元素 (Mg、Ca、Sr、以及Ba)的氧化物及/或烧成后成为这些元素的氧化 物的化合物之中选出的一种以上的单一氧化物或复合氧化物。
作为构成第8副成分的原料，使用从Cr以及Mo的氧化物及/或烧 成后成为这些元素的氧化物的化合物之中选出的一种以上的单一氧化 物或复合氧化物。
作为通过烧成而成为氧化物的化合物，可以列举出氢氧化物、碳 酸盐、硝酸盐、草酸盐、有机金属化合物等。当然，可以同时使用氧 化物和通过烧成而成为氧化物的化合物。可以决定电压非线性电阻体 陶瓷组成物的原料中的各化合物的含量，使得在烧成后成为上述的电 压非线性电阻体陶瓷组成物的组成。通常这些原料粉末使用平均粒径 为0.3～2μm左右的粉末。
有机载体是通过将粘合剂溶解于有机溶剂中而形成的，用于有机 载体的粘合剂没有特别的限定，可以从乙基纤维素(ethyl cellulose)、 聚乙烯醇缩丁醛(polyvinylbutyral)等通常的各种粘合剂之中适当地选 择出。有机溶剂没有特别的限定，可以根据印刷法或薄片法等所利用 的方法，从萜品醇、二甘醇一丁醚(butyl carbito1)、丙酮、甲苯等有 机溶剂之中适当地选择出。
水溶性涂料是通过将水溶性粘合剂、分散剂等溶解于水中而形成 的，水溶性粘合剂没有特别的限定，可以从聚乙烯醇(polyvinyl alcoho1)、纤维素、水溶性丙烯树脂、乳胶等之中适当地选择出。
内部电极层用膏体，通过捏炼上述各种导电材料或烧成后成为上 述导电材料的各种氧化物、有机金属化合物、树脂酸盐等和上述有机 载体而被调制出。外部电极用膏体，也可以与该内部电极层用膏体同 样地被调制出。
各膏体的有机载体的含量没有特别的限定，通常的含量，例如可 以是，粘合剂为1～5重量％左右，溶剂为10～50重量％左右。在各膏 体中，必要时，可以含有从各种分散剂、可塑剂、电介质、绝缘体等 之中选出的添加物。
在使用印刷法的情况下，以规定厚度在聚对苯二甲酸乙二醇酯等 的基板上多次印刷可变电阻层用膏体，通过烧成而形成成为一个外层 部9的生坯(green)层。接着，在通过烧成而成为一个外层部9的生 坯层上，通过以规定图案印刷内部电极层用膏体，进行烧成，从而形 成成为内部电极14的电极图案。然后，以规定厚度多次印刷可变电阻 层用膏体，通过烧成而形成成为可变电阻层11的生坯层，从而覆盖通 过烧成而成为内部电极14的电极图案。
然后，在通过烧成而成为可变电阻11的生坯层上，以规定图案印 刷内部电极层用膏体，通过烧成而形成成为内部电极13的电极图案。 以在相对且不同的端部表面上露出的方式印刷通过烧成而成为内部电 极13、14的电极图案。
然后，以规定厚度多次印刷可变电阻层用膏体，通过烧成而形成 成为另一个外层部9的生坯层，从而覆盖通过烧成而成为内部电极13 的电极图案。随后，在加热的同时加压，进行压接，切断为规定形状， 形成芯片生坯。
在使用薄片法的情况下，使用可变电阻层用膏体，形成生片。在 生片上以规定图案印刷内部电极层用膏体，形成与内部电极13或14 对应的电极图案。
然后，以规定的顺序重叠形成有电极图案的生片和未形成有电极 图案的生片，形成薄片层叠体。接着，在加热薄片层叠体的同时加压， 进行压接，切断为规定形状，形成芯片生坯。
然后，对该芯片生坯进行去除粘合剂的处理并进行烧成，制作烧 结体(可变电阻素体3)。烧成后，可以从可变电阻素体3的表面使碱 金属(例如Li、Na等)扩散。在实际的层叠芯片可变电阻1中，外层 部9和可变电阻层11一体化至难以用肉眼分辨相互间的边界的程度。
去除粘合剂的处理，也可以在通常的条件下进行。例如，在空气 氛围中，升温速度为5～300℃/小时左右，保持温度为180～400℃左 右，温度保持时间为0.5～24小时左右。
芯片生坯的烧成，也可以在通常的条件下进行。例如，在空气氛 围中，升温速度为50～1000℃/小时左右，保持温度为1000～1400℃ 左右，温度保持时间为0.5～8小时左右，冷却速度为50～1000℃/小 时左右。如果保持温度过低，则致密化不充分，如果保持温度过高， 则存在着因内部电极的异常烧结而导致电极中途断裂的倾向。
在所得到的烧结体(可变电阻素体3)上，印刷或复制外部电极用 膏体并进行烧成，形成外部电极5。外部电极用膏体的烧成条件，例如 为，在空气氛围中，600～900℃，10分钟～1小时左右。
如此地制造的本实施方式的层叠芯片可变电阻1，用于吸收或除去 例如静电等的外来电涌(异常电压)或噪声等。
以上，说明了本发明的实施方式，但本发明并不限于这样的实施 方式，能够在不超出本发明的要旨的范围内以各种方式实施。
在上述实施方式中，示范了本发明适用于层叠芯片可变电阻的示 例。然而，本发明并不限于层叠芯片可变电阻，能够适用于具有由上 述组成的电压非线性电阻体陶瓷组成物所构成的电压非线性电阻体层 的电子部件(磁盘可变电阻或可变电阻复合元件等)。此外，如上所 述，也可以含有不可避杂质。
如图1所示，不限于仅具备1对内部电极的层叠芯片可变电阻。 在层叠芯片可变电阻1中，内部电极仅为一对，但是，内部电极也可 以层叠为多对，或者内部电极也可以层叠多层而形成层叠芯片可变电 阻。
以下，通过实施例更详细地说明本发明，但本发明并不限于这些 实施例。
在本实施例中，作为试样，制作了如图1所示的层叠芯片可变电 阻，评价了其特性。在层叠芯片可变电阻试样的制作过程中，使用了 薄片法，制法如下。利用薄片法制作层叠芯片可变电阻试样的过程如 上所述，简化其说明。
首先，为了制作构成可变电阻层的电压非线性电阻体陶瓷组成物 的材料，准备了主成分原料(ZnO)以及第1～第8副成分原料。各原 料使用氧化物、碳酸盐以及碳酸盐的水合物等。
然后，调配这些原料，使得烧成后的组成成为相对于100摩尔的 主成分ZnO的如图3所示的比例，加入有机粘合剂、有机溶剂、有机 可塑剂，利用球磨机进行约20小时的湿式混合，制作浆料。用所制做 的浆料通过刮刀法在PET(聚对苯二甲酸乙二醇酯)制的基膜上制作 30μm的厚度的生片。在所制作的生片上，使用钯膏体，利用丝网印刷， 印刷为期望的形状，并使其干燥，形成与内部电极对应的电极图案。
然后，以规定的顺序层叠形成有电极图案的生片和未形成有电极 图案的生片，制作薄片层叠体。随后，加热所制作的薄片层叠体，进 行压接之后，切断为规定的芯片形状，得到芯片生坯。在350℃对所得 到的芯片生坯进行2小时的去除粘合剂的处理，随后在空气中以1200 ℃烧成1小时，得到成为可变电阻素体的烧成体。
然后，在可变电阻素体的两端部涂布以Ag为主体的电极膏体，在 800℃进行烧结，形成端子电极。通过这样的过程，得到具备一对内部 电极的层叠芯片可变电阻试样。
层叠芯片可变电阻试样的芯片尺寸为1005尺寸，即L(长度) ＝1.0mm、W(宽度)＝0.5mm、H(高度)＝0.5mm。一对内部电极相互 重合的面积，即内部电极的重叠面积，为0.05mm2。可变电阻层的厚 度为20μm。
使用所得到的层叠芯片可变电阻试样，测量可变电阻电压、非线 性系数、以及CV积。
通过将层叠芯片可变电阻试样连接于直流恒定电流源，用电压计 测量作用于层叠芯片可变电阻试样的两电极间的电压，同时用电流计 读取流过层叠芯片可变电阻试样的电流，从而求出可变电阻电压 (V1mA)。具体而言，当流过层叠芯片可变电阻试样的电流为1mA时， 用电压计读取作用于层叠芯片可变电阻试样的两电极间的电压，并将 该值作为可变电阻电压。单位为V。
非线性系数(α)显示了在流过层叠芯片可变电阻试样的电流从 1mA变化至10mA时作用于层叠芯片可变电阻试样的两电极间的电压 和电流的关系，由下式求出：
α＝log(I10/I1)/log(V10/V1)＝1/log(V10/V1)
V10是指层叠芯片可变电阻试样中流过I10＝10mA的电流时的可变 电阻电压。V1是指层叠芯片可变电阻试样中流过I1＝1mA的电流时的 可变电阻电压。非线性系数α越大，可变电阻特性越优异。
在基准温度25℃，用数字LCR测量仪(HP公司制，型号4284A) 在频率1MHz、输入信号电平(测量电压)1Vrms的条件下对层叠芯片 可变电阻试样测量静电容量(C)(单位为pF)，从静电容量和可变 电阻电压V1mA的积求出CV积(C*V1mA)。
测量结果如图3所示。图3中，“-”意味着无法算出。
图3示意了在改变第二相相对于电压非线性电阻体陶瓷组成物的 切断面的面积比时的可变电阻电压、非线性系数、以及CV积的测量 结果。在本实施例中，通过改变Ca和Si的含量来改变上述面积比。 试样编号1、2、以及11为比较例。随着第二相相对于切断面的面积比 增加，CV积单调减小。相对于试样1，上述面积比为0.04的试样3的 CV积减小了约20％，显示出因第二相而产生的静电容量降低的效果。 此外，在上述面积比增加的同时CV积减小，上述面积比为0.25的试 样6的CV积减少了试样1的40％以上。上述面积比为0.41的试样11， 成为了失去可变电阻特性的绝缘体。
从图3所示的结果可以确认，第二相相对于电压非线性电阻体陶 瓷组成物的切断面的面积比，优选在0.04以上0.38以下的范围内。而 且，根据可变电阻电压以及非线性系数的测量结果可以确认，上述面 积比，更优选在0.17以上0.30以下的范围内。
从本发明的详细说明可知，本发明可作多种方式的变化。这些变 化不能被视为超出了本发明的宗旨和范围，并且，这些对于本领域的 技术人员来说是很显然的修改都被包含在本发明权利要求的范围内。