会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~

电荷泵

阅读:945发布:2020-05-13

IPRDB可以提供电荷泵专利检索,专利查询,专利分析的服务。并且本发明公开了一种电荷泵,涉及集成电路技术领域。该电荷泵包括:第一电荷泵电路,以电源电压以及两相时钟信号为输入,用于将电源电压提升至第一设定电压值并输出;时钟信号电压转换电路,以所述第一电荷泵电路的输出电压以及所述两相时钟信号为输入,用于将所述两相时钟信号的摆幅提升至所述输出电压,并输出提升后的两相时钟信号;第二电荷泵电路,以所述第一电荷泵电路的输出电压、所述两相时钟信号以及所述提升后的两相时钟信号为输入,用于将所述输出电压提升至第二设定电压值并输出。本发明的电荷泵采用两级结构,提高后一级电荷泵电路的时钟幅度,从而提高了电荷泵整体输出电压上升速度,并能提供更高的输出电压。,下面是电荷泵专利的具体信息内容。

1.一种电荷泵,其特征在于,该电荷泵包括:

第一电荷泵电路,以电源电压以及两相时钟信号为输入,用于将电源电压提升至第一设定电压值并输出;

时钟信号电压转换电路,以所述第一电荷泵电路的输出电压以及所述两相时钟信号为输入,用于将所述两相时钟信号的摆幅提升至所述输出电压,并输出提升后的两相时钟信号;

所述时钟信号电压转换电路由四个PMOS管以及四个NMOS管组成,其中:第一PMOS管、第二PMOS管、第三PMOS管、以及第四PMOS管的源极分别与所述第一电荷泵电路的电压输出端相连;第五NMOS管、第六NMOS管、第七NMOS管、以及第八NMOS管的源极分别接地;第一PMOS管的漏极、第三PMOS管的栅极、第五NMOS管的漏极、以及第七NOMS管的栅极分别与第二PMOS管的栅极相连;第二PMOS管的漏极、第四POMS管的栅极、第六NMOS管的漏极、以及第八NMOS管的栅极分别与第一PMOS管的栅极相连;第五NMOS管的栅极连接所述两相时钟信号中的第一时钟信号;第六NMOS管的栅极连接所述两相时钟信号中的第二时钟信号;第三PMOS管的漏极及第七NMOS管的漏极为提升后的两相时钟信号中的第三时钟信号输出端;第四PMOS管的漏极及第八NMOS管的漏极为提升后的两相时钟信号中的第四时钟信号输出端;

第二电荷泵电路,以所述第一电荷泵电路的输出电压、所述两相时钟信号以及所述提升后的两相时钟信号为输入,用于将所述输出电压提升至第二设定电压值并输出;

所述第二电荷泵电路为改进的第一电荷泵电路,包括六个NMOS管、五个电容器、以及两个PMOS管,其中,四个NMOS管及五个电容器的连接方式与所述第一电荷泵电路相同;第二电荷泵电路的第一电容器的第一端连接所述第一电荷泵电路的电压输出端;第二电荷泵电路的第一电容器及第三电容器的第二端连接第五PMOS管的漏极以及第九NMOS管的漏极;第二电荷泵电路的第二电容器及第四电容器的第二端分别连接第六PMOS管的漏极及第十NMOS管的漏极;第二电荷泵电路的第五电容器的第一端为电压输出端;第五PMOS管的源极以及第六PMOS管的源极连接所述第一电荷泵电路的输出电压端;第五PMOS管的栅极连接所述提升后的两相时钟信号中的第三时钟信号输出端,第六PMOS管的栅极连接所述提升后的两相时钟信号中的第四时钟信号输出端;第九NMOS管的源极以及第十NMOS管的源极接地,第九NMOS管的栅极连接两相时钟信号的第一时钟信号,第十NMOS管的栅极连接两相时钟信号的第二时钟信号。

2.如权利要求1所述的电荷泵,其特征在于,所述第一电荷泵电路以及第二电荷泵电路均为正电压电荷泵电路。

3.如权利要求2所述的电荷泵,其特征在于,所述第一电荷泵电路为四阶Dickson电荷泵电路,该电路由四个NMOS和五个电容器组成,其中,第一电容器及第二电容器的第一端分别与第一NMOS管的漏极及源极相连,第二电容器及第三电容器的第一端分别与第二NMOS管的漏极及源极相连,第三电容器及第四电容器的第一端分别与第三NMOS管的漏极及源极相连,第四电容器及第五电容器的第一端分别与第四NMOS管的漏极及源极相连;第一电容器的第一端还与第一NMOS管的栅极以及电源电压相连,第二电容器的第一端还与第二NMOS管的栅极相连,第三电容器的第一端还与第三NMOS管的栅极相连,第四电容器的第一端还与第四NMOS管的栅极相连;第五电容器的第一端为电压输出端;第一电容器以及第三电容器的第二端与两相时钟信号中的第一时钟信号相连,第二电容器以及第四电容器的第二端与两相时钟信号中的第二时钟信号相连;第五电容器的第二端接地。

说明书全文

电荷泵

技术领域

[0001] 本发明涉及集成电路技术领域,尤其涉及一种电荷泵。

背景技术

[0002] 电荷泵电路作为Flash存储器的基本模块,很大程度上决定了Flash的编程/擦除速度。随着集成电路制造工艺的进步、对低功耗的追求,集成电路的电源电压不断下降。同时,在Flash存储器中,单元的编程/擦除操作仍需要较高的电压,这就使得在集成电路的不断发展过程中电荷泵电路逐步显现出其重要的地位。在Flash存储器的设计中,对电荷泵的研究逐渐成为当前的热点之一。
[0003] 电荷泵也称为开关电容式电压变换器,是一种利用所谓的“快速”(flying)或“泵送”电容(而非电感或变压器)来储能的DC-DC(直流-直流变换器)。它们能使输入电压升高或降低,也可以用于产生负电压电荷泵,其利用内部的场效应晶体管(Field Effect Transistor,FET)开关阵列以一定的方式控制电容上电荷的传输,通常以时钟信号控制电荷泵中电容的充放电,从而使输入电压以一定的方式升高(或降低),以达到所需要的输出电压。
[0004] 最早的理想电荷泵模型是J.Dickson在1976年提出的,其基本思想就是通过电容对电荷的积累效应而产生高压,使电流由低电势流向高电势,当时这种电路是为了提供可擦写EPROM所需要的电压。后来J.Witters、Toru Tranzawa等人对J.Dickson的电荷泵模型进行改进,提出了比较精确的理论模型,并通过实验加以证实提出了一些理论公式。随着集成电路的不断发展,基于低功耗、低成本的考虑,电荷泵在集成电路中的应用越来越广泛了。图1为八级Dickson正高压电荷泵电路原理图。图中符号 表示输入电压源,符号 表示地,符号 表示NMOS管,符号 表示PMOS管,其中CK1和CK2为两相不交叠时钟信号。
[0005] 时钟的摆幅决定了每一级电荷泵电压所能抬升(或降低)的最大幅。电源电压幅度的降低,会使时钟信号的摆幅相应降低,最终影响到单级电荷泵电压抬升(或降低)的幅度。

发明内容

[0006] (一)要解决的技术问题
[0007] 本发明要解决的技术问题是:如何更高速的提高电荷泵电路输出电压,以及在级数不变的情况下,电荷泵电路如何提供更高的输出电压。
[0008] (二)技术方案
[0009] 为解决上述问题,本发明提供了一种电荷泵,该电荷泵包括:
[0010] 第一电荷泵电路,以电源电压以及两相时钟信号为输入,用于将电源电压提升至第一设定电压值并输出;
[0011] 时钟信号电压转换电路,以所述第一电荷泵电路的输出电压以及所述两相时钟信号为输入,用于将所述两相时钟信号的摆幅提升至所述输出电压,并输出提升后的两相时钟信号;
[0012] 所述时钟信号电压转换电路由四个PMOS管以及四个NMOS管组成,其中:第一PMOS管、第二PMOS管、第三PMOS管、以及第四PMOS管的源极分别与所述第一电荷泵电路的电压输出端相连;第五NMOS管、第六NMOS管、第七NMOS管、以及第八NMOS管的源极分别接地;第一PMOS管的漏极、第三PMOS管的栅极、第五NMOS管的漏极、以及第七NOMS管的栅极分别与第二PMOS管的栅极相连;第二PMOS管的漏极、第四POMS管的栅极、第六NMOS管的漏极、以及第八NMOS管的栅极分别与第一PMOS管的栅极相连;第五NMOS管的栅极连接所述两相时钟信号中的第一时钟信号;第六NMOS管的栅极连接所述两相时钟信号中的第二时钟信号;第三PMOS管的漏极及第七NMOS管的漏极为提升后的两相时钟信号中的第三时钟信号输出端;第四PMOS管的漏极及第八NMOS管的漏极为提升后的两相时钟信号中的第四时钟信号输出端;
[0013] 第二电荷泵电路,以所述第一电荷泵电路的输出电压、所述两相时钟信号以及所述提升后的两相时钟信号为输入,用于将所述输出电压提升至第二设定电压值并输出;
[0014] 所述第二电荷泵电路为改进的第一电荷泵电路,包括六个NMOS管、五个电容器、以及两个PMOS管,其中,四个NMOS管及五个电容器的连接方式与所述第一电荷泵电路相同;第二电荷泵电路的第一电容器的第一端连接所述第一电荷泵电路的电压输出端;第二电荷泵电路的第一电容器及第三电容器的第二端连接第五PMOS管的漏极以及第九NMOS管的漏极;第二电荷泵电路的第二电容器及第四电容器的第二端分别连接第六PMOS管的漏极及第十NMOS管的漏极;第二电荷泵电路的第五电容器的第一端为电压输出端;第五PMOS管的源极以及第六PMOS管的源极连接所述第一电荷泵电路的输出电压端;第五PMOS管的栅极连接所述提升后的两相时钟信号中的第三时钟信号输出端,第六PMOS管的栅极连接所述提升后的两相时钟信号中的第四时钟信号输出端;第九NMOS管的源极以及第十NMOS管的源极接地,第九NMOS管的栅极连接两相时钟信号的第一时钟信号,第十NMOS管的栅极连接两相时钟信号的第二时钟信号。
[0015] 其中,所述第一电荷泵电路以及第二电荷泵电路均为正电压电荷泵电路。
[0016] 其中,所述第一电荷泵电路为四阶Dickson电荷泵电路,该电路由四个NMOS和五个电容器组成,其中,第一电容器及第二电容器的第一端分别与第一NMOS管的漏极及源极相连,第二电容器及第三电容器的第一端分别与第二NMOS管的漏极及源极相连,第三电容器及第四电容器的第一端分别与第三NMOS管的漏极及源极相连,第四电容器及第五电容器的第一端分别与第四NMOS管的漏极及源极相连;第一电容器的第一端还与第一NMOS管的栅极以及电源电压相连,第二电容器的第一端还与第二NMOS管的栅极相连,第三电容器的第一端还与第三NMOS管的栅极相连,第四电容器的第一端还与第四NMOS管的栅极相连;第五电容器的第一端为电压输出端;第一电容器以及第三电容器的第二端与两相时钟信号中的第一时钟信号相连,第二电容器以及第四电容器的第二端与两相时钟信号中的第二时钟信号相连;第五电容器的第二端接地。
[0017] (三)有益效果
[0018] 本发明的电荷泵采用两级结构,提高后一级电荷泵电路的时钟幅度,从而提高了电荷泵整体输出电压上升速度,并能提供更高的输出电压。

附图说明

[0019] 图1为传统的八阶Dickson正高压电荷泵电路原理图;
[0020] 图2为依照本发明一种实施方式的电荷泵结构框图;
[0021] 图3为依照本发明一种实施方式的电荷泵中第一电荷泵电路的电路原理图;
[0022] 图4为依照本发明一种实施方式的电荷泵中时钟信号电压转换电路的电路原理图;
[0023] 图5为依照本发明一种实施方式的电荷泵中第二电荷泵电路的电路原理图;
[0024] 图6为依照本发明一种实施方式的电荷泵电路中间节点VH和CK1_H、CK2_H波形图;
[0025] 图7为依照本发明一种实施方式的电荷泵电路关键节点波形图。

具体实施方式

[0026] 本发明提出的电荷泵,结合附图及实施例详细说明如下。
[0027] 本发明的核心思想为利用初始Dickson电荷泵提供的高压,将时钟信号的幅度增大,之后利用电压幅度增大后的时钟信号,提高后续电荷泵电路中电压升高速率,从而提升整体电路电压提升速率并提高电荷泵可输出的最高电压。整体电路包括两部分:一、Dickson电荷泵电路;二、时钟提升电荷泵。其中第二部分电路包括电压转换电路和混合时钟信号电荷泵。电荷泵均为正高电压电荷泵。第一部分Dickson电荷泵利用系统电源电压VDD和系统两相时钟信号得到较高电压VH;第二部分中的电压转换电路以第一部分产生电压VH为电源电压,以系统的两相时钟信号为输入信号,得到较高摆幅的时钟信号CK1_H和CK2_H;第二部分中的混合时钟信号电荷泵电路利用第一部分Dickson电荷泵产生的电压VH为输入电压,利用系统两相时钟信号和第二部分中的电压转换电路产生的较高摆幅两相时钟信号控制电荷泵中电容的充放电,从而提高电路最终输出电压的上升速度,并在级数不变的情况下得到更高的输出电压。
[0028] 具体地,如图2所示,依照本发明一种实施方式的电荷泵,包括:第一电荷泵电路,以电源电压以及两相时钟信号为输入,用于将电源电压提升至第一设定电压值并输出;时钟信号电压转换电路,以所述第一电荷泵电路的输出电压以及所述两相时钟信号为输入,用于将所述两相时钟信号的摆幅提升至所述输出电压,并输出提升后的两相时钟信号;第二电荷泵电路,以所述第一电荷泵电路的输出电压、所述两相时钟信号以及所述提升后的两相时钟信号为输入,用于将所述输出电压提升至第二设定电压值并输出。
[0029] 其中,第一电荷泵电路为四阶Dickson电荷泵电路,如图3所示,该电路由四个NMOS和五个电容器组成,其中,第一电容器C1及第二电容器C2的第一端分别与第一NMOS管NM1的漏极及源极相连,第二电容器C2及第三电容器C3的第一端分别与第二NMOS管NM2的漏极及源极相连,第三电容器C3及第四电容器C4的第一端分别与第三NMOS管NM3的漏极及源极相连,第四电容器C4及第五电容器Cmid的第一端分别与第四NMOS管NM4的漏极及源极相连;C1的第一端还与NM1的栅极以及电源电压VDD相连,C2的第一端还与NM2的栅极相连,C3的第一端还与NM3的栅极相连,C4的第一端还与NM4的栅极相连;Cmid的第一端为电压输出端,输出电压VH;C1以及C3的第二端与两相时钟信号中的第一时钟信号CK1相连,C2以及C4的第二端与两相时钟信号中的第二时钟信号CK2相连;Cmid的第二端接地。
[0030] 时钟信号控制四个NMOS管的开关状态和电容器上电荷的电势高低,使电荷不断向最右边电容Cmid积累,从而达到提高VH端输出电压的目的。其具体工作过程如下:当CK1为高电平CK2为低电平时,NM1左端电平高于右端电平,NM1导通,VDD将节点①电平V1充电至V1=VDD-Vth;当CK1转换为低电平CK2变为高电平时,CK2信号通过电容C2将节点①电平V1抬高至Vi=2×VDD-Vth,同时NM2导通,节点①和节点②和分享达到共同电平V1′(VDD
[0031] 时钟信号电压转换电路实现将摆幅在0~VDD的电压摆幅提升至0~VH(VH为第一部分Dickson电荷泵电路的节点VH端电压,VH>VDD)。如图4所示,时钟信号电压转换电路由四个PMOS管以及四个NMOS管组成,其中:第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、以及第四PMOS管PM4的源极分别与第一电荷泵电路的电压输出端相连;第五NMOS管PM5、第六NMOS管PM6、第七NMOS管PM7、以及第八NMOS管PM8的源极分别接地;PM1的漏极、PM3的栅极、PM5的漏极、以及PM7的栅极分别与PM2的栅极相连;PM2的漏极、PM4的栅极、PM6的漏极、以及PM8的栅极分别与PM1的栅极相连;PM5的栅极连接CK1;PM6的栅极连接PK2;PM3的漏极及PM7管的漏极为提升后的两相时钟信号中的第三时钟信号CK1_H输出端;PM4的漏极及PM8的漏极为提升后的两相时钟信号中的第四时钟信号CK2_H输出端。
[0032] 该电压转换电路工作过程如下:当CK1为高电平VDD,CK2为低电平0,则NM5导通,NM6关断,X节点通过NM5被拉至0,从而PM2导通将Y节点上拉至高电位VH,同时PM3导通,NM7关断,CK1_H输出高电位VH,另一边Y节点电压VH使PM4关断,NM8导通,CK2_H输出地电位0;反之,当CK1变为低电平0,CK2变为高电平VDD时,相应的有输出CK1_H为0,CK2_H为VH。
[0033] 如图5所示,第二电荷泵电路为改进的第一电荷泵电路,也为四阶Dickson电荷泵电路,包括六个NMOS管、五个电容器、以及两个PMOS管,其中的四个NMOS管及五个电容器的连接方式与第一电荷泵电路相同,不同之处在于:第二电荷泵电路的第一电容器的第一端连接第一电荷泵电路的电压输出端;第二电荷泵电路的第一电容器及第三电容器的第二端连接第五PMOS管PM5的漏极以及第九NMOS管NM9的漏极;第二电荷泵电路的第二电容器及第四电容器的第二端分别连接第六PMOS管PM6的漏极及第十NMOS管NM10的漏极;第二电荷泵电路的第五电容器的第一端为电压输出端;PM5的源极以及PM6的源极连接第一电荷泵电路的输出电压端;PM5的栅极连接CK1_H输出端,PM6的栅极连接CK2_H输出端;NM9的源极以及NM10的源极接地,NM9的栅极连接CK1,NM10的栅极连接CK2。
[0034] 第二电荷泵电路的基本原理与第一部分Dickson电荷泵电路原理相同,实现将输入电压提升的目的。其差别在于使用电压摆幅在0-VH的信号替代原来摆幅在0-VDD的系统时钟信号,实现如下:当CK1为高电平VDD时,CK1_H为VH,CK2与CK2_H为0,NM9、PM6导通,NM10、PM5关断,从而phi1节点通过NM9下拉至0,phi2节点通过PM6上拉至电平VH;当CK1为低电平0时,相应的phi1节点通过PM5上拉至VH,phi2节点通过NM10下拉至低电平0。
[0035] 对图1所示的Dickson电荷泵以及本发明的电荷泵进行仿真,图6给出了输出节点VH、CK1_H和CK2_H的电压波形图,可以看出,随着VH电压的升高,信号CK1_H和CK2_H的摆幅从0~5V最终约提高至0~13.5V。
[0036] 图7给出了两电荷泵电路关键节点的电压波形。其中,VDD为电源电压VDD,稳定为5V;Vmid1为图1Dickson电荷泵中间节点Vmid1波形;Vout1为图1Dickson电荷泵最终输出Vout1电压波形;VH为本发明的电荷泵电路中节点VH波形;Vout为本发明中最终输出节点Vout的电压波形。
[0037] 从图7所示的波形图可以看到,本发明的电荷泵虽然中间节点VH电压低于图1所示的Dickson电荷泵中间节点Vmid1电压,但由于本发明的电荷泵能够提高后续电路电容器下信号的摆幅,使得本发明的电荷泵获得更高的总输出电压,同时也使得本发明的电荷泵具有更高的电压上升速度。
[0038] 表1两电路关键节点最高电压值
[0039]电路方案 电源电压(V) 中间节点电压(V) 最终输出电压(V)
Dickson 5.0 27.0 39.6
本发明 5.0 13.5 52.2
[0040] 因此,仿真结果显示:1、与普通Dickson电荷泵比较,本发明的电荷泵明显有更高的最高输出电压;2、本发明的电荷泵与普通Dickson电荷泵比较,电压提升速度有所提升。
[0041] 以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
高效检索全球专利

IPRDB是专利检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,专利查询、专利分析

电话:13651749426

侵权分析

IPRDB的侵权分析产品是IPRDB结合多位一线专利维权律师和专利侵权分析师的智慧,开发出来的一款特色产品,也是市面上唯一一款帮助企业研发人员、科研工作者、专利律师、专利分析师快速定位侵权分析的产品,极大的减少了用户重复工作量,提升工作效率,降低无效或侵权分析的准入门槛。

立即试用