本发明一般地涉及可变频率振荡器，尤其涉及一种根据控制电压或 控制数据改变振荡频率的可变频率振荡器。

现代的计算机系统等等都要求高速度转换信号和改善准确度与可靠 性，还要求降低硬件成本。为了满足上述要求，需要切实有效地开发和 设计系统和电路结构。

图1示出一种常规模拟电路电压控制振荡器(VCO)的方框图。 倒相器101-105组成一个环式振荡器。用于延迟信号的电容器C1和C2 连接到倒相器102和103的的输出端，频率控制电压经由端子12供应到 这两个倒相器。通过改变倒相器102和103的信号延迟时间就能改变端子 14上的输出信号频率。

但是，常规的电压控制振荡器有一个缺点，即振荡信号的频率随倒 相器的级数和导线延迟而定。因此，较低的振荡频率通过增加倒相器的 级数和信号线路的长度来获得，但这会增加电路的尺寸。此外，即使各 个电压控制振荡器都具有完全相同的结构，但它们却由于生产工艺的某 些因素而有不同的振荡频率。

存在的另一个缺点是由于反相器102和103的电容数值分别随频率 控制电压变化从而可能改变信号延迟时间的结构。于是，大的延迟时间 会造成信号波的环绕增加。在这一情形，如果有一个噪声在信号波的前 沿和/或后沿时刻叠加到信号上，则接收到上面的信号的倒相器很容易发 生动作失调。输出振荡信号的频率容易分散在某一范围(抖动)上。为 了减少或截去来自外围电路的噪声，需要复杂的电路设计和增加电路尺 寸。

本发明的一个总目的是提供一种已经消除了上述缺点的可变频率振 荡器。

本发明的一个更具体的目的是提供一种几乎不受噪声影响并且已降 低了频率抖动的小尺寸可变频率振荡器。

本发明的上述目的用一种可变频率振荡器来达到，这种可变频率振 荡器包括：一个包含有一个具有多个回路的环式振荡器的振荡单元；以 及一个频率控制单元，它根据一个指示振荡频率的控制输入控制多个回 路之间的转换，从而生成一个具有振荡频率的振荡信号。

上述可变频率振荡器可以设计得使振荡单元包括：一个第一回路； 一个具有第一回路的一部分的第二回路；以及一个控制第一和第二回路 之间的转换的开关电路。

可变频率振荡器可以设计得使频率控制单元包括：一个根据控制输 入的数值对信号在第二回路中的循环次数进行计数的计数器；以及一个 逻辑电路，它根据计数器的计数数值生成一个指示在第一回路和第二回 路之间进行转换的选择信号，选择信号被供应给开关电路。

可变频率振荡器可以设计得使振荡单元包括：一个第一回路；一个 具有第一回路的一部分的第二回路；一个具有第二回路的一部分的第三 回路；一个控制第一和第二回路之间的转换的第一开关电路；以及一个 控制第二和第三回路之间的转换的第二开关电路。

可变频率振荡器可以设计得使频率控制单元包括：一个第一计数 器，根据控制输入的数值对信号在第二回路中的循环次数进行计数；一 个第二计数器，根据控制输入的数值对信号在第三回路中的循环次数进 行计数；一个第一逻辑电路，根据第一计数器的计数数值生成一个指示 在第一回路和第二回路之间进行转换的选择信号，选择信号被供应给开 关回路；以及一个第二逻辑电路，根据第二计数器的计数数值生成一个 指示在第二回路和第三回路之间进行转换的另一个选择信号，上述另一 个选择信号被供应给开关电路。

可变频率振荡器可以设计成：控制输入是一个模拟电压；并且可变 频率振荡器包括一个模/数转换器，将模拟电压转换为数字数据加到频率 控制单元上。

可变频率振荡器可以设计成：控制输入是一个数字数据；并且可变 频率振荡器包括一个存储数字数据的寄存器，然后再将数字数据供应给 频率控制单元。

可变频率振荡器可以设计成：控制输入是模拟电压和数字数据两者 之一；并且其中可变频率振荡器包括：一个将模拟电压转换为数字信号 的模/数转换器；一个存储数字数据的寄存器；以及一个选择器，有选择 地向频率控制单元输出数字信号和数字数据两者之一。

本发明的上述目的也可通过一个可变频率振荡器达到，可变频率振 荡器包括：一个生成脉冲的环式振荡器；一个输出脉冲的输出单元；一 个对循环传送通过环式振荡器的脉冲次数进行计数的计数器；以及一个 在计数器计数到一个给定计数数值时将脉冲供应到输出单元的控制电 路。

通过结合附图阅读下面的详细叙述，本发明的其他目的、特性和优 点将变得更加明显，在附图中：

图1是一个常规电压控制振荡器的方框图；

图2是根据本发明第一实施例的可变频率振荡器的方框图；

图3是根据本发明第一实施例的可变频率振荡器的电路图；

图4A是用在图3所示可变频率振荡器中的延迟电路的电路图；

图4B是用在图3所示可变频率振荡器中的开关电路的电路图；

图5是在图3所示电路的诸节点观察到的信号波形图；

图6是根据本发明第二实施例的可变频率振荡器的电路图；以及

图7是在图6所示电路的诸节点观察到的信号波形图。

图2是根据本发明第一实施例的可变频率振荡器的方框图。一个成 形多回路环式振荡器20具有在频率控制器22的控制下进行选择的多个 回路。环式振荡器20在通过端子24接收到一个起动信号EN时开始振 荡。环式振荡器20的输出振荡信号通过端子26输出。输入选择单元28 经由端子30供应指示振荡频率的模拟控制电压或者经由端子32供应指 示振荡频率的数字控制数据。输入选择单元28根据经由端子34供应的 选择信号选择模拟控制电压或者数字控制数据，并生成控制数据再加到 频率控制器22上，频率控制器22为每个回路确定出信号在该回路中循 环的次数并向环式振荡器20输出一个最终控制信号。

图3是根据本发明第一实施例的可变频率振荡器的电路图。在图3 中，对那些与图2所示同一样的部件赋予同一样的标号。多回路环式振 荡器20包括“与非”电路40和44，延迟电路42和46，一个开关电路 (控制电路)48以及一个输出缓存器50。第一回路由“与非”电路40， 延迟电路42，“与非”电路44，延迟电路46以及开关电路48组成。 第二回路由“与非”电路44，延迟电路46和开关电路48组成。也就是 说，通过开关电路48来选择两个回路中的一个回路。

如图4A所示，延迟电路46用级联的倒相器621-624制成。“与 非”电路44的输出信号加到端子61上，在端子63上得到的输出信号加 到开关电路48上。延迟电路42除了倒相器的级数以外，具有与图4A所 示同一样的结构。

开关电路48的结构如图4B所示。延迟电路46的输出信号经由端 子65加到“或”电路67和68上。经由端子69供应的选择信号SEL供 应到“或”电路67，同时被倒相器70倒相。然后，已被倒相的信号供 应到“或”电路68。也就是说，当选择信号SEL为高电平时，经由端子 65的信号通过“或”电路68并经由端子71供应到“与非”电路44。当 选择信号SEL为低电平时，经由端子65的信号通过“或”电路67并经 由端子72供应到“与非”电路40。

输入选择单元28的A/D(模/数)转换器52将经由端子30供应的 指示振荡频率的模拟控制电压Vref转换为K比特的控制数据，然后再供 应到选择器54。寄存器56存储经由端子32串行供应并指示振荡频率的 数字控制数据。数字控制数据以K1比特并行的形式从寄存器56读出并 供应到选择器54。数字控制数据还可以经由端子33从寄存器56读出。 选择器54根据经由端子34供应的选择信号选择来自A/D转换器52或寄 存器56的控制数据。于是，如此选择的控制数据被供应到频率控制器22 的一个降值计数器58。

降值计数器58响应由倒相器57加到起动端EN的低电平信号开始 计数操作。来自选择器54的控制数据在加给负载端LD的信号跌落时加 载到降值计数器58。每当加上“与非”电路的输出脉冲时，降值计数器 58都向下计数。K比特的计数数值通过一个“异或”电路60与数值0 (由K位组成)相比较，后者向开关电路48输出选择信号SEL。当计 数数值不等于0时，选择信号SEL为高电平，而当计数数值等于0时， 选择信号SEL为低电平。开关电路48在选择信号SEL为高电平时将延 迟电路46的输出信号供应给“与非”电路44，使得第二回路被选择。 开关电路48在选择信号SEL为低电平时将延迟电路46的输出供应给“与 非”电路40使得第一回路被选择。

现在假定第一回路的延迟时间等于“与非”电路40和延迟电路42 的延迟时间之和并表示为TBASE，由“与非”电路44，延迟电路46和开 关电路48组成的第二回路的延迟时间表示为DT。并且进一步假定加载 到降值计数器58上的控制数值为N。每当信号通过第二回路2N次时， 第一回路被选择得使信号通过第一回路两次。于是信号在时刻TBASE+ DT·2(N-1)和TBASE+DT经由端子26输出。上述信号的周期 可以写出如下：

T=(TBASE+DT)+DT·2(N-1)+(TBASE+DT)=2·TBASE+DT·2·N    (1) 上述信号的频率F等于1/T。

图5是在N=4时观察到的信号波形图。加到端子24的启动信号 EN转到高电平如图5(A)所示，延迟电路42的输出信号L1转到高 电平，如图5(B)所示。这时，如果降值计数器58已有等于4的加载 数值，则选择信号SEL转到高电平如图5(E)所示，开关电路48以 图5(F)所示信号LX2的形式向“与非”电路44供应延迟电路46的 输出信号LA，如图5(D)所示。因此，第二回路被选择。

响应“与非”电路44的输出信号L2，降值计数器58执行向下计 数操作。当计数数值在t1时刻变为0时，选择信号SEL转为低电平，如 图5(E)所示。开关电路48向“与非”电路40供应一个如图5(G) 所示的信号LX1，使得第一回路被选择。因此在端子26可以得到如图5 (H)所示的振荡信号。

由公式(1)可以看出，只是通过改变加载到降值计数器58上的数 值就可以很容易地改变振荡频率。此外，加载的数值可以是模拟电压或 者数字数据。再者，信号在第二回路中的循环次数可以通过加载到降值 计数器58上的数值来确定。因此，延迟电路42和46可以由最少数目的 倒相器组成，以便使用最小规模的电路结构可以得到宽可变的频率范 围。而且，本电路是一种数字电路，不用进行在模拟电路中为了改变延 迟时间而进行的脉冲波形环绕。因此，电路几乎不受噪声影响并且在很 大程度上排除了出现频率抖动的可能性。此外，不需要考虑降低外围电 路中噪声的措施，因而可以减小尺寸。

图6示出根据本发明第二实施例的可变频率振荡器的电路图。在图 6中，那些与图3所示同一样的部件被赋予同一样的标号。图5所示多回 路环式振荡器20由“与非”电路40、44和84，延迟电路42、46和 86，开关电路48和88以及输出缓存器50组成。第一回路由“与非”电 路40、延迟电路42、“与非”电路44、延迟电路46、“与非”电路 84、延迟电路86、开关电路88和开关电路48组成。第二回路由“与非” 电路44、延迟电路46、“与非”电路84、延迟电路86和开关电路88 和开关电路48组成。第三回路由“与非”电路84、延迟电路86和开关 电路88组成。也就是说，第一到第三回路之间的转换通过开关电路48 和88进行。

延迟电路46由图4A所示的621-624组成。“与非”电路44的输 出信号供应到端子61，并且在端子63得到的输出信号被供应到开关电 路48。延迟电路42和86除了倒相四级数不同以外具有同一样的结构。

每一个开关电路48和88都设计成如图4B所示。延迟电路46或86 的输出信号经由端子65供应到“或”电路67或68。经由端子69供应 的选择信号SEL1或SEL2供应到“或”电路67，并通过倒相器70倒相， 已经倒相的信号供应到“或”电路68。也就是说，当选择信号SEL1或 SEL2为高电平时来自端子65的选择信号通过“或”电路68并经由端子 71供应到“与非”电路44或84。当选择信号SEL1或SEL2为低电平 时，则来自端子65的信号通过“或”电路67并经由端子72供应到“与 非”电路40或开关电路48。

第一输入选择单元28的A/D转换器52将经由端子30供应并指示 振荡频率的模拟控制电压Vref1转换为K比特的控制数据后供应到选择器 54。寄存器56存储经由端子32串行供应并指示振荡频率的数字控制数 据。数字控制数据以K1比特并行的形式从寄存器56读出并供应给选择 器54。数字控制数据还可以经由端子33从寄存器56读出。选择器54 根据经由端子34供应的选择信号选择来自A/D转换器52或者寄存器56 的控制数据。这样所选出的控制数据便供应到频率控制器22的降值计数 器58。

降值计数器58响应由倒相器57加到起动端EN的低电平信号而开 始计数操作。来自选择器54的控制数据在加到负载端LD的信号跌落时 加载到降值计数器58上。每当加上“与非”电路44的输出脉冲时，降 值计数器58都向下计数。K1比特的计数数值通过“异或”电路60与0 数值(由K1位组成)相比较，后者向开关电路48输出选择信号SEL1。 选择信号SEL1在计数数值不等于0时为高电平，而在计数数值等于0 时为低电平。开关电路48在选择信号SEL1为高电平时将延迟电路46 的输出信号供应到“与非”电路44，使得第二回路被选择。开关电路48 在选择信号SEL1为低电平时将延迟电路46的输出信号供应到“与非” 电路40，使得第一回路被选择。

第二选择单元90的A/D转换器将经由端子91供应并指示振荡频率 的模拟控制电压Vref2转换为K2比特的控制数据然后供应到选择器97。 寄存器96存储经由端子92串行供应并指示振荡频率的数字控制数据。 数字控制数据以K2比特并行的形式由寄存器96读出供应给选择器97。 数字控制数据还可经由端子93从寄存器96读出。选择器97根据经由端 子94供应的选择信号选择来自A/D转换器95或寄存器96的控制数据。 这样，所选择的控制数据便供应到频率控制器100的降值计数器102。

降值计数器102响应由倒相器101供应到起动端子EN的低电平信 号开始计数操作。来自选择器97的控制数据在加于负载端子LD的信号 跌落时加载到降值计数器102上。每当加上“与非”电路84的输出脉冲 时，降值计数器102都向下计数。K2比特的计数数值通过一个“异或” 电路104与0数值(由K2位组成)相比较，后者向开关电路88输出选 择信号SEL2。选择信号SEL2在计数数值不等于0时为高电平，而在计 数数值等于0时则为低电平。开关电路88在选择信号SEL2为高电平时 将延迟电路86的输出信号供应到“与非”电路84，使得第三回路被选 择。开关电路88在选择信号SEL2为低电平时将延迟电路86的输出信 号供应到开关电路48，以使第一或第二回路被选择。

现在将假设第一回路的延迟时间等于“与非”电路40和延迟电路 42的延迟时间之和并表示为TBASE，第二回路(“与非”电路44和84， 延迟电路46和86以及开关电路48和88)的延迟时间表示为DT1，第 三回路(“与非”电路84，延迟电路86和开关电路88)的延迟时间表 示为DT2。另外再假设加载到降值计数器58上的控制数据为N并且加 载到降值计数器102上的控制制数据为M。经由端子26输出的信号的 周期T可以写出如下：

   T=2TBASE+N·(DT1·2+M·(DT2·2))    (2) 上述信号的频率F等于1/T。

图7是当N=3和M=4时观察到的信号波形图。加到端子24上 的起动信号EN如图7(A)所示转为高电平并且延迟电路42的输出信 号如图7(B)所示转为高电平。在这一情形，如果降值计数器58和 102分别具有等于3和4的相应加载数值N和M，则选择信号SEL2和 SEL1均为高电平，如图7(F)和7(I)所示。开关电路88以信号 LX3的形式将延迟电路86的输出信号LA3供应给“与非”电路84，以 使第三回路被选择。

响应图7(D)所示“与非”电路的输出信号L3，降值计数器102 执行向下计数操作。当计数数值在时刻t1变成等于0时，选择信号SEL2 转为低电平，如图7(F)所示，因而开关电路88向开关电路48供应 图7(H)所示的信号LA2。这时候，图7(I)所示的选择信号SEL1 为高电平。因而开关电路48将形式为LX2的信号LA2供应到“与非” 电路44，以使第二回路被选择。

然后，降值计数器58响应图7(C)所示“与非”电路44的输出 信号L2执行向下计数操作。当计数数值在时刻t2变成等于0时，选择 信号SEL1如图7(I)所示转为低电平，使开关电路48将图7(K) 所示的信号LX1供应到“与非”电路40并且第一回路被选择。因此，经 由端子26输出图7(H)所示的振荡信号。

由公式(2)可以看出，仅仅通过改变加载到降值计数器58和102 的数值就能够很容易地改变振荡频率。此外，加载数值可以是模拟电压 或者数字数据。再者，信号在第二和第三回路中的循环次数可以通过加 载到降值计数器58和102上的数值来决定。因此，延迟电路42、46和 86可以用最小数目的倒相器组成，以使宽可变的频率范围可以通过最小 规模的电路结构得到。而且，本振荡器具有第二和三回路，使得它有一 个缩减的频率调整宽度并容许振荡频率在一个从相当低的振荡频率到相 当高的振荡频率的增大的频率范围内。

而且，本电路是一种数字电路，不进行在模拟电路中为了改变延迟 时间而进行的脉冲波环绕。因此，电路几乎不受噪声影响并且能够在很 大程度上排除出现频率抖动的可能性。并且，不需要考虑降低外围电路 中噪声的措施，从而减小了尺寸。

可以修改图3和6所示的结构以省略延迟电路42并且通过对信号 LX1和起动信号EN进行“与”运算所得出的信号输入到“与非”电路 44和输出缓存器50。在这一情形，通过设周期TBASE等于0(TBASE= 0)就可求出高电平和低电平的持续时间。

本发明并不局限于已经详细披露的实施例，可以作出各种变化和修 改而不致脱离本发明的范围。