薄膜晶体管数组基板专利检索-管板壳管式换热器管式换热器热交换器换热器专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

薄膜晶体管数组基板

阅读：560发布：2021-02-28

IPRDB可以提供薄膜晶体管数组基板专利检索，专利查询，专利分析的服务。并且本发明涉及一种薄膜晶体管数组基板，其包括基板、多条扫描线、多条资料线以及多个画素结构。扫描线由第一导电层所组成。各数据线包括多条第一导线与多条第二导线，其中第一导线与第二导线彼此平行排列且相互串接，第二导线跨越扫描线，第一导线位于两相邻扫描线之间，第一导线与第二导线分别由第一导电层与第二导电层所组成，且第一导电层与基板之间的距离小于第二导电层与基板之间的距离。各画素结构包括薄膜晶体管以及画素电极。薄膜晶体管与对应的扫描线以及对应的各第二导线电性连接。画素电极与薄膜晶体管电性连接，画素电极的至少部分延伸至相邻的第一导线上方。本发明可以维持显示区域的开口率并有效降低串音现象。，下面是薄膜晶体管数组基板专利的具体信息内容。

权利要求

1.一种薄膜晶体管数组基板，其特征在于，包括：

一基板；

多条扫描线，配置于该基板上，由一第一导电层所组成；

多条数据线，配置于该基板上，各该数据线包括多条第一导线与多条第二导线，其中该些第一导线与该些第二导线彼此平行排列且相互串接不共面，各该第二导线跨越各该扫描线，而各该第一导线位于两相邻扫描线之间，该些第一导线与该些第二导线分别由该第一导电层以及一第二导电层所组成，且该第一导电层与该基板之间的距离小于该第二导电层与该基板之间的距离；

多个画素结构，配置于该基板上，各该画素结构包括：

一薄膜晶体管，与对应的该些扫描线以及对应的各该第二导线电性连接；以及一画素电极，与该薄膜晶体管电性连接，该画素电极的至少部分延伸至相邻的该些第一导线上方；

还包括一第一绝缘层以及一第二绝缘层，其中该第一绝缘层覆盖该第一导电层，且该第二绝缘层覆盖该第二导电层以及该些薄膜晶体管；

其中在该些画素电极与对应的该些第一导线之间具有该第一绝缘层以及该第二绝缘层所构成的叠层。

2.根据权利要求1所述的薄膜晶体管数组基板，其特征在于：更包括一跳线层，且位于该些第一导线上方的该第一绝缘层与该第二绝缘层具有多个第一接触窗，以分别暴露出各该第一导线的两端，而位于该些第二导线上方的该第二绝缘层具有多个第二接触窗，以分别暴露出各该第二导线的两端，该跳线层藉由各该第一接触窗以及各该第二接触窗而电性连接于各该第一导线与各该第二导线之间。

3.根据权利要求2所述的薄膜晶体管数组基板，其特征在于：其中该些第一导线与该些第二导线在投影面积上不重叠；

其中该跳线层的组成与该些画素电极的组成相同。

4.根据权利要求1所述的薄膜晶体管数组基板，其特征在于：其中该些第一导线与该些第二导线在投影面积上部分重叠，且位于各该第一导线与各该第二导线重叠区域内的该第一绝缘层具有一开口，各该第二导线藉由该开口与各该第一导线连接。

5.根据权利要求1所述的薄膜晶体管数组基板，其特征在于：其中各该薄膜晶体管具有一闸极、一信道层、一源极以及一汲极，各该闸极与对应的扫描线连接，各该源极与对应的第二导线连接，各该汲极与各该画素电极连接。

6.根据权利要求5所述的薄膜晶体管数组基板，其特征在于：其中该些闸极是由该第一导电层所组成，该些源极、该些汲极以及该些第二导线是由第二导电层所组成，该些信道层的材质为非晶硅。

7.根据权利要求1所述的薄膜晶体管数组基板，其特征在于：其中各该薄膜晶体管具有一半导体层，且该半导体层具有一与该第二导线电性连接的源极区以及一与该画素电极电性连接的汲极区。

8.根据权利要求1所述的薄膜晶体管数组基板，其特征在于：其中该些第一导线与该些第二导线不共平面，且该些第一导线的宽度等于该些第二导线的宽度。

说明书全文

薄膜晶体管数组基板

技术领域

[0001] 本发明是有关于一种薄膜晶体管数组基板(thin film transistor arraysubstrate)，且特别是有关于一种具有不共平面的膜层所串接的数据线的薄膜晶体管数组基板。

背景技术

[0002] 为因应现代产品高速度、高效能、且轻薄短小的要求，各电子零件皆积极地朝体积小型化发展。各种携带式电子装置也已渐成主流，例如：笔记型计算机(notebook)、行动电话(cell phone)、电子辞典、个人数字助理器(Personal Digital Assistant；PDA)、上网机(web pad)及平板型计算机(Tablet PC)等。对于携带式电子装置的影像显示器而言，为了符合产品趋向小型化的需求，具有空间利用效率佳、高画质、低消耗功率、无辐射等优越特性的平面显示器，目前已被广为使用，其中尤以液晶显示器(liquid crystal display；LCD)被广泛使用。

[0003] 液晶显示器通常包括扫描线、数据线以及多个数组排列的画素结构，而各画素结构中具有薄膜晶体管与画素电极。一般而言，画素电极为液晶显示器中的主要显示区域，换言之，在画素结构中，画素电极的布局面积为影响开口率的重要因素之一，为了增加液晶显示器的可显示区域，进而达到高开口率的需求，画素电极通常会延伸至相邻资料线的上方。然而，由于画素电极与资料线重叠的部分容易因电压耦合效应而产生寄生电容(Parasitic Capacitance)，此寄生电容正比于画素电极与资料线之间的重叠面积，而反比于画素电极与资料线之间的距离，因而使得液晶显示器容易产生串音现象的问题。

[0004] 详言之，图1A为习知一种薄膜晶体管数组基板的上视示意图，而图1B为图1A沿AA’剖面线的剖面示意图。如图1A与图1B所示，薄膜晶体管数组基板100包括扫描线110、数据线120以及多个数组排列的画素结构130，其中画素结构130包括薄膜晶体管140以及与薄膜晶体管140电性连接的画素电极150。如图1A与图1B所示，画素电极150延伸至资料线120上方，资料线120与画素电极150之间仅具有单一绝缘层160，换言之，资料线120与画素电极150之间的距离仅约为单一绝缘层160的厚度，因此资料线120与画素电极150之间所产生寄生电容大，液晶显示器容易发生串音现象，影响显示品质。

[0005] 为降低上述薄膜晶体管数组基板中画素结构的串音效应，设计者可以选择性地缩减画素电极的面积，使得画素电极不与资料线重叠。然而，降低画素电极的面积将使得画素结构的开口率大幅下降，影响液晶显示器的可显示区域。因此，如何妥善设计画素结构中画素电极与资料线之间的结构，使得画素结构可以有效改善串音现象，并维持一定程度的开口率，实为目前薄膜晶体管数组基板在线路布局(Layout)上亟待克服的课题。

发明内容

[0006] 本发明提供一种薄膜晶体管数组基板，其可以维持显示区域的开口率并有效降低串音现象。

[0007] 本发明提出一种薄膜晶体管数组基板，其包括基板以及配置于基板上的多条扫描线、多条资料线与多个画素结构。扫描线由第一导电层所组成。各数据线包括多条第一导线与多条第二导线，其中第一导线与第二导线彼此平行排列且相互串接，且第一导线与第二导线是彼此交替地排列，第二导线跨越扫描线，第一导线位于两相邻扫描线之间，第一导线与第二导线分别由第一导电层与第二导电层所组成，且第一导电层与基板之间的距离小于第二导电层与基板之间的距离。各画素结构包括薄膜晶体管以及画素电极。薄膜晶体管与对应的扫描线以及对应的各第二导线电性连接。画素电极与薄膜晶体管电性连接，画素电极的至少部分延伸至相邻的第一导线上方。

[0008] 在本发明的一实施例中，薄膜晶体管数组基板更包括第一绝缘层以及第二绝缘层，其中第一绝缘层覆盖第一导电层，且第二绝缘层覆盖第二导电层以及薄膜晶体管。此时，在画素电极与对应的第一导线之间具有第一绝缘层以及第二绝缘层所构成的叠层。

[0009] 在本发明的一实施例中，薄膜晶体管数组基板更包括跳线层，且位于第一导线上方的第一绝缘层与第二绝缘层具有多个第一接触窗，以分别暴露出各第一导线的两端，而位于第二导线上方的第二绝缘层具有多个第二接触窗，以分别暴露出各第二导线的两端，跳线层藉由各第一接触窗以及各第二接触窗而电性连接于各第一导线与各第二导线之间，其中第一导线与第二导线在投影面积上不重叠，而跳线层的组成与画素电极的组成相同。

[0010] 在本发明的一实施例中，上述的第一导线与第二导线在投影方向上至少部分重叠，且位于各第一导线与各第二导线重叠区域内的第一绝缘层具有一开口，各第二导线藉由开口与各第一导线连接。

[0011] 在本发明的一实施例中，上述的各薄膜晶体管具有闸极、信道层、源极以及汲极，各闸极与对应的扫描线连接，各源极与对应的第二导线连接，各汲极与各画素电极连接。此时，其中闸极是由第一导电层所组成，源极、汲极以及第二导线是由第二导电层所组成，信道层的材质为非晶硅。

[0012] 在本发明的一实施例中，上述的各薄膜晶体管具有半导体层，且半导体层具有一与第二导线电性连接的源极区以及一与画素电极电性连接的汲极区。

[0013] 在本发明的一实施例中，上述的第一导线与第二导线不共平面，且第一导线的宽度实质上等于第二导线的宽度。

[0014] 由于本发明的薄膜晶体管数组基板中，将数据线划分为相互串接且不共平面的第一导线以及第二导线，藉由增加第一导线与画素电极之间的距离，有效被降低资料线与画素电极之间的寄生电容，并维持一定程度的可显示区域。

[0015] 为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

[0016] 图1A为习知一种薄膜晶体管数组基板的上视示意图。

[0017] 图1B为图1A沿AA’剖面线的剖面示意图。

[0018] 图2为本发明一实施例的薄膜晶体管数组基板的示意图。

[0019] 图3A与3B分别绘示为图2中对应于A-A’以及B-B’剖面线的剖面示意图。

[0020] 图3C为图2沿BB’剖面线的另一种剖面示意图。

[0021] 图4为本发明一实施例的薄膜晶体管数组基板的示意图。

[0022] 图5A与5B分别绘示为图4中对应于A-A’以及B-B’剖面线的剖面示意图。

[0023] 图6为图4中的薄膜晶体管沿CC’剖面线的局部剖面图。

[0024] 附图中主要组件符号说明：

[0025] 100、200、300：薄膜晶体管数组基板

[0026] 110、220：扫描线

[0027] 120、230：资料线

[0028] 130、240：画素结构

[0029] 140、350：薄膜晶体管

[0030] 150、260：画素电极

[0031] 160：绝缘层

[0032] 210：基板

[0033] 232：第一导线

[0034] 234：第二导线

[0035] 250：薄膜晶体管

[0036] 252：闸极

[0037] 254：信道层

[0038] 256：源极

[0039] 258：汲极

[0040] 270：第一绝缘层

[0041] 272：开口

[0042] 280：第二绝缘层

[0043] 290：跳线层

[0044] 360：半导体层

[0045] 362：源极区

[0046] 364：汲极区

[0047] 370：闸绝缘层

[0048] H1：第一接触窗

[0049] H2：第二接触窗

[0050] H3：第三接触窗

[0051] Hs：源极接触窗

[0052] Hd：汲极接触窗

[0053] M1：第一导电层

[0054] M2：第二导电层

具体实施方式

[0055] 第一实施例

[0056] 图2为本发明一实施例的薄膜晶体管数组基板的示意图，而图3A与3B分别绘示为图2中对应于A-A’以及B-B’剖面线的剖面示意图。请参照图2、图3A与图3B，薄膜晶体管数组基板200是由多个画素结构数组排列于基板上所组成，为方便说明，在图中仅绘示两个画素结构作代表。

[0057] 请参照图2、图3A与图3B，薄膜晶体管数组基板200主要是由一基板210、多条扫描线220、多条资料线230与多个画素结构240所构成，且多条扫描线220、多条数据线230与多个画素结构240配置在基板210上。扫描线220由第一导电层M1所组成。各数据线230主要是由多条彼此串接且交错排列的第一导线232以及第二导线234所组成，其中第一导线232与第二导线234分别由第一导电层M1与第二导电层M2所组成，且第一导电层M1与第二导电层M2分属不同膜层，换言之，第一导电层M1与第二导电层M2不共平面。在本实施例中，第一导线232的宽度实质上等于第二导线234的宽度。此外，第一导电层M1与第二导电层M2可以选用相同或不同组成的导体材料，例如铝、钼、钛、上述氮化物或上述任一组合，本发明并不以此为限。

[0058] 如图2所示，第二导线234跨越扫描线220，而第一导线232则位于两相邻扫描线220之间。各画素结构240包括薄膜晶体管250以及画素电极260，其中薄膜晶体管250与对应的扫描线220以及对应的各第二导线234电性连接，画素电极260与薄膜晶体管250电性连接，且画素电极260部分延伸至相邻的第一导线232上方。

[0059] 继续参照图2、图3A与图3B，值得一提的是，不同于习知，在本发明的薄膜晶体管数组基板200中，令跨越扫描线220的资料线230区域为第二导线234，且其组成为位于第一导电层M1上方的第二导电层M2，用以传输资料线230的讯号。并且，本发明令位于两相邻扫描线220之间且与画素电极260主要重叠的资料线230区域为第一导线232，且第一导线232主要是由与画素电极260相距较远的第一导电层M1所构成，使得画素电极260与资料线230之间具有由第一绝缘层270以及第二绝缘层280所构成的叠层，换言之，画素电极260与资料线230之间的距离为第一绝缘层270以及第二绝缘层280的厚度的总和，因此相较于习知，本发明的薄膜晶体管数组基板200藉由拉长画素电极260与资料线230之间的距离，使得画素电极260与资料线230之间的寄生电容降低，进而有效减少串音现象的发生。

[0060] 值得一提的是，在本实施例中，薄膜晶体管250属于一种底闸极型薄膜晶体管，如图2所示。具体而言，薄膜晶体管250具有闸极252、信道层254、源极256以及汲极258，各闸极252与对应的扫描线220连接，各源极256与对应的第二导线234连接，各汲极258与各画素电极260连接。此时，其中闸极252是由第一导电层M1所组成，源极256、汲极258以及第二导线234是由第二导电层M2所组成，信道层254的材质为非晶硅。并且，如图3B所示，第一绝缘层270覆盖第一导电层M1，且第二绝缘层280覆盖第二导电层M2以及薄膜晶体管250。

[0061] 为清楚说明各构件在基板上的相对位置，以下将以图2、图3A以及图3B的薄膜晶体管数组基板200为例，简单说明薄膜晶体管数组基板200的制作流程。请同时参照图2、图3A以及图3B。首先，于基板210上沉积一第一导电层M1，接着进行第一导电层M1的图案化制程，以于基板210上形成多条扫描线220、多个闸极252以及位于两相邻扫描线220之间的第一导线232。接着，形成第一绝缘层270以覆盖该些扫描线220、该些闸极252以及该些第一导线232。之后，于基板210上进行第二导电层M2的图案化制程，以于第一绝缘层270上形成多条第二导线234、多个源极256以及多个汲极258。接着，形成第二绝缘层280以覆盖多条第二导线234、多个源极256以及多个汲极258，并接着进行该些接触窗的图案化制程，以于第一绝缘层270中形成第一接触窗H1以暴露各第一导线232的部分，并且第二绝缘层280中形成对应各第一接触窗H1的开口以暴露各第一导线232的部分，且第二绝缘层280具有第二接触窗H2以暴露各第二导线234的部分。之后，与第二绝缘层280上形成多个画素电极260以及多个跳线层290，其中各跳线层290分别经由第一接触窗H1以及第二接触窗H2与第一导线232以及第二导线234电性连接。

[0062] 承上述，如图3A所示，对于上层的画素电极260而言，由于第一导线232相较于图3B的第二导线234属于较下层的第一导体层M1，依据寄生电容值与二电极之间的距离成反比的关系，本发明将资料线230区域中主要与画素电极260重叠的区域，规划为画素结构组成膜层中属于较下层的第一导线232，如此一来，可以使得画素电极260与资料线230之间的重叠面积在不缩减下，降低画素电极260与资料线230之间的寄生电容，进而有效减少串音现象的发生。

[0063] 基于实际的制程良率考量，如图3B所示，在本实施例中，第一导线232与第二导线234在投影方向上并不重叠，而是利用跳线层290电性连接于第一导线232与第二导线234之间。详言之，请同时参照图2与图3B，位于第一导线232上方的第一绝缘层270与第二绝缘层280具有多个第一接触窗H1，以分别暴露出各第一导线232的两端，而位于第二导线
234上方的第二绝缘层280具有多个第二接触窗H2，以分别暴露出各第二导线234的两端，跳线层290藉由各第一接触窗H1以及各第二接触窗H2而电性连接于各第一导线232与各第二导线234之间。实务上，跳线层290可选用与画素电极260组成相同的材质，换言之，跳线层290与画素电极260可利用同一道光罩制程制作完成。

[0064] 图3C为本发明第一实施例中沿图2 BB’剖面线另一种实施型态的剖面示意图。请参照图2与图3C，设计者亦可基于降低资料线230的阻容迟滞现象(RC delay)的考量，将第一导线232的部分区域与第二导线234重叠，并在重叠处直接相接。详言之，第一导线
232与第二导线234在投影方向上具有至少部分重叠区域，且位于此重叠区域内的第一绝缘层270具有一开口272，第二导线234藉由开口272与第一导线232直接连接。因此，本发明并不限定第一导线232与第二导线234电性连接的方式。

[0065] 第二实施例

[0066] 图4为本发明一实施例的薄膜晶体管数组基板的示意图，而图5A与5B分别绘示为图4中对应于A-A’以及B-B’剖面线的剖面示意图。为了简化说明，在此不再对该些与图2、图3A与图3B所示的构件类似的部份加以说明。与图2、图3A与图3B相较，本实施例的薄膜晶体管数组基板300中的薄膜晶体管350属于顶闸型薄膜晶体管，顶闸型薄膜晶体管包含单闸极多晶硅薄膜晶体管、双闸极多晶硅薄膜晶体管或其它晶体管。在本实施例中，薄膜晶体管350是以多晶硅薄膜晶体管为范例，但并不限于此。

[0067] 图6为图4中的薄膜晶体管沿CC’剖面线的局部剖面图。请参照图6，薄膜晶体管350具有一半导体层360，且半导体层360具有一与第二导线234电性连接的源极区362以及一与画素电极260电性连接的汲极区364，在本实施例中，半导体层360的组成为多晶硅，当然，薄膜晶体管350尚具有闸极252。为清楚说明各构件之间的关系，以下将以图4、图5A以及图5B的薄膜晶体管数组基板300为例，简单说明薄膜晶体管数组基板300的制作流程。

[0068] 请同时参照图4、图5A、图5B以及图6。首先，于基板210上进行半导体层360的图案化制程，并且于半导体层360上覆盖闸绝缘层370。之后，于闸绝缘层370上进行第一导电层M1的图案化制程，以于基板210上形成多条扫描线220、多个闸极252以及位于两相邻扫描线220之间的第一导线232。并且，于半导体层360上进行离子掺杂制程，使得半导体层360中经掺杂后的部分区域形成非本征半导体(ExtrinsicSemiconductor)而分别构成源极区362以及汲极区364。接着，形成第一绝缘层270以覆盖该些扫描线220、该些闸极252以及该些第一导线232，其中第一绝缘层270，如图5B所示，具有第一接触窗H1以暴露各第一导线232的部分，且第一绝缘层270具有分别暴露出源极区362以及汲极区364的源极接触窗Hs以及汲极接触窗Hd。

[0069] 之后，于基板210上进行第二导电层M2的图案化制程，以于第一绝缘层270上形成多条第二导线234、多个源极256以及多个汲极258，其中源极256透过源极接触窗Hs而与源极区362连接，汲极258透过汲极接触窗Hd而与汲极区364连接，且第二导线234与源极256连接。接着，形成第二绝缘层280以覆盖多条第二导线234、多个源极256以及多个汲极258，其中第二绝缘层280具有对应各第一接触窗H1的开口以暴露各第一导线232的部分，第二绝缘层280具有第二接触窗H2以暴露各第二导线234的部分，并且第二绝缘层280具有第三接触窗H3以暴露出汲极258。之后，于第二绝缘层280上形成多个画素电极260以及多个跳线层290，其中各跳线层290分别经由第一接触窗H1以及第二接触窗H2与第一导线232以及第二导线234电性连接，而画素电极260经由第三接触窗H3而与汲极258连接。

[0070] 承上述，在本实施例中，对于上层的画素电极260而言，其与资料线230重叠区域的第一导线232之间，同样具有两层绝缘层加总的间距，如第一绝缘层270以及第二绝缘层280，同样也可以使得在不缩减画素电极260面积的情况下，降低画素电极260与资料线230之间的寄生电容，进而有效减少串音现象的发生。

[0071] 综上所述，本发明的薄膜晶体管数组基板因应资料线所在位置，而将资料线适当划分为彼此串接的第一导线以及第二导线，并拉长画素电极与第一导线之间的距离，藉此，画素电极与资料线间的寄生电容可以有效降低，因此熟悉此技术领域的技术者在画素结构的设计上，可以较不受寄生电容的限制，将画素电极延伸至资料线上方，以增加画素的开口率，进而提升液晶显示器的显示亮度。

[0072] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求的保护范围为准。

标题	发布/更新时间	阅读量
套管模板-专利编号CN110295744A	2020-05-11	725
平板热管-专利编号CN103307916A	2020-05-12	848
管道板-专利编号CN109716038A	2020-05-11	533
管板-专利编号CN105637315B	2020-05-11	52
管板-专利编号CN105637315A	2020-05-11	1011
平板热管-专利编号CN103307916B	2020-05-12	563
板型热管-专利编号CN101004333A	2020-05-13	447
风管板材-专利编号CN1199032A	2020-05-13	59
模板管-专利编号CN107592893A	2020-05-12	15
板式热管-专利编号CN109803518A	2020-05-13	197

薄膜晶体管数组基板

薄膜晶体管数组基板

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式