具有沟槽形底部电极的电阻式存储器单元专利检索-底尖首饰专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

具有沟槽形底部电极的电阻式存储器单元

阅读：506发布：2021-02-22

IPRDB可以提供具有沟槽形底部电极的电阻式存储器单元专利检索，专利查询，专利分析的服务。并且一种CBRAM或ReRAM类型的电阻式存储器单元包含：顶部电极(222)；及沟槽形底部电极结构，其界定底部电极连接(200)及从邻近所述底部电极连接的第一侧壁区(214)延伸到尖端区(212)的侧壁(210)，其中背对所述底部电极连接的尖端表面(216)具有小于邻近所述底部电极连接的所述第一侧壁区的厚度的厚度。电解质切换区(220)布置于所述顶部电极与所述底部电极尖端区之间以提供用于在将电压偏置施加到所述电阻式存储器单元时形成从所述底部电极尖端表面(216)经由所述电解质切换区到所述顶部电极的导电细丝或空位链(226)的路径。，下面是具有沟槽形底部电极的电阻式存储器单元专利的具体信息内容。

权利要求

1.一种电阻式存储器单元，其包括：

顶部电极；

底部电极结构，其具有沟槽形状且界定底部电极连接及从所述底部电极连接延伸的底部电极侧壁；

其中所述底部电极侧壁从邻近所述底部电极连接的第一侧壁区延伸到界定大体上背对所述底部电极连接的尖端表面的尖端区；

其中邻近所述底部电极连接的所述第一侧壁区在第一方向上具有第一侧壁区厚度，且背对所述底部电极连接的所述尖端表面在所述第一方向上具有小于所述第一侧壁区厚度的尖端厚度；以及电解质层，其界定布置于所述顶部电极与所述底部电极侧壁的所述尖端区之间的电解质切换区以提供用于在将电压偏置施加到所述电阻式存储器单元时形成从所述底部电极侧壁的所述尖端表面经由所述电解质切换区到所述顶部电极的导电细丝或空位链的路径。

2.根据权利要求1所述的电阻式存储器单元，其中所述电阻式存储器单元是导电桥接存储器CBRAM单元。

3.根据权利要求1所述的电阻式存储器单元，其中所述电阻式存储器单元是电阻式RAM ReRAM单元。

4.根据权利要求1所述的电阻式存储器单元，其中所述底部电极结构的所述沟槽形状是界定远离所述底部电极连接延伸的一对间隔开的底部电极侧壁的伸长沟槽形状，每一底部电极侧壁具有界定背对所述底部电极连接的尖端表面的尖端区。

5.根据权利要求1所述的电阻式存储器单元，其中所述底部电极结构的所述沟槽形状是界定周界的通孔型沟槽形状，其中包含所述尖端表面的所述底部电极侧壁围绕所述通孔型沟槽形状的所述周界延伸。

6.根据权利要求5所述的电阻式存储器单元，其中所述通孔型形状的所述周界的形状为圆形、椭圆形或矩形。

7.根据权利要求1所述的电阻式存储器单元，其中所述底部电极侧壁的所述尖端区界定厚度沿着远离所述底部电极连接的方向减小的渐缩形状。

8.根据权利要求1所述的电阻式存储器单元，其中：所述底部电极结构的所述沟槽形状界定内部沟槽区域；以及所述电解质层的至少一部分是与所述底部电极侧壁的面向所述内部沟槽区域的表面直接接触地布置。

9.根据权利要求1所述的电阻式存储器单元，其中：所述底部电极结构的所述沟槽形状界定内部沟槽区域；以及所述电解质层的至少一部分是与所述底部电极连接的面向所述内部沟槽区域的表面直接接触地布置。

10.根据权利要求1所述的电阻式存储器单元，其中：所述底部电极结构的所述沟槽形状界定内部沟槽区域；以及绝缘层布置于所述电解质层与所述底部电极侧壁的面向所述内部沟槽区域的表面之间。

11.根据权利要求1所述的电阻式存储器单元，其中：所述底部电极结构的所述沟槽形状界定内部沟槽区域；以及绝缘层布置于所述电解质层与所述底部电极连接的面向所述内部沟槽区域的表面之间。

12.根据权利要求1所述的电阻式存储器单元，其中：所述底部电极结构的所述沟槽形状界定一对相对的底部电极侧壁；以及所述电解质切换区包括跨越所述对底部电极侧壁延伸的伸长线形区。

13.根据权利要求1所述的电阻式存储器单元，其中：所述电解质切换区包括跨越所述底部电极侧壁延伸的伸长电解质区以在所述伸长电解质区与所述底部电极侧壁之间界定接触区域，2

其中所述接触区域小于10,000nm。

14.根据权利要求13所述的电阻式存储器单元，其中所述接触区域小于5,000nm 。

15.一种形成电阻式存储器单元的方法，其包括：形成底部电极连接；

通过包含以下各项的过程来形成具有沟槽形状的底部电极结构：在所述底部电极连接上方形成侧壁支撑结构，所述侧壁支撑结构界定沟槽形开口；

在所述侧壁支撑结构上方沉积底部电极侧壁层且使其延伸到所述沟槽形开口中；以及蚀刻所述底部电极侧壁层以移除所述底部电极侧壁层的部分，且界定从邻近所述底部电极连接的第一侧壁区延伸到远离所述底部电极连接的尖端区的底部电极侧壁；

其中所述蚀刻步骤使得尖端表面在第一方向上具有小于所述第一侧壁区在所述第一方向上的厚度的厚度；以及形成电解质区及顶部电极，使得所述电解质区布置于所述顶部电极与所述底部电极侧壁的所述尖端区之间，所述电解质区经配置以提供用于在将电压偏置施加到所述电阻式存储器单元时形成从所述底部电极侧壁的所述尖端表面经由电解质切换区到所述顶部电极的导电细丝或空位链的路径。

16.根据权利要求15所述的方法，其中：

所述沟槽形底部电极结构界定内部沟槽区域；以及

形成所述电解质区包括形成电解质层使得所述电解质层的至少一部分是与所述底部电极侧壁的面向所述内部沟槽区域的表面直接接触地布置。

17.根据权利要求15所述的方法，其中：

所述底部电极结构的所述沟槽形状界定内部沟槽区域；

形成所述电解质区包括形成电解质层使得所述电解质层的至少一部分是与所述底部电极连接的面向所述内部沟槽区域的表面直接接触地布置。

18.根据权利要求15所述的方法，其中：

所述沟槽形底部电极结构界定内部沟槽区域；

形成所述电解质区包括形成电解质层使得所述电解质层的至少一部分延伸到所述内部沟槽区域中；以及所述方法进一步包括在形成所述电解质层之前在所述沟槽形底部电极上方形成绝缘层，使得所述绝缘层布置于所述电解质层与所述底部电极侧壁的面向所述内部沟槽区域的表面之间。

19.根据权利要求18所述的方法，其中所述侧壁支撑结构及所述绝缘层由相同或不同介电材料形成。

20.根据权利要求15所述的方法，其中：

所述底部电极结构的所述沟槽形状界定内部沟槽区域；

形成所述电解质区包括形成电解质层使得所述电解质层的至少一部分延伸到所述内部沟槽区域中；以及所述方法进一步包括在形成所述电解质层之前在所述沟槽形底部电极上方形成绝缘层，使得所述绝缘层布置于所述电解质层与所述底部电极连接的面向所述内部沟槽区域的表面之间。

21.根据权利要求15所述的方法，其中所述底部电极结构的所述沟槽形状是界定远离所述底部电极连接延伸的一对间隔开的底部电极侧壁的伸长沟槽形状，每一底部电极侧壁具有界定背对所述底部电极连接的尖端表面的尖端区。

22.根据权利要求15所述的方法，其中所述底部电极结构的所述沟槽形状是界定周界的通孔型沟槽形状，其中包含所述尖端表面的所述底部电极侧壁围绕所述通孔型沟槽形状的所述周界延伸。

23.根据权利要求22所述的方法，其中所述通孔型形状的所述周界的形状为圆形、椭圆形或矩形。

24.根据权利要求15所述的方法，其中所述蚀刻步骤使得所述底部电极侧壁的所述尖端区界定厚度沿着远离所述底部电极连接的方向减小的渐缩形状。

说明书全文

具有沟槽形底部电极的电阻式存储器单元

[0001] 相关专利申请案

[0002] 本申请案主张2013年3月13日提出申请、标题为“用于CBRAM存储器单元的沟槽电极(TRENCH ELECTRODE FOR CBRAM MEMORY CELL)”的第61/780,187号美国临时申请案的权益，所述临时申请案的全文并入本文中。

技术领域

[0003] 本发明涉及具有沟槽形底部电极的电阻式存储器单元，例如，导电桥接随机存取存储器(CBRAM)或电阻式随机存取存储器(ReRAM)单元。

背景技术

[0004] 例如导电桥接存储器(CBRAM)及电阻式RAM(ReRAM)单元的电阻式存储器单元是提供胜过常规快闪存储器单元的缩放及成本优点的一种新类型的非易失性存储器单元。CBRAM基于固体电解质内的离子的物理重新定位。CBRAM存储器单元可由由薄非传导材料层或膜彼此分离的两个固体金属电极(一者为相对惰性(例如，钨)，另一者为电化学活性(例如，银或铜))制成。CBRAM单元透过跨越不传导膜施加偏置电压而产生跨越不传导膜的可编程传导细丝。所述传导细丝可由单个或极少纳米尺度离子形成。所述不传导膜可称为电解质，这是因为其透过氧化/还原过程提供导电细丝跨越膜的传播，此与电池中很像。
在ReRAM单元中，传导透过在绝缘体中形成空位链而发生。导电细丝/空位链的产生形成接通状态(电极之间的高传导)，而导电细丝/空位链的溶解(例如，通过以焦耳加热电流施加类似极性或施加相反极性但以较小电流)将电解质/绝缘体回复到其不导电关断状态。
在本发明中，为简单起见，将CBRAM单元的电解质膜、层或区及ReRAM单元的绝缘体膜、层或区均称为“电解质”。

[0005] 已示范可能供用于电阻式存储器单元中(既用于电解质又用于电极)的宽广范围的材料。一个实例是基于Cu/SiOx的单元，其中Cu是活性金属源电极且SiOx是电解质。

[0006] 电阻式存储器单元面临的一个常见问题是接通状态保持(即，导电路径(细丝或空位链)稳定的能力)，尤其是在存储器部分通常可能够承受的高温(例如，85C/125C)下。

[0007] 图1展示常规CBRAM单元1A，其具有布置于底部电极12(例如，钨)上方的顶部电极10(例如，铜)，其中电解质或中间电极14(例如，SiO2)布置于顶部电极与底部电极之间。当将偏置电压施加到单元1A时，导电细丝18从底部电极12穿过电解质14传播到顶部电极10。此结构具有各种潜在的限制或缺点。举例来说，用于细丝形成的有效横截面区域(其可称为“局限区带”或“细丝形成区域”，指示为AFF)是相对大的且不受局限，从而使得细丝形成区域易于遭受外因性缺陷。此外，由于相对大区域，因此多细丝根形成可为可能的，此可导致较弱(较不稳健)细丝。一般来说，细丝形成区域AFF的直径或宽度(由“x”指示)与从底部电极12到顶部电极10的细丝传播距离(在此情形中，是电解质14的厚度，由“y”指示)之间的比率越大，多根细丝形成的机会就越大。此外，大电解质体积环绕细丝，此为所述细丝提供扩散路径且因此可提供不良保持。因此，限制其中形成导电路径的电解质材料的体积可由于空间局限而提供较稳健细丝。可通过减小底部电极12与电解质14之间的接触区域来限制其中形成导电路径的电解质材料的体积。

[0008] 如本文中所使用，“导电路径”是指导电细丝(例如，在CBRAM单元中)、空位链(例如，在基于氧空位的ReRAM单元中)或用于连接非易失性存储器单元的电极的任何其它类型的导电路径(通常透过布置于电极之间的电解质层或区)。如本文中所使用，“电解质层”或“电解质区”是指导电路径传播穿过的底部电极与顶部电极之间的电解质/绝缘体/存储器层或区。

[0009] 图2展示CBRAM单元形成的某些原理。导电路径18可形成且横向生长或分支成多个平行路径。此外，导电路径的位置可随着每一编程/擦除循环而改变。此可促成边际切换性能、可变性、高温保持问题及/或不良切换耐久性。已展示限制切换体积有益于操作。这些原理同等地适用于ReRAM及CBRAM单元。对这些技术的采纳的关键障碍是切换均匀性。

[0010] 图3A及3B展示CBRAM单元(例如，具有单晶体管、单电阻式存储器元件(1T1R)架构)的实例性习知底部电极配置1B的示意图及电子显微图像。在此实例中，底部电极12是圆柱形通孔，例如，具有Ti/TiN衬里的填充有钨的通孔。顶部触点及/或阳极20可如所2
展示连接到顶部电极10。底部电极12可提供约30,000nm的相对大细丝形成区域AFF，举例来说，此可导致上文所论述的问题或缺点中的一或多者。

发明内容

[0011] 一些实施例提供比在习知单元中更精确地聚焦电场的电阻式存储器单元(例如，CBRAM或ReRAM单元)，此可提供较一致细丝形成，因此改进编程电压及单元可预测性的一致性。特定来说，电阻式存储器单元的底部电极可形成有沟槽形状，与某些常规设计相比，此可减小底部电极与形成于底部电极上方的电解质切换层或区之间的接触区域，且因此提供从单元的底部电极发出的高度聚焦的电场。如本文中所使用，“沟槽”可指：(a)伸长沟槽形状(例如，如图4到10C、13G及13I中所展示)，(b)通孔型形状，例如，具有矩形、圆形或任何其它适合横截面(例如，图13L中所展示的圆形通孔型沟槽)，或(c)所属领域的技术人员可合理地视为“沟槽”的任何其它形状。

[0012] 在具有沟槽式底部电极的一些实施例中，可由底部电极与电解质切换层之间的接触区域界定细丝形成区域AFF。

[0013] 沟槽式底部电极可用于选择晶体管寻址配置以及无源交叉点阵列配置。举例来说，一个实施例使用薄耐火沟槽衬里作为交叉点阵列中的底部电极单元。此可提供减小的细丝形成区域AFF，且可增加从底部电极到相应顶部电极的细丝形成位置的可预测性，此可限制可行切换体积的范围且改进循环耐久性。

[0014] 在一些实施例中，可图案化电解质切换层以进一步减小与底部电极的接触区域且因此减小细丝形成区域AFF。举例来说，切换层可形成为垂直于沟槽式底部电极的伸长方向延伸的窄线。作为另一实例，切换层可形成为倒置沟槽，因此界定垂直于沟槽式底部电极延伸的两个线，使得切换层仅在切换层的相应线与底部电极之间的小相交点处接触底部电极。在此类实施例中，可将细丝形成区域减小到亚光刻尺寸，例如，小于20nm。在一些实施例中，在多个沟槽式底部电极上方(且垂直于其)形成多个线式或倒置沟槽式切换层，因此形成界定离散小细丝形成区域阵列的栅格或交叉图案。

[0015] 在一些实施例中，沟槽式底部电极可形成有界定成角度的或“变尖”的上部边缘的倾斜侧壁，此可进一步减小细丝形成区域的大小。

[0016] 根据一个实施例，一种电阻式存储器单元包括：顶部电极；底部电极结构，其具有沟槽形状且界定底部电极侧壁；及电解质切换区，其布置于所述顶部电极与所述底部电极侧壁之间以提供用于在将电压偏置施加到所述电阻式存储器单元时形成从所述底部电极侧壁到所述顶部电极的导电细丝或空位链的路径。

[0017] 根据另一实施例，一种存储器装置包括：电阻式存储器单元阵列，其包括：顶部电极结构；多个底部电极结构，其在第一方向上延伸，每一底部电极结构具有界定一对间隔开的底部电极侧壁的伸长沟槽形状；及多个电解质切换区，其大体上垂直于所述第一方向延伸，使得所述电解质切换区跨接所述底部电极侧壁且在所述电解质切换区与所述底部电极侧壁之间界定间隔开的接触区域的二维阵列。

[0018] 根据另一实施例，一种电阻式存储器单元包括：顶部电极；底部电极结构，其具有沟槽形状且界定底部电极连接及从所述底部电极连接延伸的底部电极侧壁；其中所述底部电极侧壁从邻近所述底部电极连接的第一侧壁区延伸到界定大体上背对所述底部电极连接的尖端表面的尖端区；其中邻近所述底部电极连接的所述第一侧壁区在第一方向上具有第一侧壁区厚度，且背对所述底部电极连接的所述尖端表面在所述第一方向上具有小于所述第一侧壁区厚度的尖端厚度；及电解质层，其界定布置于所述顶部电极与所述底部电极侧壁的所述尖端区之间的电解质切换区以提供用于在将电压偏置施加到所述电阻式存储器单元时形成从所述底部电极侧壁的所述尖端表面经由所述电解质切换区到所述顶部电极的导电细丝或空位链的路径。

[0019] 根据另一实施例，一种形成电阻式存储器单元的方法包括：形成底部电极连接；通过包含以下各项的过程来形成具有沟槽形状的底部电极结构：在所述底部电极连接上方形成侧壁支撑结构，所述侧壁支撑结构界定沟槽形开口；在所述侧壁支撑结构上方沉积底部电极侧壁层且使其延伸到所述沟槽形开口中；及蚀刻所述底部电极侧壁层以移除所述底部电极侧壁层的部分且界定从邻近所述底部电极连接的第一侧壁区延伸到远离所述底部电极连接的尖端区的底部电极侧壁，其中所述蚀刻步骤使得所述尖端表面在第一方向上具有小于所述第一侧壁区在所述第一方向上的厚度的厚度；及形成电解质区及顶部电极，使得所述电解质区布置于所述顶部电极与所述底部电极侧壁的所述尖端区之间，所述电解质区经配置以提供用于在将电压偏置施加到所述电阻式存储器单元时形成从所述底部电极侧壁的所述尖端表面经由所述电解质切换区到所述顶部电极的导电细丝或空位链的路径。

附图说明

[0020] 下文参考图式来论述实例性实施例，图式中：

[0021] 图1展示实例性常规CBRAM单元；

[0022] 图2展示CBRAM单元形成的某些原理；

[0023] 图3A及3B展示实例性习知CBRAM单元配置的示意图及电子显微图像；

[0024] 图4A及4B分别展示根据实例性实施例的具有沟槽式底部电极的电阻式存储器单元的横截面图及沟槽式底部电极的三维视图；

[0025] 图5A及5B图解说明根据实例性实施例的形成于电阻式存储器单元的沟槽式底部电极上方的线式切换层及所得细丝形成区域；

[0026] 图6图解说明根据实例性实施例的形成于电阻式存储器单元的沟槽式底部电极上方的有裂缝线式切换层及所得细丝形成区域；

[0027] 图7图解说明根据实例性实施例的具有沟槽式底部电极、线式切换层及有裂缝顶部电极的电阻式存储器单元结构；

[0028] 图8图解说明根据实例性实施例的形成于电阻式存储器单元的沟槽式底部电极上方的半分裂线式切换层及所得单个细丝形成区域；

[0029] 图9A到9C图解说明根据实例性实施例的形成于电阻式存储器单元的沟槽式底部电极上方的倒置沟槽式切换层及所得细丝形成区域；

[0030] 图10A到10C图解说明根据实例性实施例的由形成于多个沟槽式底部电极上方的多个倒置沟槽式切换层界定的交叉点电阻式存储器阵列；

[0031] 图11A到11F图解说明用于形成电阻式存储器单元(例如，CBRAM或ReRAM单元)阵列的沟槽式底部电极的实例性方法；

[0032] 图12A到12F图解说明根据本发明的一个实施例的用于形成电阻式存储器单元(例如，CBRAM或ReRAM单元)阵列的沟槽式底部电极的另一实例性方法，其中沟槽式底部电极具有用于减小细丝形成区域的变尖上部边缘；以及

[0033] 图13A到13L图解说明根据本发明的另一实施例的用于形成具有用于减小细丝形成区域的变尖上部边缘的沟槽式底部电极的另一实例性方法。

具体实施方式

[0034] 图4A及4B分别展示根据实例性实施例的具有沟槽式底部电极的电阻式存储器单元100(例如，CBRAM或ReRAM单元)的横截面图及三维视图。电阻式存储器单元100包含沟槽式底部电极102、形成于沟槽式底部电极102上面的电解质切换层或区104及形成于电解质切换层区104上面的顶部电极层或区106。沟槽式底部电极102可根据本文中所揭示的技术中的任一者形成，例如，如下文关于图11A到11F、图12A到12F或图13A到13L等所论述。

[0035] 如所展示，沟槽式底部电极102具有伸长沟槽状形状(沿着y轴伸长)，其界定由沟槽底部区112连接的一对间隔开的侧壁110A及110B。电解质切换区104可提供用于在将电压偏置施加到单元100时形成从每一底部电极侧壁110到顶部电极区106的导电细丝或空位链114(取决于电阻式存储器单元的具体类型)的路径，例如，如图4B中所指示。每一侧壁110的细丝形成区域AFF可由或至少基于相应侧壁110的上部表面116与上覆切换区104之间的接触区域来界定。因此，通过将底部电极102与切换区104之间的接触区域局限于每一侧壁110的上部表面116，沟槽形底部电极102可提供(例如)与较实心形状的底部电极相比大小减小的细丝形成区域。

[0036] 侧壁110A及110B可大体上垂直(即，沿着z轴)延伸且可在所图解说明的x-z平面中具有任何适合形状及/或大小。举例来说，每一侧壁110可在x-z平面中具有大体上矩形形状，如图4A及4B的实例性实施例中所展示。每一侧壁110(例如，每一侧壁110的上部表面116)可在x轴方向上形成有任何适合宽度，例如，仅受可用薄膜沟槽衬里沉积技术的约束限制。举例来说，每一侧壁110(例如，每一侧壁110的上部表面116)可在x轴方向上具有小于100nm的宽度。在一些实施例中，每一侧壁110(例如，每一侧壁110的上部表面116)在x轴方向上具有小于30nm的宽度。在特定实施例中，每一侧壁110(例如，每一侧壁110的上部表面116)在x轴方向上具有20nm±5nm的宽度。

[0037] 作为另一实例，每一侧壁110可为部分地或完全地渐缩或倾斜的或以其它方式在侧壁110的顶部边缘处界定变窄或变尖区以进一步减小与上覆切换区104的接触区域(例如，通过减小侧壁上部表面116在x轴方向上的宽度)，且因此减小细丝形成区域AFF，例如，如下文关于图12A到12F及13A到13L所展示及所论述。

[0038] 切换区104及顶部电极区106中的每一者可具有任何适合形状及大小，且可各自在每一底部电极侧壁110A及110B的全部或小于全部上方延伸。举例来说，在图4A及4B中所展示的实施例中，切换区104及顶部电极区106沿x轴方向在侧壁110A及110B两者上方延伸。在其它实施例中，例如，如下文关于图6到8所论述，切换区104及/或顶部电极区106可沿x轴方向在两个侧壁110A及110B中的仅一者上方或跨越所述仅一者延伸。此外，切换区104及顶部电极区106可沿y轴方向延伸任何选定距离。举例来说，在图4A及4B中所展示的实施例中，切换区104及顶部电极区106沿y轴方向延伸侧壁110A及110B的完全长度。在其它实施例中，例如，如下文关于图6到10所论述，切换区104及/或顶部电极区106可在y轴方向上仅部分地沿着侧壁110A及110B的长度延伸(例如)以减小每一侧壁110与切换区104之间的接触区域，借此减小细丝形成区域AFF。

[0039] 沟槽形底部电极102及“填充”沟槽的区(指示为填充区域120)可由任何适合材料形成。举例来说，底部电极102可由Ta、Ti/TiN、W、WN、TaN、多晶硅、经掺杂多晶硅、非晶硅、经掺杂非晶硅或任何其它适合材料或任何其它导电材料形成，而填充区域120可由SiN、SiO2或任何其它大体上不导电材料形成。在一个实例性实施例中，底部电极102由Ta形成且填充区域120由SiN形成。

[0040] 在其它实施例中，代替图4A到4B中所展示的伸长沟槽形状，沟槽形底部电极102可具有通孔型形状，例如，具有矩形、圆形、椭圆形或任何其它适合横截面(例如，类似于图13L中所展示的圆形通孔型沟槽)。在此类实施例中，通孔型沟槽形底部电极可界定围绕底部电极的周界(例如，矩形、圆形或椭圆形周界)完全地或部分地延伸的单个侧壁。

[0041] 图5A及5B图解说明根据实例性实施例的形成于电阻式存储器单元的沟槽式底部电极102上方的线式电解质切换层或区104及所得细丝形成区域。如所展示，线式切换区104在y轴方向上具有减小的宽度，此提供与每一底部电极侧壁110A及110B(例如，与每一底部电极侧壁110A及110B的上部表面116)的减小的接触区域。在替代实施例中，线式切换区104可在两个侧壁110A及110B中的仅一者上方延伸或跨接所述仅一者。

[0042] 线式切换区104可在y轴方向上形成有任何适合宽度，例如，仅受可用光刻技术的约束限制。举例来说，切换区104可在y轴方向上具有小于1,000nm的宽度。在一些实施例中，切换区104在y轴方向上具有小于300nm的宽度wy。在特定实施例中，切换区104在y轴方向上具有200nm±50nm的宽度wy。

[0043] 因此，线式切换区104可界定与每一底部电极侧壁110A及/或110B的相对小接触区域，其中每一接触区域界定用于形成导电细丝或空位链114的细丝形成区域AFF。举例来说，线式切换区104可界定与每一底部电极侧壁110A及/或110B的接触区域且因此界2
定小于10,000nm的细丝形成区域AFF。在一些实施例中，线式切换区104可界定与每一底
2
部电极侧壁110A及/或110B的小于5,000nm的细丝形成区域AFF。在特定实施例中，线式
2 2
切换区104可界定与每一底部电极侧壁110A及/或110B的为4,000nm±1,000nm的细丝形成区域AFF。

[0044] 图6图解说明根据实例性实施例的形成于电阻式存储器单元100的沟槽式底部电极102上方的有裂缝线式电解质切换层104及所得细丝形成区域。如所展示，电解质切换层104是“有裂缝”的，因此形成两个间隔开的切换区130A及130B，每一切换区在两个底部电极侧壁110A及110B中的一者上方延伸且形成用于细丝114的相应细丝形成区域。可使用任何适合制作技术或工艺来形成有裂缝线式电解质切换层104。

[0045] 图7图解说明根据实例性实施例的具有沟槽式底部电极102、线式电解质切换层104及有裂缝顶部电极106的电阻式存储器单元结构。如所展示，顶部电极106是“有裂缝”的，因此形成两个间隔开的顶部电极区134A及134B，每一顶部电极区在两个底部电极侧壁110A及110B中的一者上方延伸。可使用任何适合制作技术或工艺来形成有裂缝顶部电极层106。电解质切换层104可跨越底部电极侧壁110A及110B两者延伸(如图7中所展示)，或替代地，可为有裂缝的(例如图6中所展示)，或可具有任何其它适合配置。

[0046] 图8图解说明根据实例性实施例的形成于电阻式存储器单元的沟槽式底部电极102上方的半分裂线式切换层104及所得单个细丝形成区域。如所展示，半分裂线式切换层
104在底部电极侧壁110B上方但不在侧壁110A上方延伸，因此形成用于细丝114的单个相应细丝形成区域。可使用任何适合制作技术或工艺来形成半分裂线式电解质切换层104。

[0047] 在其它实施例中，线式切换区104可连同通孔型沟槽形底部电极(例如，具有矩形、圆形或椭圆形周界)而非图5A到8中所展示的伸长沟槽形底部电极一起使用。在此类实施例中，通孔型底部电极可具有围绕底部电极的周界延伸的单个侧壁或可具有多个侧壁(例如，每一侧壁围绕底部电极周界的一部分延伸)。此外，在此类实施例中，每一线式切换区可在一或多个位置处跨接每一底部电极侧壁以界定一或多个离散细丝形成区域AFF。举例来说，单个线式切换区可在两个不同位置处跨接圆形周界通孔型底部电极以界定两个离散细丝形成区域AFF。

[0048] 图9A到9C图解说明根据实例性实施例的形成于电阻式存储器单元的沟槽式底部电极102上方的倒置沟槽式电解质切换区104及所得细丝形成区域。此处，电解质切换区104具有垂直于沟槽形底部电极102延伸且相对于沟槽形底部电极102以倒置(或上下颠倒)方式布置的沟槽形状。倒置沟槽式切换区104界定一对向下延伸的侧壁140A及140B，所述对侧壁140A及140B正交地跨接所述对向上延伸的底部电极侧壁110A及110B，因此在切换区104与底部电极102之间界定四个离散接触区域，每一接触区域由图9B中的“X”指示且界定用于细丝传播的细丝形成区域。可使用任何适合制作技术或工艺来形成倒置沟槽式电解质切换层104。

[0049] 图10A到10C图解说明根据实例性实施例的由形成于多个沟槽式底部电极102上方的多个倒置沟槽式电解质切换区104界定的存储器单元的实例性1R交叉点电阻式存储器阵列150。如所展示，沟槽式底部电极102在第一方向上彼此平行地延伸，且倒置沟槽式切换区104彼此平行地且垂直于底部电极102而延伸。因此，切换区侧壁140与底部电极侧壁110之间的相交点界定间隔开的接触区域的二维阵列，每一接触区域由图10A及10B中的“X”指示且界定用于细丝传播的细丝形成区域。

[0050] 与图5A到5B中所展示的配置一样，图6到10中所展示的配置中的任一者可提供任何选定大小的细丝形成区域AFF，例如，仅受可用薄膜沉积技术的约束限制。举例来说，此2 2
类配置中的任一者可界定小于10,000nm或小于5,000nm 的个别或离散细丝形成区域AFF。
2 2
举例来说，一些实施例提供4,000nm±1,000nm的个别或离散细丝形成区域AFF。

[0051] 图11A到11F图解说明根据实例性实施例的用于形成电阻式存储器单元(例如，CBRAM或ReRAM单元)阵列的沟槽式底部电极的实例性方法。根据图11A到11F的技术形成的每一沟槽式底部电极可具有任何适合沟槽型形状，例如，伸长沟槽形状、通孔型形状(例如，具有矩形、圆形或任何其它适合横截面)或任何其它沟槽型形状。

[0052] 如图11A中所展示，使用任何适合技术在衬底160(例如，多晶硅、经掺杂多晶硅、非晶硅、经掺杂非晶硅或任何其它适合材料)上方形成介电膜162(例如，SiO2、SiN等)。接下来，如图11B中所展示，(例如)使用各向异性沟槽蚀刻来图案化介电膜162以界定一或多个沟槽形开口164。

[0053] 接下来，如图11C中所展示，在介电膜162上方沉积导电沟槽衬里166且使其延伸到沟槽164中。此导电沟槽衬里166在进一步处理之后最终形成沟槽形底部电极，如下文所论述。沟槽衬里166可包括任何适合导电材料(例如，Ta、Ti/TiN、W、WN、TaN、多晶硅、经掺杂多晶硅、非晶硅、经掺杂非晶硅或任何其它适合材料)，且可以任何适合方式来沉积或形成。

[0054] 接下来，如图11D中所展示，在沟槽衬里166上方沉积介电层170(例如，SiO2、SiN等)且使其延伸到沟槽164中。介电层170可或可不包括与介电膜162相同的介电材料。

[0055] 接下来，如图11E中所展示，执行化学机械平面化(CMP)工艺以移除介电层170及沟槽衬里166的上部部分，因此在每一沟槽164中界定沟槽形底部电极180，每一沟槽形底部电极180包含由沟槽底部区186连接且填充有介电层170的剩余部分的一对垂直侧壁182。CMP工艺暴露每一侧壁182的平面或大体上平面的上部表面188，所述表面在操作中界定每一底部电极180的细丝形成区域AFF。

[0056] 接下来，如图11F中所展示，在底部电极180上方形成电解质层或存储器膜190及顶部电极层192。电解质层190可包括任何适合介电或忆阻型材料，举例来说，SiOx(例如，SiO2)、GeS、CuS、TaOx、TiO2、Ge2Sb2Te5、GdO、HfO、CuO、Al2O3或任何其它适合材料。顶部电极层192可包括任何适合导电材料(例如，Ag、Al、Cu、Ta、TaN、Ti、TiN、Al、W或任何其它适合材料)，且可以任何适合方式来沉积或形成。可以任何适合方式进一步图案化层190及192以提供所要存储器单元结构(例如)以界定对应于个别底部电极的相异顶部电极。

[0057] 所得存储器单元结构界定两个沟槽式底部电极180，每一沟槽式底部电极包含具有上部表面188的一对侧壁182。因此，由底部电极侧壁182的上部表面188、邻近顶部电极192及相应底部电极侧壁182与邻近顶部电极192之间的电解质层190界定可切换存储器装置。

[0058] 图12A到12F图解说明根据一个实施例的用于形成电阻式存储器单元(例如，CBRAM或ReRAM单元)的沟槽式底部电极的实例性方法，其中每一沟槽式底部电极具有用于减小细丝形成区域的变尖上部边缘。根据图12A到12F的技术形成的每一沟槽式底部电极可具有任何适合沟槽型形状，例如，伸长沟槽形状、通孔型形状(例如，具有矩形、圆形或任何其它适合横截面)或任何其它沟槽型形状。

[0059] 如图12A中所展示，使用任何适合技术在底部电极连接202(例如，多晶硅、经掺杂多晶硅、非晶硅、经掺杂非晶硅或任何其它适合材料)上方形成介电膜200(例如，SiO2、SiN等)。接下来，如图12B中所展示，(例如)使用各向异性沟槽蚀刻来图案化介电膜202以界定一或多个沟槽形开口204。

[0060] 接下来，如图12C中所展示，在介电膜202上方形成导电层206且使其延伸到沟槽形开口204中。此导电层206在进一步处理之后最终形成存储器单元的底部电极，如下文所论述。导电层206可包括任何适合导电材料(例如，多晶硅、经掺杂多晶硅、非晶硅、经掺杂非晶硅或任何其它适合材料(其可相同或不同于底部电极连接200的材料))，且可以任何适合方式来沉积或形成。

[0061] 接下来，如图12D中所展示，蚀刻导电层206以至少部分地移除导电层206的在介电膜202的剩余部分上方的部分。在所图解说明的实例中，完全移除导电层206的在介电膜202的剩余部分上方的部分，因此暴露下方介电膜202且在每一沟槽中界定一对侧壁210。如所展示，蚀刻工艺可在每一侧壁210的上部区处形成倾斜的、弯曲的或成角度的边缘，因此与邻近底部电极连接200的下部侧壁区214相比，在每一侧壁210的上部端处界定指示为侧壁尖端区212的变尖、渐缩或以其它方式厚度减小的区。厚度减小的区212的变尖程度、渐缩程度或角度可至少部分地由蚀刻工艺的类型及/或参数确定。举例来说，较各向同性蚀刻可提供侧壁尖端区212的较尖锐尖头，而较不各向同性蚀刻可提供侧壁尖端区
212的较不尖锐尖头。

[0062] 接下来，如图12E中所展示，在堆叠上形成电解质层220及顶部电极层222。电解质层220可包括任何适合介电或忆阻型材料，举例来说，SiOx(例如，SiO2)、GeS、CuS、TaOx、TiO2、Ge2Sb2Te5、GdO、HfO、CuO、Al2O3或任何其它适合材料。顶部电极层222可包括任何适合导电材料(例如，Ag、Al、Cu、Ta、TaN、Ti、TiN、Al、W或任何其它适合材料)，且可以任何适合方式来沉积或形成。可以任何适合方式进一步图案化层220及222以提供所要存储器单元结构(例如)以界定对应于个别底部电极的相异顶部电极。

[0063] 所得存储器单元结构界定两个沟槽式底部电极230，每一沟槽式底部电极包含从底部电极连接200延伸的一对底部电极侧壁210且具有在上部端处的侧壁尖端区212。因此，由底部电极侧壁210(特定来说，每一侧壁210的侧壁尖端区212)、邻近顶部电极222及在相应底部电极侧壁210与邻近顶部电极222之间的电解质层220界定可切换存储器装置。

[0064] 图12F展示由图12E的结构界定的特定可切换存储器装置的特写视图，其展示从侧壁210穿过电解质层220到顶部电极222的导电细丝传播的位置。如所展示，侧壁尖端区212可界定大体上背对底部电极连接200的尖端表面216，例如，尖端表面216可为侧壁210的上部表面。厚度减小的区212的变尖程度、渐缩程度或角度可至少部分地由蚀刻工艺的类型及/或参数确定。举例来说，较各向同性蚀刻可提供侧壁尖端区212的较尖锐尖头，而较不各向同性蚀刻可提供侧壁尖端区212的较不尖锐尖头。侧壁尖端区212的较大尖锐程度可(例如)由于尖端表面216在x方向上的较小宽度而对应于较小有效细丝形成。

[0065] 在226处指示导电细丝。在操作中，从每一侧壁210的导电细丝传播可实质上局限于侧壁尖端区212的上部表面216，这是因为电场自然地集中于具有最小曲率半径的尖头或表面处。因此，侧壁尖端区212或上部表面216的尖头越尖锐或厚度越小，细丝产生电场的集中性则越大，且因此有效细丝形成区域AFF越小。在此类实施例中，有效细丝形成区域AFF可或可不由上部表面216的区域界定，此取决于侧壁尖端区212的特定几何形状。

[0066] 在一些实施例中，每一底部电极侧壁210可提供在大体上垂直于细丝传播方向的2
平面中测量的小于1,000nm的有效细丝形成区域AFF。在一些实施例中，有效细丝形成区域
2 2 2
AFF小于100nm 。在特定实施例中，有效细丝形成区域AFF小于10nm 或甚至小于1nm 。与具有较大局限区带的单元相比，此减小的局限区带可给电阻式存储器单元(例如，CBRAM或ReRAM单元)提供更易于预测且可靠的细丝形成。此可提供以下益处中的一或多者：较低擦除电流、低电阻状态(LRS)的较窄分布、较高接通/关断比率(HRS/LRS)及经改进的故障率。

[0067] 图13A到13L图解说明根据另一实施例的用于形成电阻式存储器单元(例如，CBRAM或ReRAM单元)的沟槽式底部电极的另一实例性方法，其中每一沟槽式底部电极具有用于减小细丝形成区域的变尖上部边缘。根据图13A到13L的技术形成的每一沟槽式底部电极可具有任何适合沟槽型形状，例如，伸长沟槽形状(例如，如下文参考图13G及13I所论述)；通孔型形状，例如，具有矩形、圆形或任何其它适合横截面(例如，如下文参考图13L所论述)；或任何其它沟槽型形状。

[0068] 如图13A中所展示，使用任何适合技术在底部电极连接300(例如，多晶硅、经掺杂多晶硅、非晶硅、经掺杂非晶硅或任何其它适合材料)上方形成介电膜302(例如，SiO2、SiN等)。接下来，如图13B中所展示，(例如)使用各向异性沟槽蚀刻来图案化介电膜302以界定一或多个沟槽形开口304。

[0069] 接下来，如图13C中所展示，在介电膜302上方形成导电层306且使其延伸到沟槽形开口304中。此导电层306在进一步处理之后最终形成存储器单元的底部电极，如下文所论述。导电层306可包括任何适合导电材料(例如，多晶硅、经掺杂多晶硅、非晶硅、经掺杂非晶硅或任何其它适合材料(其可相同或不同于底部电极连接300的材料))，且可以任何适合方式来沉积或形成。

[0070] 接下来，如图13D中所展示，蚀刻导电层306以至少部分地移除导电层306的在介电膜302的剩余部分上方的部分。在所图解说明的实例中，完全移除导电层306的在介电膜302的剩余部分上方的部分，因此暴露下方介电膜302且在每一沟槽中界定一对侧壁310。
如所展示，蚀刻工艺可在每一侧壁310的上部表面处形成倾斜的、弯曲的或成角度的边缘，因此在每一侧壁310的上部端处界定指示为侧壁尖端区312的变尖、渐缩或以其它方式厚度减小的区。如所展示，蚀刻工艺可在每一侧壁310的上部区处形成倾斜的、弯曲的或成角度的边缘，因此与邻近底部电极连接300的下部侧壁区314相比，在每一侧壁310的上部端处界定指示为侧壁尖端区312的变尖、渐缩或以其它方式厚度减小的区。侧壁尖端区312的变尖程度、渐缩程度或角度可至少部分地由蚀刻工艺的类型及/或参数确定。举例来说，较各向同性蚀刻可提供侧壁尖端区312的较尖锐尖头，而较不各向同性蚀刻可提供侧壁尖端区312的较不尖锐尖头。

[0071] 接下来，如图13E中所展示，使用任何适合技术在堆叠上方沉积或形成介电间隔件层316(例如，SiO2、SiN等)。取决于实施例，介电间隔件层316可包括与介电层302相同或不同的材料。介电间隔件层316可充当额外间隔件以隔离底部电极侧壁310，且在底部电极连接300上面于每一沟槽开口的基底处提供介电。

[0072] 接下来，如图13F中所展示，使用任何适合蚀刻技术蚀刻介电间隔件层316以移除在沟槽开口外侧的层316的厚度，同时在底部电极连接300的顶部表面上面于沟槽开口内留下层316的厚度的一部分。如所展示，介电间隔件层316的剩余部分界定邻近每一底部电极侧壁310的侧壁绝缘区318及在底部电极连接300上方于每一沟槽开口内的沟槽底部绝缘区319。在替代实施例中，蚀刻工艺可移除沟槽开口内的介电间隔件层316的完全厚度，因此暴露底部电极连接300的顶部表面。

[0073] 图13G是在其中沟槽式底部电极形成为伸长沟槽(例如，与下文所论述的图13L中所展示的通孔型沟槽相对)的实施例中来自图13F中所展示的结构的上方的视图。

[0074] 接下来，如图13H中所展示，在堆叠上形成电解质层320及顶部电极层322。电解质层320可包括任何适合介电或忆阻型材料，举例来说，SiOx(例如，SiO2)、GeS、CuS、TaOx、TiO2、Ge2Sb2Te5、GdO、HfO、CuO、Al2O3或任何其它适合材料。顶部电极层322可包括任何适合导电材料(例如，Ag、Al、Cu、Ta、TaN、Ti、TiN、Al、W或任何其它适合材料)，且可以任何适合方式来沉积或形成。可以任何适合方式进一步图案化层320及322以提供所要存储器单元结构(例如)以界定对应于个别底部电极的相异顶部电极。

[0075] 图13I是在其中沟槽式底部电极形成为伸长沟槽(例如，与下文所论述的图13L中所展示的通孔型沟槽相对)的实施例中图13H中所展示的结构的半透明俯视图(为半透明的以展示底部电极结构)。

[0076] 如图13H中所展示，存储器单元结构界定两个沟槽式底部电极330A，每一沟槽式底部电极包含从底部电极连接300延伸的一对底部电极侧壁310且具有在上部端处的侧壁尖端区312。因此，由底部电极侧壁310(特定来说，每一侧壁310的侧壁尖端区312)、邻近顶部电极322及相应底部电极侧壁310与邻近顶部电极322之间的电解质层320界定可切换存储器装置。

[0077] 图13J展示由图13H的结构界定的特定可切换存储器装置的特写视图，其展示从侧壁310的尖端区316穿过电解质层320到顶部电极322的导电细丝传播路径。类似于上文参考图12F所论述的实施例，在本实施例中，从每一侧壁310的导电细丝传播实质上局限于侧壁尖端区312的上部表面316或尖端，这是因为电场自然地集中于具有最小曲率半径的尖头或表面处。因此，侧壁尖端区312或上部表面316的尖头越尖锐或厚度越小，细丝产生电场的集中性则越大，且因此有效细丝形成区域AFF越小。另外，例如，与图12F的实施例相比，侧壁绝缘区318的添加可提供细丝产生电场的额外集中及因此上部表面316的宽度及/或有效细丝形成区域AFF的减小。

[0078] 在一些实施例中，每一底部电极侧壁310可提供在大体上垂直于细丝传播方向的2
平面中测量的小于1,000nm的有效细丝形成区域AFF。在一些实施例中，有效细丝形成区域
2 2 2
AFF小于100nm 。在特定实施例中，有效细丝形成区域AFF小于10nm 或甚至小于1nm 。与具有较大局限区带的单元相比，此减小的局限区带可给电阻式存储器单元(例如，CBRAM或ReRAM单元)提供更易于预测且可靠的细丝形成。此可提供以下益处中的一或多者：较低擦除电流、低电阻状态(LRS)的较窄分布、较高接通/关断比率(HRS/LRS)及经改进的故障率。

[0079] 图13K及13L图解说明其中沟槽式底部电极330B形成为圆形通孔型沟槽(例如，与上文所论述的图13G及13I中所展示的伸长沟槽相对)的实施例的横截面图及半透明俯视图(为半透明的以展示底部电极结构)。如图13K中所展示，所述横截面可类似于图13G及13I的伸长沟槽形实施例的横截面。然而，图13L中所展示的俯视图清楚地展示底部沟槽电极330B的圆形通孔形状。特定来说，图13L展示圆形通孔形底部沟槽电极330B的2×3阵列。

[0080] 虽然本发明中详细地描述了所揭示的实施例，但应理解，可对所述实施例做出各种改变、替代及更改，而并不背离其精神及范围。

标题	发布/更新时间	阅读量
一种尖底袋制袋机-专利编号CN110884223A	2020-05-12	606
尖底纸袋制袋机-专利编号CN106113586A	2020-05-11	462
尖底纸袋制袋机-专利编号CN106113586B	2020-05-11	969
数控气割底座支撑顶尖-专利编号CN105345219A	2020-05-12	908
套外壳的尖底锅-专利编号CN104856553A	2020-05-12	707
尖底蒸馏装置-专利编号CN101099905A	2020-05-11	181
适用于尖底锅的燃烧器-专利编号CN109424956A	2020-05-13	572
尖底袋制袋机-专利编号CN106827662A	2020-05-11	1009
一种尖底瓶-专利编号CN202464273U	2020-05-13	138
夜光尖底钻-专利编号CN203676329U	2020-05-13	997

具有沟槽形底部电极的电阻式存储器单元

具有沟槽形底部电极的电阻式存储器单元

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式