高密度芯片到芯片连接专利检索-密度单位和数量专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

高密度芯片到芯片连接

阅读：319发布：2021-02-28

IPRDB可以提供高密度芯片到芯片连接专利检索，专利查询，专利分析的服务。并且本发明涉及高密度芯片到芯片连接。一种装置包括至少第一IC管芯和第二IC管芯。第一和第二IC管芯的底表面包括多个第一连接焊盘，并且第一和第二IC管芯的顶表面包括多个第二连接焊盘。该装置还包括覆盖第一和第二IC管芯的顶表面的非导电材料层、多个通孔、在多个第一连接焊盘中的至少一部分和至少一个通孔之间的第一导电互连、以及在非导电材料层的顶表面上的第二导电互连，所述第二导电互连在多个第二连接焊盘中的至少一部分和多个通孔中的至少一个通孔之间提供电连续性。，下面是高密度芯片到芯片连接专利的具体信息内容。

权利要求

1.一种装置，包括：

至少第一集成电路IC管芯和第二IC 管芯，其中所述第一和第二IC 管芯的底表面包括多个第一连接焊盘，并且所述第一和第二IC 管芯的顶表面包括多个第二连接焊盘；

非导电材料层，其覆盖所述第一和第二IC 管芯的顶表面，所述非导电材料层具有接触所述第一和第二IC 管芯的底表面和与所述底表面相对的顶表面；

多个通孔，其包括所述第一IC 管芯中的至少一个通孔，其从所述第一IC 管芯的底表面穿过所述IC 管芯并且穿过所述非导电材料层延伸到所述非导电材料层的所述顶表面，和所述第二IC 管芯中的至少一个通孔，其从所述第二IC 管芯的底表面穿过所述第二IC 管芯并穿过所述非导电材料层延伸到所述非导电材料层的所述顶表面；

第一导电互连，其在所述多个第一连接焊盘中的至少一部分和所述多个通孔中的至少一个通孔之间；以及第二导电互连，其在所述非导电材料层的所述顶表面上，所述第二导电互连在所述多个第二连接焊盘中的至少一部分和所述第一和第二IC 管芯的所述通孔之间提供电连续性。

2.根据权利要求1 所述的装置，其中所述多个通孔中的至少一个通孔被包括在所述非导电材料层中，并且延伸到所述非导电材料层的顶表面，并且所述第二导电互连向被包括在所述非导电材料层中的所述至少一个通孔提供电连续性。

3.根据权利要求1 所述的装置，其中所述非导电材料层包括在所述第一和第二IC 管芯上的层压材料的模制层。

4.根据权利要求1 所述的装置，其中所述非导电材料层包括在所述第一和第二IC 管芯上的重构晶片的模制层。

5.根据权利要求4 所述的装置，包括在所述第一和第二IC 管芯的顶表面和底表面的至少一个上的重新分布层，其中所述第一导电互连的一部分或者所述第二导电互连的一部分中的至少一个被包括在所述重新分布层中。

6.根据权利要求1-5 中任一项所述的装置，包括所述IC 管芯的底侧上的一个或者多个着落盘，并且所述多个通孔中的至少一个通孔在所述至少一个着落盘和所述第二导电互连之间提供电连续性。

7.根据权利要求1 所述装置，其中所述第二导电互连包括被布置在所述第一和第二IC 管芯的顶表面上的桥接组件。

8.根据权利要求7 所述的装置，包括：

基板，其中所述第一和第二IC 管芯被布置在所述基板上；

第一接合层，其在所述第一和第二IC 管芯的底表面和所述基板的第一侧之间；

第二接合层，其在所述桥接组件和所述第一和第二IC 管芯的顶表面之间；以及多个接合焊盘，其被布置在所述基板的第二侧上，以及焊接凸点，其被布置在所述接合焊盘中的至少一部分上。

9.根据权利要求7 或8 所述的装置，包括所述第一IC 管芯和第二IC 管芯的底表面中的每一个上的一个或者多个接合焊盘，并且所述第一导电互连在所述第一IC 管芯的接合焊盘和所述第一IC 管芯的至少一个通孔之间提供电连续性以及在所述第二IC 管芯的接合焊盘和所述第二IC 管芯的至少一个通孔之间提供电连续性，以及所述第二导电互连在所述第一IC 管芯的至少一个通孔和所述第二IC 管芯的至少一个通孔之间提供电连续性。

10.根据权利要求1 所述的装置，其中所述第一IC 管芯仅包括数字电路，并且所述第二IC管芯包括模拟电路。

11.一种装置，包括：

集成电路IC管芯，其包括顶表面和底表面，其中所述底表面包括多个第一连接焊盘，并且所述顶表面包括多个第二连接焊盘；

非导电材料层，其覆盖所述顶表面并且基本上覆盖所述IC 管芯的侧表面，所述非导电材料层具有接触所述IC 管芯的底表面和与所述底表面相对的顶表面；

多个通孔，其包括穿过所述非导电材料层形成的至少一个模具通孔TMV和在所述IC 管芯中形成的至少一个硅通孔TSV，其中所述至少一个TMV 穿过所述非导电材料层延伸到所述非导电材料层的顶表面，并且所述至少一个TSV 从所述IC 管芯的底表面穿过所述IC 管芯并且穿过所述非导电材料层延伸到所述非导电材料层的所述顶表面；

第一导电互连，其向所述多个第一连接焊盘中的至少一部分和所述至少一个TMV 以及所述至少一个TSV 提供电连续性；以及所述非导电材料层的顶表面上的第二导电互连，其向所述多个第二连接焊盘中的至少一部分以及向所述至少一个TMV 和所述至少一个TSV 提供电连续性。

12.根据权利要求11 所述的装置，包括基板，其中所述IC 管芯的底表面被布置在所述基板的第一侧上，并且其中所述装置包括从所述非导电材料层的顶表面延伸到所述基板的多个通孔。

13.根据权利要求12 所述的装置，其中所述基板的第二侧包括接合焊盘，并且其中所述装置包括在所述接合焊盘和所述通孔中的至少一部分之间的导电互连。

14.根据权利要求11 所述的装置，其中所述非导电层包括模制层压材料层或重构晶片的模制层中的至少一个。

15.根据权利要求11 所述的装置，其中所述IC 管芯包括处理器。

16.根据权利要求11-15 中的任一项所述的装置，包括在所述非导电材料层的顶表面上布置的重新分布层，其中所述第二导电互连的至少一部分被包括在所述重新分布层中。

说明书全文

高密度芯片到芯片连接

技术领域

[0001] 实施例与集成电路（IC）的封装有关。一些实施例涉及集成电路的IC封装互连。

背景技术

[0002] 电子系统通常包括连接到诸如基板或者母板之类的分装件（subassembly）的集成电路（IC）。IC可以被封装并且被插入到安装在分装件上的IC封装中。随着电子系统的设计变得更复杂，满足合期望的系统大小约束是一种挑战。影响设计的总体大小的一个方面在于IC封装的接触部的互连所要求的间隔。随着间隔被减小，所封装的IC可能会变得较不稳健（robust）并且满足间隔要求的成本可能增加。因此，存在对于解决了对于IC的接触部的间隔挑战而又提供了稳健和成本有效的设计的设备、系统和方法的总体需求。

附图说明

[0003] 图1图示出按照一些实施例的包括系统级电子封装的电子设备的示例的部分；

[0004] 图2A-2E图示出按照一些实施例的形成用于电子设备的系统级封装的方法的示例的部分；

[0005] 图3图示出按照一些实施例的包括系统级封装的电子设备的另一个示例的部分；

[0006] 图4A-4G图示出按照一些实施例的形成用于电子设备的系统级电子封装的方法的示例的部分；

[0007] 图5图示出按照一些实施例的包括系统级封装的电子设备的另一个示例的部分；

[0008] 图6图示出按照一些实施例的包括系统级封装中的倒装芯片技术的电子设备的又一个示例的部分；

[0009] 图7图示出按照一些实施例的用于电子设备的封装的示例；以及

[0010] 图8是按照一些实施例的电子系统的示例的方框图。

具体实施方式

[0011] 以下描述和附图充分图示出具体的实施例以使本领域技术人员能够实践它们。其他实施例可以包含结构、逻辑、电气、过程和其他改变。一些实施例的部分和特征可以被包括在其他实施例的那些部分和特征中，或者代替其他实施例的那些部分和特征。在权利要求中阐述的实施例涵盖那些权利要求的所有可用的等同方式。

[0012] 对于增加较小设备的计算能力的需求已经导致对系统级封装（System in Package，SiP）的增加使用，以满足系统集成的需求。例如，电子系统的数字和模拟部分可以通过使用两种不同的技术节点来分离和构造：针对数字部分的高端复杂集成电路（IC）制造过程和针对模拟部分的低端过程。这两个部分可以被包括在两个不同的IC管芯中，可以在封装级将这两个不同的IC管芯集成到并排的SiP中。然而，这种集成方案可能需要两个IC管芯之间的许多连接。IC管芯之间的这种互连可能需要非常精细的金属线间距和间隔，并且可能需要多个布线层。还可能存在芯片内信号速度和减小的物理尺寸之间的电性能折衷。

[0013] 附加地，使用更精细的间距来容纳增加的集成电路输入/输出（I/O）可能会导致昂贵的封装过程，以容纳与互连线的宽度相关联的更精细的几何形状、互连之间的间隔和用于免受互连之间的电迁移（electro-migration）的间隔。这可能导致与用于较低成本的需求相冲突的封装要求。

[0014] 典型地，只有IC管芯的一侧被用于I/O。当制造IC管芯时，在晶片的表面上形成IC连接焊盘。各个管芯是分离的，并且连接焊盘侧或者前侧面朝下地（例如，以倒装芯片配置）安装在陶瓷基板或者印刷电路板（PCB）上，以用于与其他设备的连接。除了前侧之外，对于互连和布线而言，使用IC管芯的背侧可以很大程度地增加可用于I/O布线的空间量。这允许利用较不侵袭性（aggressive）的间隔和布线要求来实现用于IC的布线。

[0015] 图1图示出包括系统级电子封装的电子设备的示例的部分。设备100包括第一IC管芯105和第二IC管芯110。在某些变型中，IC管芯之一包括数字电路，并且另一个管芯包括模拟电路或者主要包括模拟电路。在一些变型中，设备100包括两个以上的IC管芯。两个IC管芯都包括顶表面和底表面。IC管芯可以具有与在晶片上制造IC管芯时IC管芯的取向相翻转或者相颠倒的取向，使得图1中所示出的顶表面对应于晶片的背侧，从该晶片的背侧形成该IC管芯。

[0016] 设备100包括多个通孔（through-via）。在图中示出的示例中，通孔包括至少一个硅通孔125（through-silicon-via，TSV）。在某些示例中，两个管芯都包括至少一个TSV。典型地，TSV在IC管芯中被形成为从IC管芯的底表面到顶表面贯穿IC管芯。可以在形成IC的过程期间形成TSV，或者可以在形成IC之后添加ISV（例如通过在IC管芯中钻出开口并且用导电材料填充该开口）。TSV可以提供IC管芯的底表面和顶表面之间的电连续性。在图1的示例中，可以通过在非导电材料层120中形成对于IC管芯的顶表面的开口，来构成与TSV的顶部的电接触部。

[0017] IC的顶表面包括多个第一连接焊盘（例如，115A、115B）。IC的底表面包括多个第二连接焊盘（例如，115C、115D）。在图1的示例中，多个第一连接焊盘接触通孔的顶端。多个第二连接焊盘接触通孔的底端并且接触IC管芯的有源电路。非导电材料层120覆盖第一和第二IC管芯的顶表面。导电材料还可以覆盖第一和第二IC管芯的侧面，如在图1的示例中示出的。

[0018] 设备100还包括导电互连130，以在IC管芯的底表面上的连接焊盘中的至少一部分之间提供电连续性，包括在第一IC管芯的一个或者多个连接焊盘和第二IC管芯的一个或者多个连接焊盘之间的连续性。导电互连还可以向IC管芯的底表面处的一个或者多个TSV提供电连续性。

[0019] 设备100进一步包括在非导电材料层的顶表面上的导电互连135。导电互连135可以提供在第一IC管芯的顶表面上的连接焊盘中的至少一部分和第二IC管芯的顶表面上的连接焊盘中的至少一部分之间的电连续性。导电互连135可以向IC管芯的顶表面处的TSV中的一个或者多个TSV提供电连续性。以这种方式，可以提供从第一IC管芯的底表面上的连接焊盘到通孔并且到第二IC管芯的顶表面上的连接焊盘的电连续性。相似地，可以提供从第一IC管芯的顶表面上的连接焊盘到通孔并且到第二IC管芯的底表面上的连接焊盘的电连续性。

[0020] 图2A-2E图示出形成用于电子设备的系统级封装的方法示例的部分。第一IC管芯205和第二IC管芯210被形成为包括连接焊盘。在某些变型中，IC管芯包括连接焊盘位置处的铜焊盘清漆。连接焊盘（例如，215A、215C）被形成在第一IC管芯的顶表面和底表面两者上以及形成在第二IC管芯的顶表面和底表面两者上（例如，215B、215D）。在图2A的示例中，IC管芯均包括TSV 225A、225B。顶表面的连接焊盘被示为连接到TSV，但是IC管芯可以包括在其顶表面上的未被连接到TSV的连接焊盘。在图2A的示例中，IC管芯被粘合到薄金属箔240。

[0021] 在图2B中，使用非导电材料层220来覆盖至少第一和第二IC管芯的顶表面，以形成分装件。非导电材料的一些示例可以尤其包括可模制塑料材料、环氧树脂、层压材料或者预先浸渍的或者“预浸渍（prepreg）”的材料。在所示出的示例中，非导电层还覆盖IC管芯的侧面，并且非导电材料可以由多个层压的或者压制的层组成。

[0022] 在图2C中，通孔被形成在分装件中。在所示出的示例中，通孔包括IC管芯的TSV。通过在非导电层中形成对于TSV的开口270或者穿孔并且用导电材料（例如，金属）填充开口，来将通孔形成到非导电层的顶表面。非导电层中的开口270可以通过机械钻孔或者激光钻孔来形成。在连接焊盘中使用铜可以促进激光钻孔。铜焊盘典型地比其他材料（例如，铝）的焊盘更厚，并且更厚的连接焊盘可以使得激光钻孔更容易控制。还可以形成对于其他连接焊盘的穿孔。在图2C的示例中，穿孔被形成为经过图2A的薄金属箔和粘合剂或胶水到IC的底表面上的连接焊盘中的至少一部分。在某些变型中，对于连接焊盘的穿孔被同时形成在IC管芯的顶表面和底表面上。

[0023] 在图2D中，向顶表面和底表面上的连接焊盘构成电连接。在第一和第二IC管芯的底表面上的连接焊盘中的至少一部分之间形成第一导电互连245（例如，金属迹线）。导电互连245A的至少一部分被用于管芯到管芯连接，并且导电互连245A的至少一部分被用来形成与至少一个TSV的电连接。在一些示例中，通过图案化薄金属箔来形成导电互连245A。

[0024] 第二导电互连245B被形成在非导电材料层的顶表面上，以提供第一IC管芯和第二IC管芯的顶表面上的连接焊盘的至少一部分之间的电互连。导电互连的至少一部分被用于管芯到管芯连接，并且导电互连的至少一部分被用来形成与至少一个TSV的电连接。箭头250A、250B指示由导电互连带来的电连接，其可以是存在的，但在图2D中的横截面图示中是不可见的。可以包括附加层来为导电互连提供交叉，或者为焊球提供着落盘（landing pad）。附加的顶表面布线从如果仅将布线限于底表面的情况下本来的密度降低了布线密度。

[0025] 图2E示出了可以向设备添加焊接凸点或者焊球。为了容纳焊接凸点，可以向底表面添加焊接停止层255。焊接停止层255包括绝缘材料层，并且还包括用于安装焊接凸点260的开口。焊接凸点260然后被安装到焊接停止层。通过使用导电互连和通孔，可以在至少一个着落盘与第一和第二IC管芯中的至少一个的顶侧上的至少一个连接焊盘之间提供电连续性。焊接停止层255可以被布置在（例如，与电连接245A和250A一起应用的）重新分布层之上，该重新分布层在连接焊盘和着落盘和焊接凸点之间对导电互连进行布线。在一些示例中，可能存在同时形成并且共享相同平台（例如，共享基板）的若干个系统级封装。各个系统级封装可以是例如通过锯切来分离的。

[0026] 图3图示出包括系统级封装的电子设备的另一个示例的部分。图1和2A-2E示出通孔包括TSV的示例。然而，TSV可能不可用于给定的IC过程中或者其中（例如，出于成本的原因）没有选择TSV能力的过程中。在图3中所示出的示例中，在IC管芯的底表面和顶表面之间的电连续性是通过使用在非导电材料层320中形成的通孔而实现的。如果非导电材料被模制成层压件，则通孔可以被称为模具通孔（through-mold-via）365或者TMV。TMV可以通过用于形成开口的钻孔（例如，激光钻孔或者机械钻孔）而形成，然后用导电材料来填充所述开口。其还可以是包括垂直连接的嵌入式预形成的硅片、PCB、层压件或者陶瓷。在某些变型中，系统级封装包括TSV和TMV两者。在底侧上的导电互连345A和在顶表面345B上的导电互连可以被用来形成与通孔的电连续性。例如，导电互连可以在IC管芯的顶表面的连接焊盘、通孔和相同或者不同的IC管芯的底表面上的连接焊盘之间形成电连续性。因为到通孔的布线是短的，使用非TSV通孔仍可以减小系统级封装的布线密度。

[0027] 图4A-4H图示出形成用于电子设备的系统级封装的方法示例的部分。在该示例中，应用图2A-2E的方法示例来改进扇出型（fan-out）晶片级封装。第一IC管芯405和第二IC管芯410被形成为包括连接焊盘。连接焊盘（例如，415A、415C）被形成在第一IC管芯的顶表面和底表面两者上，以及被形成在第二IC管芯的顶表面和底表面上（例如，415B、415D）。在图4A的示例中，IC管芯均包括TSV 425A、425B。IC管芯可以被放置在模具载体上。

[0028] 在图4B中，在第一和第二IC管芯上形成模制层420，以形成分装件。模制层420典型地是非导电的。在一些变型中，通过压缩模制来形成模制层420，并且在某些变型中，模制层420包括环氧树脂。在图4C中，在模制层420中形成开口470，以接触TSV。非导电层中的开口可以通过激光钻孔或者蚀刻来形成。

[0029] 在图4D中，开口被示为用导电材料来填充。重新分布层475被形成在模制层420之上，所述模制层420包括导电互连445B、450B。导电互连的至少一部分包括管芯到管芯连接。可以使用薄膜技术（例如，溅射和电镀）、PCB技术、其他技术或者技术的组合来形成该连接。
重新分布层475可以包括保护导电互连的钝化层或者钝化涂层。

[0030] 在图4E中，在IC管芯的底表面上形成可选的介电层480。可以在介电层中形成开口，以访问IC管芯的底表面上的连接焊盘。连接焊盘之间的一些导电互连可以在形成介电层480之前被形成，并且然后被介电层480所覆盖。

[0031] 在4F中，向可选的介电层480上应用另一重新分布层482。重新分布层482可以被用于管芯到管芯连接以及与用于焊接凸点的着落盘的连接。在图4G中，焊接停止层455被添加到底表面。焊接停止层455包括针对用于安装焊球460的盘的开口。在一些示例中，图4D-4G中所示出的过程示例可以在上侧和下侧同时被执行。

[0032] 图5图示出包括系统级封装的电子设备的另一个示例的部分。当在IC过程中TSV不可用时，这个方法可以是有用的。如在图3的示例中，可以在模制层520中形成通孔565。在一些变型中，通过经由激光钻孔形成开口来制造通孔565，并且然后用导电材料填充开口。在一些变型中，使用印刷电路板或者硅材料来预先制造通孔565。

[0033] 图6图示出包括系统级封装中的倒装技术的电子设备的又一个示例的部分。在所示出的示例中，两个IC管芯605、610（例如，并排地）被布置在基板685（例如，倒装基板）上。当安装IC管芯时，可以使它们之间的距离d尽可能小。

[0034] 设备600包括多个接合层。在第一和第二IC管芯的底表面和基板685的第一侧（在图6的示例中为顶侧）之间存在第一接合层。第一IC管芯的底表面和第二IC管芯的底表面均包括一个或者多个接合焊盘，以提供焊接凸点或者铜柱到底表面的附接。IC管芯可以尤其通过质量回流（mass reflow）过程或者通过热压接合而附接到基板685。热压接合方法可以向基板685提供更精确的接合。

[0035] 设备600包括在桥接组件690与第一IC管芯605和第二IC管芯610的顶表面之间的第二接合层。IC管芯的顶表面包括用于焊接凸点（例如，微焊球）的着落盘，以用于桥接组件690的附接。桥接组件690可以是有源或者无源设备，并且可以包括硅、PCB、陶瓷或者另一个IC管芯，并且包括导电互连布线。桥接组件在IC管芯的顶表面处形成第二导电互连（例如，管芯到管芯）的一部分。桥接组件690被电连接到IC管芯的连接焊盘。导电互连提供从第一IC管芯的接合焊盘经过桥接组件到第二IC管芯的接合焊盘的电连续性。在所示出的示例中，IC管芯包括TSV 665。在一些示例中，桥接组件690提供IC管芯的TSV 665之间的电连续性。

[0036] 设备600包括被布置在基板的第二侧（在图6的示例中为底侧）的多个接合焊盘，并且焊接凸点可以被布置在接合焊盘的至少一部分上。这提供了用于将设备600接合到系统级PCB（例如，母板）或者陶瓷基板的第三接合层。

[0037] 在IC管芯的两侧上提供布线允许将较不精细的间距的布线用于IC管芯之间的连接。在IC管芯的两侧上的布线还可能对于具有大量的I/O并且将典型地具有高接触焊盘密度的一种IC管芯封装是有用的。当所有焊盘和焊接凸点位置被专门地布置在IC之下时，对它们的布线可能是困难的，并且布线可能需要昂贵的过程，以用于多层分布，并且该过程可能导致降低的电性能。

[0038] 图7图示出用于电子设备的封装的另一个示例。设备700包括具有顶表面和底表面的IC管芯705，并且顶表面和底表面中的每个包括多个连接焊盘715A、715C。非导电材料层720覆盖顶表面，并且基本上覆盖IC管芯705的侧表面。非导电材料可以包括模制的层压件或者重构晶片。

[0039] 该设备包括多个通孔。通孔可以被形成在IC管芯705中的一个或者两个管芯和导电材料层720中，并且通孔可以包括TMV 767和TSV 765中的一个或者两个。设备700包括导电互连，所述导电互连向IC管芯的底表面上的连接焊盘中的至少一部分以及向通孔中的至少一部分提供电连续性。在所示出的示例中，IC管芯的底表面被布置在基板780的第一侧。通孔可以从非导电材料层720的顶表面延伸到基板780。

[0040] 设备700包括非导电材料层720的顶表面上的导电互连735。顶表面上的导电互连向IC管芯705的顶表面上的连接焊盘中的至少一部分以及向通孔中的至少一部分提供电连续性。在一些变型中，非导电材料层720的顶表面包括重新分布层775。导电互连的至少一部分可以被包括在重新分布层中。

[0041] 基板780的第二侧可以包括接合焊盘或者着落盘（例如，在焊接停止层中）。基板780可以包括重新分布层，以在IC的底表面上的连接焊盘之间提供与着落盘和着落板上所形成的焊接凸点760的电连续性。在一些示例中，底表面上的导电互连在至少一部分通孔和接合焊盘之间提供电连续性。以这种方式，与IC管芯705的顶表面的连接可以被布线到着落盘，而不需要添加到IC管芯705之下的布线。

[0042] 包括如本公开中描述的使用具有系统级封装的组装件的电子设备以示出较高级设备应用的示例。图8是按照至少一个实施例的结合IC设备封装的电子系统800和/或方法的示例的方框图。电子系统800仅仅是可以在其中使用实施例的电子系统的一个示例。电子系统的示例包括但不限于个人计算机、平板计算机、移动电话、游戏设备、MP3或者其他数字音乐播放器等等。在该示例中，电子设备800包括数据处理系统，所述数据处理系统包括用于耦合系统的各种组件的系统总线802。系统总线802提供电子系统800的各种组件之间的通信链路，并且可以被实现为单个总线、总线的组合或者以任何其他适当方式来实现。

[0043] 电子组装件810被耦合到系统总线802。电子组装件810可以包括任何电路或者电路的组合。在一个实施例中，电子组装件810包括处理器812，所述处理器812可以具有任何类型。如本文使用的，“处理器”意味着任何类型的计算电路，诸如但不限于微处理器、微控制器、复杂指令集计算（CISC）微处理器、精简指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、图形处理器、数字信号处理器（DSP）、多核处理器或者任何其他类型的处理器或者处理电路。

[0044] 可被包括在电子组装件810中的其他类型的电路是定制电路、专用集成电路（ASIC）等等，例如，用于在像移动电话、个人数据助理、便携式计算机、双向无线电设备、和相似的电子系统之类的无线设备中使用的一个或者多个电路（诸如通信电路814）。该IC可以执行任何其他类型的功能。

[0045] 电子系统800还可以包括外部存储器820，其进而可以包括适于特定应用的一个或者多个存储器元件，诸如以随机存取存储器（RAM）形式的主存储器822、一个或者多个硬驱动器824、和/或操纵可移除介质826的一个或者多个驱动器，所述可移除介质826诸如是致密盘（CD）、闪速存储器卡、数字视频盘（DVD）等等。

[0046] 电子系统800还可以包括显示设备816、一个或者多个扬声器818和键盘和/或控制器830，该键盘和/或控制器830可以包括鼠标、轨迹球、触摸屏、话音识别设备或者准许系统用户向电子系统800中输入信息并且从电子系统800接收信息的任何其他设备。

[0047] 相比传统的多芯片封装方法，所描述的设备、系统和方法可以显著地降低用于多芯片封装的IC之间的互连的布线密度。为了简单起见，本文描述的示例包括两个IC管芯，但是本领域技术人员在阅读本描述时将认识到，示例可以包括两个以上的IC管芯。所描述的设备、系统和方法还可以降低用于包括大量I/O连接的单个芯片封装的布线密度。

[0048] 提供摘要以符合37 C.F.R. 1.72(b) 部分的规定，其要求将允许读者确定技术公开内容的本质和主旨的摘要。所提出的理解是，摘要将不被用来限制或者解释权利要求的范围或者含义。据此，以下权利要求被结合在详细描述中，并且每项权利要求独立地作为单独的实施例。

标题	发布/更新时间	阅读量
密度计-专利编号CN1240024A	2020-05-13	97
高密度PCB-专利编号CN102762030A	2020-05-13	856
密度仪-专利编号CN102110386A	2020-05-13	766
一种降低密度板甲醛的生产方法-专利编号CN105563600A	2020-05-11	406
皇竹草中密度纤维板的制备方法-专利编号CN1872514A	2020-05-11	1021
低厚度、高密度的存储器系统-专利编号CN1388973A	2020-05-12	163
密度管道-专利编号CN107109813A	2020-05-12	772
骨密度仪-专利编号CN101756695B	2020-05-12	607
地板用中密度板-专利编号CN204850348U	2020-05-11	172
一种骨密度检测装置-专利编号CN203898354U	2020-05-11	352

高密度芯片到芯片连接

高密度芯片到芯片连接

技术领域

背景技术

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式