音圈电机的驱动电路专利检索-驱动电机驱动系统专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

音圈电机的驱动电路

阅读：223发布：2021-03-01

IPRDB可以提供音圈电机的驱动电路专利检索，专利查询，专利分析的服务。并且本发明提供一种音圈电机的驱动电路，其包括驱动级运算放大器、开关K1、开关K2、失调检测及控制电路和失调调整控制电路。驱动级运算放大器的第一输入端通过开关K1与输入电压相连、通过开关K2接地；失调检测及控制电路包括开关K3、开关K4、MOS管MN1、电阻Rs、参考恒流源、电流比较器和逻辑电路，MN1和电阻RS依次连接于电流比较器的第一输入端和接地端之间，MN1的控制端经开关K3接驱动级运算放大器输出端；开关K4连接于驱动级运算放大器第二输入端和MN1的第二连接端之间；参考恒流源连接于电流比较器第二输入端和接地端之间。逻辑电路基于电流比较器输出的比较结果输出校准控制信号；失调调整控制电路基于校准控制信号输出电流控制信号，以对驱动运算放大器进行失调校准。，下面是音圈电机的驱动电路专利的具体信息内容。

权利要求

1.一种音圈电机的驱动电路，其特征在于，其包括驱动级运算放大器、开关K1、开关K2、失调检测及控制电路和失调调整控制电路，所述驱动级运算放大器的第一输入端通过开关K1与输入电压相连，且所述驱动级运算放大器的第一输入端通过开关K2接地；

所述失调检测及控制电路包括开关K3、开关K4、MOS管MN1、电阻Rs、参考恒流源、电流比较器和逻辑电路，其中，MOS管MN1的第一连接端与电流比较器的第一输入端相连，其第二连接端经电阻RS接地，其控制端经开关K3接所述驱动级运算放大器的输出端；开关K4的一端与所述驱动级运算放大器的第二输入端相连，其另一端与MOS管MN1和电阻Rs之间的连接节点相连；参考恒流源的输入端与所述电流比较器的第二输入端相连，其输出端接地，所述电流比较器用于对其第一输入端的电流和第二输入端的电流进行比较，并将比较结果通过其输出端输出给逻辑电路；所述逻辑电路基于所述比较结果输出第一控制信号和第二控制信号；所述逻辑电路基于所述比较结果还输出校准控制信号给失调调整控制电路；所述失调调整控制电路基于所述校准控制信号输出电流控制信号给所述驱动级运算放大器，以对所述驱动运算放大器进行失调校准。

2.根据权利要求1所述的音圈电机的驱动电路，其特征在于，

所述驱动级运算放大器包括一对差分输入对管、恒流源I1和电流舵，其中，差分输入对管为MOS管MP1和MP2，MOS管MP1的第一连接端和MOS管MP2的第一连接端与电压源相连，MOS管MP1的控制端和MOS管MP2的控制端分别作为所述驱动级运算放大器的第一输入端和第二输入端；恒流源I1的输入端与所述电压源相连，其输出端与MOS管MP2的第二连接端相连；电流舵连接于所述电压源VDD和MOS管MP1的第二连接端之间，电流舵的控制端接收所述失调调整控制电路输出的电流控制信号，以控制电流舵输出可调电流，所述失调调整控制电路基于所述校准控制信号输出电流控制信号给所述电流舵的控制端，以在第一输入端的电流大于第二输入端的电流时，逐渐增大所述电流舵的电流，直到第一输入端的电流小于第二输入端的电流。

3.根据权利要求2所述的音圈电机的驱动电路，其特征在于，其还包括输出驱动电路，所述输出驱动电路包括MOS管MN2、电阻Rsense、开关K5和K6，其中，MOS管MN2的第一连接端与输出驱动电路的输出端相连，其第二连接端经电阻Rsense接地，其控制端经开关K5与驱动级运算放大器的输出端相连；开关K6的一端与驱动级运算放大器的第二输入端相连，其另一端与MOS管MN2和电阻Rsense之间的连接节点相连，所述逻辑电路输出的第一控制信号与开关K1、K5和K6的控制端相连，以控制开关K1、K5和K6的导通或关断；

所述逻辑电路输出的第二控制信号与开关K2、K3和K4的控制端相连，以控制开关K2、K3和K4的导通或关断。

4.根据权利要求3所述的音圈电机的驱动电路，其特征在于，所述失调调整控制电路包括N位计数器，当所述逻辑电路输出的校准控制信号为第一逻辑电平时，其启动所述N位计数器开始计数，所述N位计数器的当前N位计数值即为所述失调调整控制电路输出的电流控制信号；

当所述逻辑电路输出的校准控制信号为第二逻辑电平时，其使得所述N位计数器停止计数，所述失调调整控制电路锁存N位计数器的当前计数值，以稳定所述失调调整控制电路输出的电流控制信号，所述电流控制信号为N位电流控制信号，所述N为自然数。

5.根据权利要求4所述的音圈电机的驱动电路，其特征在于，

所述驱动级运算放大器的第一输入端和第二输入端分别为同相输入端和反相输入端；

所述电流比较器的第一输入端和第二输入端分别为同相输入端和反相输入端；

所述MOS管MP1、MP2为PMOS晶体管，其第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；

所述MOS管MN1和MN2为NMOS晶体管，其第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极。

6.根据权利要求2-5任一所述的音圈电机的驱动电路，其特征在于，

系统上电复位后，使开关K2、K3和K4导通，且开关K1、K5和K6关断，驱动级运算放大器开始自适应减小失调电压，若所述电流比较器第一输输入端的电流大于其第二输入端的电流时，所述电流比较器输出的比较结果为第一逻辑电平，所述逻辑电路基于该比较结果输出相应的第一控制信号和第二控制信号，以使得开关K2、K3和K4继续导通，使得开关K1、K5和K6继续关断，且所述逻辑电路基于该比较结果输出的校准控制信号为第一逻辑电平，以启动所述失调调整控制电路的N位计数器开始计数；

所述失调调整控制电路的N位计数器在振荡器所产生的高频时钟下开始计数工作，并输出当前的N位计数值，所述N位计数器的当前N位计数值即为所述失调调整控制电路输出的N位电流控制信号；

若所述电流比较器第一输输入端的电流小于等于其第二输入端的电流时，所述电流比较器输出的比较结果为第二逻辑电平，所述逻辑电路基于该比较结果输出相应的第一控制信号和第二控制信号，以使得开关K2、K3和K4关断，使得开关K1、K5和K6导通，且所述逻辑电路基于该比较结果输出的校准控制信号为第二逻辑电平，其使得所述N位计数器停止计数，所述失调调整控制电路锁存N位计数器的当前计数值，以稳定所述失调调整控制电路输出的N位电流控制信号。

7.根据权利要求2所述的音圈电机的驱动电路，其特征在于，

所述恒流源I1输出的恒定电流I1和电流舵输出的可调电流I2分别表示为：

I1＝2N-1×Iresolution

I2＝m×Iresolution

其中，N为电流舵DAC的控制位数；

m取值在0～(2N-1)之间，其与电流舵接收到的N位电流控制信号的十进制数相对应；

Iresolution为N位电流舵的最小分辨控制电流。

8.根据权利要求7所述的音圈电机的驱动电路，其特征在于，

所述驱动级运算放大器还包括PMOS晶体管MP3、MP4、MP5和MP6，以及NMOS晶体管MN3、MN4、MN5和MN6，其中，PMOS晶体管MP3的源极与电压源相连，PMOS晶体管MP3的漏极与PMOS晶体管MP5的源极相连，PMOS晶体管MP5的漏极与NMOS晶体管MN3的漏极相连，NMOS晶体管MN3的源极与NMOS晶体管MN5的漏极相连，NMOS晶体管MN5的源极接地；PMOS晶体管MP4的源极与电压源VDD相连，PMOS晶体管MP4的漏极与PMOS晶体管MP6的源极相连，PMOS晶体管MP6的漏极与所述驱动级运算放大器的输出端相连，NMOS晶体管MN4的漏极与所述驱动级运算放大器的输出端相连，NMOS晶体管MN4的源极与NMOS晶体管MN6的漏极相连，NMOS晶体管MN6的源极接地；PMOS晶体管MP3的栅极与PMOS晶体管MP4的栅极相连，且PMOS晶体管MP3的栅极与PMOS晶体管MP5的漏极相连，PMOS晶体管MP5的栅极和PMOS晶体管MP6的栅极均与偏置电压Vbiasp相连；NMOS晶体管MN3的栅极和NMOS晶体管MN4的栅极均与偏置电压Vbiasn2相连，NMOS晶体管MN5的栅极和NMOS晶体管MN6的栅极均与偏置电压Vbiasn1相连。

说明书全文

音圈电机的驱动电路

【技术领域】

[0001] 本发明涉及集成电路设计技术领域，特别涉及一种音圈电机的驱动电路。【背景技术】

[0002] 消费类手持设备与便携式电子产品使用的音圈电机(VCM)驱动电路多为 DAC(数模转换)产品。高端灵敏的VCM要求其DAC驱动电路分辨率高，输出失调电流小，因此相关驱动电路的输出驱动级的运放失调电压要求很小。斩波技术虽可以很好减小失调电压，但使用在该场合会额外引入开关噪声，目前大多数设计采用熔丝或者EEROM(Electrically Erasable Read-Only Memory)等修调(Trimming)方案，然而，熔丝等调整方案会增加开发测试成本。

[0003] 因此，有必要提供一种改进的音圈电机的驱动电路。【发明内容】

[0004] 本发明的目的在于提供一种音圈电机的驱动电路，其可以自适应减小驱动级运算放大器的输入失调电压。

[0005] 为了解决上述问题，本发明提供一种音圈电机的驱动电路，其包括驱动级运算放大器、开关K1、开关K2、失调检测及控制电路和失调调整控制电路。所述驱动级运算放大器的第一输入端通过开关K1与输入电压相连，且所述驱动级运算放大器的第一输入端通过开关K2接地；所述失调检测及控制电路包括开关K3、开关K4、MOS管MN1、电阻Rs、参考恒流源、电流比较器和逻辑电路，其中，MOS管MN1的第一连接端与电流比较器的第一输入端相连，其第二连接端经电阻RS接地，其控制端经开关K3接所述驱动级运算放大器的输出端；开关K4的一端与所述驱动级运算放大器的第二输入端相连，其另一端与 MOS管MN1和电阻Rs之间的连接节点相连；参考恒流源的输入端与所述电流比较器的第二输入端相连，其输出端接地，所述电流比较器用于对其第一输入端的电流和第二输入端的电流进行比较，并将比较结果通过其输出端输出给逻辑电路；所述逻辑电路基于所述比较结果输出第一控制信号和第二控制信号；所述逻辑电路基于所述比较结果还输出校准控制信号给失调调整控制电路；所述失调调整控制电路基于所述校准控制信号输出电流控制信号给所述驱动级运算放大器，以对所述驱动运算放大器进行失调校准。

[0006] 进一步的，所述驱动级运算放大器包括一对差分输入对管、恒流源I1和电流舵，其中，差分输入对管为MOS管MP1和MP2，MOS管MP1的第一连接端和MOS管MP2的第一连接端与电压源相连，MOS管MP1的控制端和MOS 管MP2的控制端分别作为所述驱动级运算放大器的第一输入端和第二输入端；恒流源I1的输入端与所述电压源相连，其输出端与MOS管MP2的第二连接端相连；电流舵连接于所述电压源VDD和MOS管MP1的第二连接端之间，电流舵的控制端接收所述失调调整控制电路输出的电流控制信号，以控制电流舵输出可调电流，所述失调调整控制电路基于所述校准控制信号输出电流控制信号给所述电流舵的控制端，以在第一输入端的电流大于第二输入端的电流时，逐渐增大所述电流舵的电流，直到第一输入端的电流小于第二输入端的电流。

[0007] 进一步的，所述音圈电机的驱动电路还包括输出驱动电路，所述输出驱动电路包括MOS管MN2、电阻Rsense、开关K5和K6，其中，MOS管MN2的第一连接端与输出驱动电路的输出端相连，其第二连接端经电阻Rsense接地，其控制端经开关K5与驱动级运算放大器的输出端相连；开关K6的一端与驱动级运算放大器的第二输入端相连，其另一端与MOS管MN2和电阻Rsense之间的连接节点相连，所述逻辑电路输出的第一控制信号与开关K1、K5和K6的控制端相连，以控制开关K1、K5和K6的导通或关断；所述逻辑电路输出的第二控制信号与开关K2、K3和K4的控制端相连，以控制开关K2、K3和K4的导通或关断。

[0008] 进一步的，所述失调调整控制电路包括N位计数器，当所述逻辑电路输出的校准控制信号为第一逻辑电平时，其启动所述N位计数器开始计数，所述N 位计数器的当前N位计数值即为所述失调调整控制电路输出的电流控制信号；

[0009] 当所述逻辑电路输出的校准控制信号为第二逻辑电平时，其使得所述N位计数器停止计数，所述失调调整控制电路锁存N位计数器的当前计数值，以稳定所述失调调整控制电路输出的电流控制信号，所述电流控制信号为N位电流控制信号，所述N为自然数。

[0010] 进一步的，所述驱动级运算放大器的第一输入端和第二输入端分别为同相输入端和反相输入端；所述电流比较器的第一输入端和第二输入端分别为同相输入端和反相输入端；所述MOS管MP1、MP2为PMOS晶体管，其第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS 管MN1和MN2为NMOS晶体管，其第一连接端、第二连接端和控制端分别为 NMOS晶体管的漏极、源极和栅极。

[0011] 进一步的，系统上电复位后，使开关K2、K3和K4导通，且开关K1、K5 和K6关断，驱动级运算放大器开始自适应减小失调电压，若所述电流比较器第一输输入端的电流大于其第二输入端的电流时，所述电流比较器输出的比较结果为第一逻辑电平，所述逻辑电路基于该比较结果输出相应的第一控制信号和第二控制信号，以使得开关K2、K3和K4继续导通，使得开关K1、K5和K6 继续关断，且所述逻辑电路基于该比较结果输出的校准控制信号为第一逻辑电平，以启动所述失调调整控制电路的N位计数器开始计数；所述失调调整控制电路的N位计数器在振荡器所产生的高频时钟下开始计数工作，并输出当前的 N位计数值，所述N位计数器的当前N位计数值即为所述失调调整控制电路输出的N位电流控制信号；若所述电流比较器第一输输入端的电流小于等于其第二输入端的电流时，所述电流比较器输出的比较结果为第二逻辑电平，所述逻辑电路基于该比较结果输出相应的第一控制信号和第二控制信号，以使得开关 K2、K3和K4关断，使得开关K1、K5和K6导通，且所述逻辑电路基于该比较结果输出的校准控制信号为第二逻辑电平，其使得所述N位计数器停止计数，所述失调调整控制电路锁存N位计数器的当前计数值，以稳定所述失调调整控制电路输出的N位电流控制信号。

[0012] 进一步的，所述恒流源I1输出的恒定电流I1和电流舵输出的可调电流I2 分别表示为：

[0013] I1＝2N-1×Iresolution

[0014] I2＝m×Iresolvtion

[0015] 其中，N为电流舵DAC的控制位数；

[0016] m取值在0～(2N-1)之间，其与电流舵接收到的N位电流控制信号的十进制数相对应；Iresolution为N位电流舵的最小分辨控制电流。

[0017] 进一步的，所述驱动级运算放大器还包括PMOS晶体管MP3、MP4、MP5 和MP6，以及NMOS晶体管MN3、MN4、MN5和MN6。其中，PMOS晶体管MP3的源极与电压源相连，PMOS晶体管MP3的漏极与PMOS晶体管MP5的源极相连，PMOS晶体管MP5的漏极与NMOS晶体管MN3的漏极相连，NMOS 晶体管MN3的源极与NMOS晶体管MN5的漏极相连，NMOS晶体管MN5的源极接地；PMOS晶体管MP4的源极与电压源VDD相连，PMOS晶体管MP4 的漏极与PMOS晶体管MP6的源极相连，PMOS晶体管MP6的漏极与所述驱动级运算放大器的输出端相连，NMOS晶体管MN4的漏极与所述驱动级运算放大器的输出端相连，NMOS晶体管MN4的源极与NMOS晶体管MN6的漏极相连，NMOS晶体管MN6的源极接地；PMOS晶体管MP3的栅极与PMOS晶体管MP4的栅极相连，且PMOS晶体管MP3的栅极与PMOS晶体管MP5的漏极相连，PMOS晶体管MP5的栅极和PMOS晶体管MP6的栅极均与偏置电压 Vbiasp相连；NMOS晶体管MN3的栅极和NMOS晶体管MN4的栅极均与偏置电压Vbiasn2相连，NMOS晶体管MN5的栅极和NMOS晶体管MN6的栅极均与偏置电压Vbiasn1相连。

[0018] 与现有技术相比，本发明中的驱动级运算放大器在传统运放基础上增设了失调检测及控制电路和失调调整控制电路形成的反馈环路，从而可以自适应减小驱动级运算放大器的输入失调电压。【附图说明】

[0019] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

[0020] 图1为本发明在一个实施例中的音圈电机的驱动电路的电路示意图；

[0021] 图2为图1中的驱动级运算放大器在一个实施例中的电路示意图。【具体实施方式】

[0022] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0023] 此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中” 并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

[0024] 请参考图1所示，其为本发明在一个实施例中的音圈电机的驱动电路的电路示意图。图1所示的音圈电机的驱动电路包括驱动级运算放大器110、开关 K1、开关K2、失调检测及控制电路120、失调调整控制电路130和输出驱动电路140。

[0025] 请参考图2所示，其为图1中的驱动级运算放大器在一个实施例中的电路示意图，该驱动级运算放大器在传统运放基础上增加了如图2所示的恒定电流 I1和受电流舵DAC控制的可调电流I2。

[0026] 图2所示的驱动级运算放大器包括一对差分输入对管、恒流源I5、恒流源 I1和电流舵DAC，其中，差分输入对管为MOS(Metal Oxide Semiconductor) 管MP1和MP2，恒流源I5的的输入端与电压源VDD相连，恒流源I5的输出端与MOS管MP1的第一连接端和MOS管MP2的第一连接端相连，MOS管 MP1的控制端和MOS管MP2的控制端分别作为所述驱动级运算放大器的第一输入端和第二输入端；恒流源I1的输入端与所述电压源VDD相连，其输出端与MOS管MP2的第二连接端相连；电流舵DAC连接于所述电压源VDD和 MOS管MP1的第二连接端之间，电流舵DAC的控制端接收所述失调调整控制电路130输出的N位电流控制信号CON_N，以控制电流舵DAC输出可调电流 I2。

[0027] 在一个实施例中，所述恒流源I1输出的恒定电流I1和电流舵DAC输出的可调电流I2分别为：

[0028] I1＝2N-1×Iresolution

[0029] I2＝m×Iresolution

[0030] 其中，N为电流舵DAC的控制位数；m取值在0～(2N-1)之间，其与电流舵DAC接收到的N位电流控制信号CON_N的十进制数相对应；Iresolution为N 位电流舵DAC的最小分辨控制电流。根据电流舵DAC的控制端接收到的N位电流控制信号CON_N，其电流I2可以在0*Iresolution到2N-1*Iresolution之间调整，比如逐渐从0*Iresolution增大至2N-1*Iresolution。

[0031] 在图2所示的具体实施例中，所述驱动级运算放大器还包括PMOS晶体管MP3、MP4、MP5和MP6，以及NMOS晶体管MN3、MN4、MN5和MN6。其中，PMOS晶体管MP3的源极与电压源VDD相连，PMOS晶体管MP3的漏极与PMOS晶体管MP5的源极相连，PMOS晶体管MP5的漏极与NMOS晶体管 MN3的漏极相连，NMOS晶体管MN3的源极与NMOS晶体管MN5的漏极相连，NMOS晶体管MN5的源极接地；PMOS晶体管MP4的源极与电压源VDD 相连，PMOS晶体管MP4的漏极与PMOS晶体管MP6的源极相连，PMOS晶体管MP6的漏极与所述驱动级运算放大器的输出端OUT相连，NMOS晶体管 MN4的漏极与所述驱动级运算放大器的输出端OUT相连，NMOS晶体管MN4 的源极与NMOS晶体管MN6的漏极相连，NMOS晶体管MN6的源极接地； PMOS晶体管MP3的栅极与PMOS晶体管MP4的栅极相连，且PMOS晶体管 MP3的栅极与PMOS晶体管MP5的漏极相连，PMOS晶体管MP5的栅极和 PMOS晶体管MP6的栅极均与偏置电压Vbiasp相连；NMOS晶体管MN3的栅极和NMOS晶体管MN4的栅极均与偏置电压Vbiasn2相连，NMOS晶体管MN5 的栅极和NMOS晶体管MN6的栅极均与偏置电压Vbiasn1相连。

[0032] 以下继续介绍图1所示的音圈电机的驱动电路。

[0033] 所述驱动级运算放大器110的第一输入端通过开关K1与输入电压VIN相连，且所述驱动级运算放大器110的第一输入端通过开关K2接地。

[0034] 所述失调检测及控制电路120包括开关K3、开关K4、MOS管MN1、电阻 Rs、参考恒流源Iref、电流比较器122和逻辑电路124。其中，MOS管MN1的第一连接端与电流比较器122的第一输入端相连，其第二连接端经电阻RS接地，其控制端经开关K3接所述驱动级运算放大器110的输出端OUT；开关K4的一端与所述驱动级运算放大器110的第二输入端相连，其另一端与MOS管MN1 和电阻Rs之间的连接节点相连；参考恒流源Iref的输入端与所述电流比较器122 的第二输入端相连，其输出端接地。所述电流比较器122用于对其第一输入端的电流和第二输入端的电流进行比较，并将比较结果ENH_ERROR通过其输出端输出给逻辑电路124。所述逻辑电路124基于所述比较结果ENH_ERROR输出第一控制信号S1和第二控制信号S2，所述逻辑电路124基于所述比较结果 ENH_ERROR还输出校准控制信号ENH_CNT给失调调整控制电路130。

[0035] 所述失调调整控制电路130基于所述校准控制信号ENH_CNT输出N位电流控制信号CON_N给所述电流舵DAC的控制端，以在所述驱动级运算放大器110的第一输入端的电流大于第二输入端的电流时，逐渐增大所述电流舵的电流，直到所述驱动级运算放大器110的第一输入端的电流小于第二输入端的电流，从而完成所述驱动级运算放大器110的失调校准。在图2所示的具体实施例中，当所述逻辑电路124输出的校准控制信号ENH_CNT为第一逻辑电平时，其启动所述N位计数器开始计数，所述N位计数器的当前N位计数值即为所述失调调整控制电路130输出的N位电流控制信号CON_N；当所述逻辑电路124 输出的校准控制信号ENH_CNT为第二逻辑电平时，其使得所述N位计数器停止计数工作，所述失调调整控制电路130锁存N位计数器的当前计数值，以稳定所述失调调整控制电路130输出的N位电流控制信号CON_N。

[0036] 所述输出驱动电路140包括MOS管MN2、电阻Rsense、开关K5和K6，其中，MOS管MN2的第一连接端与输出驱动电路140的输出端IOUT相连，其第二连接端经电阻Rsense接地，其控制端经开关K5与驱动级运算放大器110 的输出端OUT相连；开关K6的一端与驱动级运算放大器110的第二输入端相连，其另一端与MOS管MN2和电阻Rsense之间的连接节点相连。

[0037] 其中，所述逻辑电路124输出的第一控制信号S1与开关K1、K5和K6的控制端相连，以控制开关K1、K5和K6的导通或关断；输出的第二控制信号 S2与开关K2、K3和K4的控制端相连，以控制开关K2、K3和K4的导通或关断。

[0038] 在图1和图2所示的实施例中，所述驱动级运算放大器110的第一输入端和第二输入端分别为其同相输入端和反相输入端；所述电流比较器122的第一输入端和第二输入端分别为其同相输入端和反相输入端；所述MOS管MP1、 MP2为PMOS晶体管，其第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS管MN1和MN2为NMOS晶体管，其第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极。

[0039] 以下结合图1和图2，具体介绍本发明中的音圈电机的驱动电路，自适应减小驱动级运算放大器的输入失调电压的工作过程。

[0040] 系统上电复位后，为建立可靠的低失调的工作状态，使开关K2、K3和K4 导通，且开关K1、K5和K6关断，由驱动级运算放大器110、失调检测及控制电路120、失调调整控制电路130形成反馈回路，开始自适应减小所述驱动级运算放大器110的输入失调电压。

[0041] 上电初，图2中的恒定电流I1和可调电流I2的电流值分别为， I1＝2N-1×Iresolution，而I2＝m×Iresolution＝0×Iresolution＝0，因此，所述驱动级运算放大器110的初始失调电压Vos_initial肯定存在且大于0，可定义为 Vos_initial＝Vp-Vn＞0，电压电流转换后：

[0042]

[0043] 即所述电流比较器122同相输入端的电流I3大于其反相输入端的电流I4，电流比较器122输出的比较结果ENH_ERROR为高电平(其可称为所述比较结果ENH_ERROR的第一逻辑电平)；所述逻辑电路124基于该比较结果 ENH_ERROR(高电平)输出相应的第一控制信号S1和第二控制信号S2，以使得开关K2、K3和K4继续导通，使得开关K1、K5和K6继续关断，且所述逻辑电路124基于该比较结果ENH_ERROR(高电平)输出的校准控制信号 ENH_CNT为高电平(其可称为校准控制信号ENH_CNT的第一逻辑电平)，以启动所述失调调整控制电路130的N位计数器开始计数。

[0044] 随后，所述失调调整控制电路130的N位计数器在振荡器150所产生的高频时钟CLOCK下开始计数工作，并输出当前的N位计数值，该N位计数值即为所述N位电流控制信号CON_N，以调整所述驱动级运算放大器110中的电流舵DAC输出的可调电流I2。

[0045] 当图1中，时，

[0046] 即所述电流比较器122同相输入端的电流I3小于等于其反相输入端的电流 I4时，系统完成自适应失调电压调整工作。此时，电流比较器122输出的比较结果ENH_ERROR为低电平(其可称为所述比较结果ENH_ERROR的第二逻辑电平)。所述逻辑电路124基于该比较结果ENH_ERROR(低电平)输出相应的第一控制信号S1和第二控制信号S2，以使得开关K2、K3和K4关断并锁存该开关状态，使得开关K1、K5和K6导通并锁存该开关状态，且所述逻辑电路 124基于该比较结果ENH_ERROR(低电平)输出的校准控制信号ENH_CNT 为低电平(其可称为校准控制信号ENH_CNT的第二逻辑电平)，以使得所述失调调整控制电路130的N位计数器停止计数工作，所述失调调整控制电路130 锁存当前的计数值CON_N，以稳定所述失调调整控制电路130输出N位电流控制信号CON_N，从而稳定所述驱动级运算放大器110中的电流舵DAC输出的可调电流I2。

[0047] 图1中，所述驱动级运算放大器110的失调精度Vos_min可表示为：

[0048]

[0049] Vos_min＝Vp-Vn＝I2×Rs，

[0050] 其中，I3为所述电流比较器122同相输入端的电流值，I4为所述电流比较器122反相输入端的电流值，Rs为电阻Rs的电阻值，Iref为参考电流源Iref的电流值。

[0051] 综上所述，本发明中的音圈电机的驱动电路包括驱动级运算放大器110、失调检测及控制电路120、失调调整控制电路130和输出驱动电路140。其中，驱动级运算放大器110在传统运放基础上增加了恒定电流I1和电流舵DAC输出的可调电流I2，并通过失调检测及控制电路120、失调调整控制电路130形成反馈环路，来调整电流舵DAC输出的可调电流I2，从而自适应减小驱动级运算放大器的输入失调电压。

[0052] 与现有技术相比，本发明具有以下特点：

[0053] ①可自适应处理来适应不同芯片之间的工艺等偏差；

[0054] ②失调检测电路简单易实现，且失调电压可精确控制；

[0055] ③相比斩波技术，可以避免开关噪声；

[0056] ④相比片外熔丝调整技术，可以减小片外测试成本。

[0057] 在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

[0058] 需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

标题	发布/更新时间	阅读量
电机驱动器-专利编号CN107395092B	2020-05-12	959
电机驱动器-专利编号CN110291715A	2020-05-12	606
驱动电机-专利编号CN102414962B	2020-05-11	570
驱动电机-专利编号CN102414962A	2020-05-11	963
电机驱动锁-专利编号CN101076645A	2020-05-12	258
电机驱动器-专利编号CN107395092A	2020-05-13	639
电机驱动器-专利编号CN103728966B	2020-05-13	919
驱动电机-专利编号CN102067410A	2020-05-11	514
驱动电机-专利编号CN101268601A	2020-05-11	145
电机驱动器-专利编号CN107872188A	2020-05-13	95

音圈电机的驱动电路

音圈电机的驱动电路

IPRDB

热门服务

关于我们

友情链接

联系方式