电路结构及其制作方法专利检索-节距齿轮专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

电路结构及其制作方法

阅读：800发布：2021-02-28

IPRDB可以提供电路结构及其制作方法专利检索，专利查询，专利分析的服务。并且本发明提供一种电路结构，其包括：多条第一导电线，在第一方向上延伸，所述第一导电线在与所述第一方向正交的第二方向上具有第一节距；多条连接线，在所述第二方向上延伸，所述连接线在第一方向上具有第二节距，所述第二节距大于所述第一节距；以及多个连接结构，连接相应的第一导电线以使电流流动至相应的连接线，所述连接结构各自包括在所述第一方向上延伸的多个区段，所述多个区段中的区段在第二方向上相对于所述多个区段中的相邻区段具有过渡节距，所述过渡节距大于或等于所述第一节距且小于所述第二节距。本发明另提供一种电路结构的制作方法。，下面是电路结构及其制作方法专利的具体信息内容。

权利要求

1.一种电路结构，包括：

多条第一导电线，在第一方向上延伸，所述第一导电线在与所述第一方向正交的第二方向上具有第一节距；

多条连接线，在所述第二方向上延伸，所述连接线在所述第一方向上具有第二节距，所述第二节距大于所述第一节距；以及多个连接结构，连接相应的所述第一导电线以使电流流动至连接线相应的所述连接线，所述连接结构各自包括在所述第一方向上延伸的多个区段，所述多个区段中的区段在所述第二方向上相对于所述多个区段中的相邻区段具有过渡节距，所述过渡节距大于或等于所述第一节距且小于所述第二节距。

2.如权利要求1所述的电路结构，所述多个区段中的所述区段具有多个节距，其中所述多个节距中位于所述连接线的近端的两个区段之间的所述过渡节距大于所述多个节距中位于所述第一导电线的近端的两个区段之间的所述过渡节距。

3.如权利要求2所述的电路结构，其中所述多个节距中的所述节距随着所述多个区段中的所述区段远离所述第一导电线的距离而增大。

4.如权利要求1所述的电路结构，其中所述多个连接结构中的所述连接结构在所述第一方向上具有连接结构节距，且所述多个区段中的所述区段的长度延伸至超过所述连接结构节距的一半。

5.如权利要求1所述的电路结构，所述多个连接结构中的相邻连接结构在所述第二方向上的偏移距离为所述第一节距的两倍，且所述多条第一导电线中的相邻第一导电线对在所述多个连接结构中的相应的相邻连接结构处终结。

6.如权利要求1所述的电路结构，其中所述多个区段中的所述区段各自具有第一端及在所述第一方向上与所述第一端相对的第二端，且所述多个区段包括第一组多对区段及第二组多对区段，所述第一组多对区段各自在所述第一端处通过在所述第二方向上延伸的相应的第一区段进行连接，且所述第二组多对区段各自在所述第二端处通过在所述第二方向上延伸的相应的第二区段进行连接，所述第一组多对区段在所述第二方向上与所述第二组多对区段互相交错。

7.如权利要求1所述的电路结构，其中所述多个区段中的所述区段各自具有第一端及在所述第一方向上与所述第一端相对的第二端，且所述多个区段包括至少一对区段，所述至少一对区段在所述第一端处通过在所述第二方向上延伸的第一区段进行连接且在所述第二端处通过在所述第二方向上延伸的第二区段进行连接。

8.如权利要求1所述的电路结构，其中所述多个区段中的所述区段各自具有第一端及在所述第一方向上与所述第一端相对的第二端，且所述多个区段包括第一组多对区段及第二组多对区段，所述第一组多对区段在所述第二端处对准且各自在所述第一端处通过在所述第二方向上延伸的相应的第一区段进行连接，所述第二组多对区段在所述第一端处对准且各自在所述第二端处通过在所述第二方向上延伸的相应的第二区段进行连接，在所述第二方向上延伸的所述第一区段与所述第二区段不在所述第一方向上对准。

9.如权利要求8所述的电路结构，其中所述多个连接结构中的所述连接结构在所述第一方向上相对于所述多个连接结构中的相邻连接结构具有连接结构节距，所述第一组多对区段中的第一对区段的第一长度与所述第二组多对区段中在所述第二方向上和所述第一对区段对准的第二对区段的第二长度之和延伸至超过所述连接结构节距的一半。

10.如权利要求1所述的电路结构，包括：

多个存储单元区块，所述多个存储单元区块中的存储单元区块包括被配置成相应局部字线的所述第一导电线；

多个扇出型结构，所述多个扇出型结构中的扇出型结构包括的相应的所述连接结构及连接线相应的所述连接线；

多个搭接接垫，所述多个搭接接垫中的搭接接垫连接至连接线相应的所述连接线；以及

多个全局字线，所述多个全局字线中的全局字线连接至相应的所述搭接接垫。

11.一种制造电路结构的方法，包括：

在基底上形成掩模，所述掩模包括：

多条第一掩模线，在第一方向上延伸，所述第一掩模线在与所述第一方向正交的第二方向上具有掩模线节距；

多个掩模区域，通过掩模区域间隙分隔开，所述掩模区域间隙在所述第一方向上所具有的掩模区域间隙宽度大于所述掩模线节距；

多条掩模连接线，在所述第二方向上延伸且具有大于所述掩模线节距且小于所述掩模线节距的两倍的掩模线宽，所述掩模连接线将相应的所述掩模区域连接至相应的所述第一掩模线；以及多个过渡结构，设置于相应的多对所述掩模连接线之间，所述过渡结构各自包括在所述第一方向上延伸的多个掩模区段，所述多个掩模区段中的掩模区段在所述第二方向上相对于所述多个掩模区段中的相邻掩模区段具有过渡节距，所述过渡节距大于或等于所述掩模线节距且小于所述掩模区域间隙宽度；以及使用所述掩模对所述基底执行自对准双重图案化工艺。

12.如权利要求11所述的制造电路结构的方法，所述多个掩模区段中的所述掩模区段具有多个节距，其中所述多个节距中位于所述掩模区域的近端的两个区段之间的所述过渡节距大于所述多个节距中位于所述第一掩模线的近端的两个区段之间的所述过渡节距。

13.如权利要求12所述的制造电路结构的方法，其中所述多个节距中的所述节距随着所述多个掩模区段中的所述掩模区段远离所述第一掩模线的距离而增大。

14.如权利要求12所述的制造电路结构的方法，其中所述多个掩模区域中的掩模区域具有平行于所述多个掩模区段中的所述掩模区段且位于所述掩模区段的近端的第一侧，所述多个掩模区段包括与所述掩模区域的所述第一侧相邻的所述掩模区段，与所述第一侧相邻的所述掩模区段具有位于所述掩模区域的所述第一侧的远程的第一侧及位于所述掩模区域的所述第一侧的近端的第二侧，且所述多个节距中处于所述掩模区域的所述第一侧与相邻的所述掩模区段的所述第一侧之间的节距大于所述掩模线节距且小于所述掩模线节距的两倍。

15.如权利要求11所述的制造电路结构的方法，其中所述多个过渡结构中的所述过渡结构在所述第一方向上相对于所述多个过渡结构中的相邻过渡结构具有过渡结构节距，且所述多个掩模区段中的所述掩模区段的长度延伸至超过所述过渡结构节距的一半。

16.如权利要求11所述的制造电路结构的方法，所述多个过渡结构中的相邻过渡结构在所述第二方向上的偏移距离为所述掩模线节距，且所述多条第一掩模线中的相邻第一掩模线在所述多个过渡结构中的相应相邻过渡结构处终结。

17.如权利要求11所述的制造电路结构的方法，其中所述多个掩模区段中的所述掩模区段各自具有第一端及在所述第一方向上与所述第一端相对的第二端，且设置于一对所述掩模连接线之间的所述多个掩模区段包括第一组掩模区段及第二组掩模区段，所述第一组掩模区段在所述第一端处连接至所述一对掩模连接线中的第一掩模连接线且在所述第二端处与所述一对掩模连接线中的第二掩模连接线分隔开，所述第二组掩模区段在所述第二端处连接至所述一对掩模连接线中的所述第二掩模连接线且在所述第一端处与所述一对掩模连接线中的所述第一掩模连接线分隔开，所述第一组掩模区段在所述第二方向上与所述第二组掩模区段互相交错。

18.如权利要求11所述的制造电路结构的方法，其中所述多个掩模区段中的所述掩模区段各自具有第一端及在所述第一方向上与所述第一端相对的第二端，且设置于一对所述掩模连接线之间的所述多个掩模区段包括至少一掩模区段在所述第一端处与所述一对掩模连接线中的第一掩模连接线分隔开且在所述第二端处与所述一对掩模连接线中的第二掩模连接线分隔开。

19.如权利要求11所述的制造电路结构的方法，其中所述多个掩模区段中的所述掩模区段各自具有第一端及在所述第一方向上与所述第一端相对的第二端，且设置于一对所述掩模连接线之间的所述多个掩模区段包括第一组掩模区段及第二组掩模区段，所述第一组掩模区段在所述第一端处连接至所述一对掩模连接线中的第一掩模连接线且在所述第二端处不对准，所述第二组掩模区段在所述第二端处连接至所述一对掩模连接线中的第二掩模连接线且在所述第一端处不对准，所述第一组掩模区段中的所述掩模区段在所述第二方向上与所述第二组掩模区段中的相应掩模区段对准。

20.如权利要求19所述的制造电路结构的方法，其中所述多个过渡结构中的所述过渡结构在所述第一方向上相对于所述多个过渡结构中的相邻过渡结构具有过渡结构节距，所述第一组掩模区段中的第一掩模区段的第一长度与所述第二组掩模区段中在所述第二方向上和所述第一掩模区段对准的第二掩模区段的第二长度之和延伸至超过所述过渡结构节距的一半。

21.如权利要求11所述的制造电路结构的方法，其中所述基底包括：

导电材料层；

硬掩模材料层，位于所述导电材料层上；以及

牺牲材料层，位于所述硬掩模材料层上，且执行所述自对准双重图案化工艺包括：

使用所述掩模蚀刻所述牺牲材料层以形成牺牲图案；

在位于所述硬掩模材料层上的所述牺牲图案上形成侧壁间隙壁；

移除所述牺牲图案，同时保留所述侧壁间隙壁；

使用所述侧壁间隙壁作为蚀刻掩模蚀刻所述硬掩模材料层以形成硬掩模；以及使用所述硬掩模蚀刻所述导电材料层以形成导电线。

说明书全文

电路结构及其制作方法

技术领域

[0001] 本发明所揭露的技术涉及集成电路上的图案化材料条带及其工艺，所述工艺包括使用自对准多重图案化方法(self-aligned multiple patterning method)来制作集成电路。

背景技术

[0002] 集成电路通常用于制作例如存储器芯片等各种各样的电子装置。迫切需要减小集成电路的大小以增大各别组件的密度且因此增强集成电路的功能性。集成电路上的最小节距(其为相同类型的两个相邻结构(例如两个相邻字线)的相同的点之间的最小距离)常被用作对电路密度的代表性量测。

[0003] 电路密度的增大常受到可获得的光刻装备的分辨率限制。给定的光刻装备可提供的特征及空间的最小大小与其分辨率容量(resolution capacity)相关。

[0004] 给定的光刻装备可提供的最小特征宽度与最小空间宽度之和是给定的装备可提供的最小节距。最小特征宽度可常常近似于最小空间宽度，以使给定的光刻装备可提供的最小节距近似于其可提供的最小特征宽度的两倍。

[0005] 一种将集成电路装置的节距减小至低于通过光刻而提供的最小节距的方式是通过使用双重图案化(double patterning)或四重图案化(quadruple patterning)(有时称作多重图案化)。通过此种方法，单个掩模通常用于在基底上形成一系列平行的材料条带。不同的方法可被接着用于将每一平行的材料条带转变成多个平行的材料条带。各种方法通常使用一系列沉积步骤及蚀刻步骤来进行此种操作。

[0006] 在光学光刻的期间可能发生光学近接效应(optical proximity effect)。光学近接效应是特征的线宽(line width)随着其他附近特征的近接而出现的变化。

[0007] 在用于使用多重图案化工艺来制造集成电路的掩模中，扇出型图案将存储器阵列中的字线的阵列图案连接至搭接接垫(1anding pad)的接垫图案。阵列图案相对于字线具有均匀节距及临界尺寸偏差(即，节距内的线/空间比率)。扇出型图案相对于字线具有与上述均匀节距不同的节距，且扇出型图案较阵列图案具有更大的临界尺寸偏差。由于光学近接效应，扇出型图案中的节距的非均匀性及扇出型图案的更大的临界尺寸偏差可能导致字线出现可靠性问题，举例来说，在扇出型图案附近的字线会变窄或者关键尺寸缩小导致相邻的字线会发生短路。

[0008] 提供可将扇出型区域中的光学近接效应最小化以可靠地制造扇出型图案附近的字线的技术是被期望的。

发明内容

[0009] 本发明提供一种电路结构，所述电路结构包括：多条第一导电线(例如字线)，在第一方向上延伸；多条连接线，在第二方向上延伸以将对应的第一导电线连接至具有较大节距(pitch)的特征(例如接触搭接接垫)；以及多个连接结构，连接相应的第一导电线以使电流流动至相应的连接线。

[0010] 由于通过例如自对准双重图案化而形成或者出于对装置上的结构进行布局的目的，第一导电线可成对地进行配置。相似地，由于在相同的制造步骤中被作为第一导电线来制作，因此连接线可成对地进行配置。一对第一导电线在与第一方向正交的第二方向上具有第一节距。一对连接线各自具有第一连接线与第二连接线。一对连接线在第一方向上具有第二节距，且第二节距大于第一节距。

[0011] 连接结构中的每一者包括在第一方向上延伸的多个区段，多个区段中的区段在第二方向上相对于多个区段中的相邻区段具有过渡节距，过渡节距大于或等于第一节距且小于第二节距。

[0012] 多个区段中的区段可具有多个节距，其中多个节距中位于连接线的近端的两个区段之间的过渡节距可大于多个节距中位于第一导电线的近端的两个区段之间的过渡节距。多个节距中的节距可随着多个区段中的区段远离第一导电线的距离而增大。

[0013] 多个连接结构中的连接结构在第一方向上具有连接结构节距，且多个区段中的区段的长度延伸至超过连接结构节距的一半。多个连接结构中的相邻连接结构在第二方向上的偏移长度可为第一节距的两倍。多条第一导电线中的相邻第一导电线对可在多个连接结构中的相应相邻连接结构处终结。

[0014] 多个搭接接垫可连接至多条连接线中的相应的连接线。

[0015] 多个区段中的区段各自具有第一端及在第一方向上与第一端相对的第二端。多个区段可包括第一组多对区段及第二组多对区段，第一组多对区段各自在第一端处通过在第二方向上延伸的相应的第一区段进行连接，且第二组多对区段各自在第二端处通过在第二方向上延伸的相应的第二区段进行连接。第一组多对区段可在第二方向上与第二组多对区段互相交错。

[0016] 多个区段可包括至少一对区段，至少一对区段在第一端处通过第二方向上的第一区段进行连接且在第二端处通过在第二方向上延伸的第二区段进行连接。

[0017] 多个区段可包括第一组多对区段及第二组多对区段，第一组多对区段在第二端处对准且各自在第一端处通过在第二方向上延伸的相应的第一区段进行连接，第二组多对区段在第一端处对准且各自在第二端处通过在第二方向上延伸的相应的第二区段进行连接，在第二方向上延伸的第一区段与第二区段不在第一方向上对准。

[0018] 多个连接结构中的连接结构在第一方向上相对于多个连接结构中的相邻连接结构具有连接结构节距。第一组多对区段中的第一对区段的第一长度与第二组多对区段中在第二方向上和第一对区段对准的第二对区段的第二长度之和可延伸至超过连接结构节距的一半。

[0019] 电路结构可包括：多个存储单元区块，多个存储单元区块中的存储单元区块包括被配置成相应局部字线(10cal word line)的第一导电线；多个扇出型结构，多个扇出型结构中的扇出型结构包括相应的连接结构及相应的连接线；多个搭接接垫，多个搭接接垫中的搭接接垫连接至相应的连接线；以及多个全局字线(global word line)，多个全局字线中的全局字线连接至相应的搭接接垫。

[0020] 本发明亦提供于本文中所阐述的一种制造电路结构的方法。所述方法包括在基底上形成掩模以及使用掩模对基底执行自对准双重图案化工艺。

[0021] 上述的掩模包括多条第一掩模线。多条第一掩模线在第一方向上延伸，且第一掩模线在与第一方向正交的第二方向上具有掩模线节距。上述的掩模包括多个掩模区域。多个掩模区域通过掩模区域间隙分隔开，掩模区域间隙在第一方向上所具有的掩模区域间隙宽度大于掩模线节距。

[0022] 上述的掩模包括多条掩模连接线。多条掩模连接线在第二方向上延伸且具有大于掩模线节距且小于掩模线节距的两倍的掩模线宽，掩模连接线将相应的掩模区域连接至相应的第一掩模线。

[0023] 上述的掩模包括多个过渡结构。多个过渡结构设置于相应的一对掩模连接线之间，过渡结构各自包括在第一方向上延伸的多个掩模区段。多个掩模区段中的掩模区段可在第二方向上相对于多个掩模区段中的相邻掩模区段具有过渡节距，过渡节距大于或等于掩模线节距且小于掩模区域间隙宽度。

[0024] 多个掩模区段中的掩模区段可具有多个节距，其中多个节距中位于掩模区域的近端的两个区段之间的过渡节距大于多个节距中位于第一掩模线的近端的两个区段之间的过渡节距。多个节距中的节距可随着多个掩模区段中的掩模区段远离第一掩模线的距离而增大。

[0025] 多个掩模区域中的掩模区域具有平行于多个掩模区段中的掩模区段且位于掩模区段的近端的第一侧。多个掩模区段包括与掩模区域的第一侧相邻的掩模区段，相邻的掩模区段具有位于掩模区域的第一侧的远程的第一侧及位于掩模区域的第一侧的近端的第二侧。多个节距中处于掩模区域的第一侧与相邻的掩模区段的第一侧之间的节距大于掩模线节距且小于掩模线节距的两倍。

[0026] 多个过渡结构中的过渡结构在第一方向上相对于多个过渡结构中的相邻过渡结构具有过渡结构节距，且多个掩模区段中的掩模区段的长度可延伸至超过过渡结构节距的一半。多个过渡结构中的相邻过渡结构在第二方向上的偏移长度可为掩模线节距。多条第一掩模线中的相邻第一掩模线可在多个过渡结构中的相应相邻过渡结构处终结。

[0027] 多个掩模区段中的掩模区段各自具有第一端及在第一方向上与第一端相对的第二端。设置于一对掩模连接线之间的多个掩模区段可包括第一组掩模区段及第二组掩模区段，第一组掩模区段在第一端处连接至一对掩模连接线中的第一掩模连接线且在第二端处与一对掩模连接线中的第二掩模连接线分隔开，第二组掩模区段在第二端处连接至一对掩模连接线中的第二掩模连接线且在第一端处与一对掩模连接线中的第一掩模连接线分隔开，其中第一组掩模区段可在第二方向上与第二组掩模区段互相交错。

[0028] 设置于一对掩模连接线之间的多个掩模区段可包括至少一掩模区段，至少一掩模区段在第一端处与一对掩模连接线中的第一掩模连接线分隔开且在第二端处与一对中的第二掩模连接线分隔开。

[0029] 设置于一对掩模连接线之间的多个掩模区段可包括第一组掩模区段及第二组掩模区段，第一组掩模区段在第一端处连接至一对掩模连接线中的第一掩模连接线且在第二端处不对准，第二组掩模区段在第二端处连接至一对掩模连接线中的第二掩模连接线且在第一端处不对准，第一组掩模区段中的掩模区段在第二方向上与第二组掩模区段中的相应掩模区段对准。第一组掩模区段中的第一掩模区段的第一长度与第二组掩模区段中在第二方向上和第一掩模区段对准的第二掩模区段的第二长度之和可延伸至超过过渡结构节距的一半。

[0030] 上述的基底可包括导电材料层、位于导电材料层上的硬掩模材料层以及位于硬掩模材料层上的牺牲材料层。执行自对准双重图案化工艺可包括使用如本文中所述的掩模来蚀刻牺牲材料层以形成牺牲图案。可在硬掩模材料层上形成侧壁间隙壁。可移除牺牲图案且同时保留侧壁间隙壁。可使用侧壁间隙壁作为蚀刻掩模蚀刻硬掩模材料层以形成硬掩模。可使用硬掩模蚀刻导电材料层以形成导电线。

[0031] 通过阅读以下各附图、详细说明可看出本发明的其他方案及优点。

附图说明

[0032] 图1示出根据第一实施例的包括多条第一掩模线、多个掩模区域、多条掩模连接线及多个过渡结构的掩模。

[0033] 图2示出可使用如参照图1所述的掩模制造的示例性电路结构。

[0034] 图3示出根据第二实施例的包括多条第一掩模线、多个掩模区域、多条掩模连接线及多个过渡结构的掩模。

[0035] 图4示出可使用如参照图3所述的掩模制造的示例性电路结构。

[0036] 图5示出根据第二实施例的包括多条第一掩模线、多个掩模区域、多条掩模连接线及多个过渡结构的掩模。

[0037] 图6示出可使用如参照图5所述的掩模制造的示例性电路结构。

[0038] 图7示出根据第二实施例的包括多条第一掩模线、多个掩模区域、多条掩模连接线及多个过渡结构的掩模。

[0039] 图8示出可使用如参照图7所述的掩模制造的示例性电路结构。

[0040] 图9示出根据第三实施例的包括多条第一掩模线、多个掩模区域、多条掩模连接线及多个过渡结构的掩模。

[0041] 图10示出可使用如参照图9所述的掩模制造的示例性电路结构。

[0042] 图11A至图11G示出使用如参照图1所述的掩模来得到如参照图2所述的电路结构的自对准双重图案化工艺中的示例性制造步骤。

[0043] 图12是包括局部字线结构/全局字线结构的存储器阵列中的多个存储单元区块的示意图。

[0044] 【符号说明】

[0045] 100、300、500、700、900：掩模

[0046] 110L、1171：线宽

[0047] 110P、1163：掩模线节距

[0048] 110S、1172：空间宽度

[0049] 111、112、113、114、115：第一掩模线

[0050] 111a、112a、135a、141a：第一侧

[0051] 111b、112b、135b、141b：第二侧

[0052] 121、122、123：掩模连接线

[0053] 127、1161：掩模线宽

[0054] 131、132、133、134、135、331、332、333、334、335、531、532、731、732、733、933a、933b、934、935：区段

[0055] 131P、132P、133P、134P、135P、231P、233P、235P、239P：节距

[0056] 137、237：间隙宽度

[0057] 141、142、143：掩模区域

[0058] 149：过渡结构节距

[0059] 151、152：掩模区域间隙

[0060] 157：掩模区域间隙宽度

[0061] 159：长度

[0062] 160、161、162、360、361、362、560、561、562、760、761、762、960、961、962：过渡结构[0063] 200、400、600、800、1000、1200：电路结构

[0064] 212a、212b、213a、213b、214a、214b、215a、215b、216a、216b：导电线[0065] 219：第一节距

[0066] 221a、221b、222a、222b：连接线

[0067] 227：连接结构间隙宽度

[0068] 229：第二节距

[0069] 231a、231b、232a、232b、233a、233b、234a、234b、235a、235b、431a、431b、432a、432b、433a、433b、434a、434b、435a、435b、631a、631b、632a、632b、831a、831b、832a、832b、
833a、833b、1033a、1033b、1034a、1034b、1035a、1035b、1036a、1036b：区段[0070] 232d、234d、432d、433d、434d、435d、632d、832d、833d、1034d、1036d：第二区段[0071] 231c、233c、235c、431c、432c、433c、434c、435c、631c、632c、831c、832c、833c、
1033c、1035c：第一区段

[0072] 231d：第三区段

[0073] 232c：第四区段

[0074] 249：连接结构节距

[0075] 251a、251b、252a、252b：搭接接垫

[0076] 259、359：长度

[0077] 261、262、461、462、661、662、861、862、1061、1062：连接结构

[0078] 931a、931b、932a、932b：掩模区段

[0079] 1110：绝缘材料层

[0080] 1120：导电材料层

[0081] 1125：导电线

[0082] 1130：硬掩模材料层

[0083] 1135：硬掩模

[0084] 1140：牺牲材料层

[0085] 1145：牺牲线

[0086] 1150：掩模线

[0087] 1155：经修剪掩模线

[0088] 1160：侧壁间隙壁

[0089] 1162：掩模空间宽度

[0090] 1201、1202、1203：区块

[0091] 1210-1、1210-2、1210-3：X译码器电路

[0092] 1211-1、1211-2、1211-3：位准偏移器

[0093] 1212-1、1212-2、1212-3：扇出型结构

[0094] 1213-1、1213-2、1213-3：子阵列

[0095] 1214-1、1214-2、1214-3：局部字线

[0096] 1220：全局字线译码器

[0097] 1221：全局字线

[0098] A-A’：线

[0099] L1：第一长度

[0100] L2：第二长度

[0101] X、Y：方向

具体实施方式

[0102] 以下说明将通常参照具体结构实施例及方法。应理解，本文并非旨在将本技术限制为所具体揭露的实施例及方法，而是所述技术也可使用其他特征、元件、方法及实施例来实践。阐述较佳实施例是为示出本技术，而非限制本技术的范围，所述范围是由权利要求所界定。本领域技术人员将认识到以下说明存在各种等效变型。

[0103] 本文中所述的技术适用于包括双重图案化在内的多重图案化。本技术通过参照双重图案化作为实例以进行阐述。所述实例包括成对分组的第一导电线(例如成对分组的字线)。在除双重图案化以外的多重图案化中，字线无法成对分组。

[0104] 图1示出根据第一实施例的包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多条掩模连接线121、122、123及多个过渡结构160、161、162的掩模100。掩模可为界定图案以制作如本文中所述的电路结构的光刻掩模。所述图案包括不透光的第一掩模线、掩模区域、掩模连接线及过渡结构以及容许光照射过的开放区域。掩模可与自对准双重图案化工艺一起使用以制造如结合图2所述的多条第一导电线、多条连接线及多个连接结构。

[0105] 多条第一掩模线111、112、113、114、115在第一方向(Y方向)上延伸。第一掩模线各自具有第一侧111a、112a及与所述第一侧相对的第二侧111b、112b。第一掩模线在与第一方向正交的第二方向(X方向)上在相邻第一掩模线的第一侧111a、112a之间具有掩模线节距110P。举例而言，掩模线节距110P可为78纳米(nm)，掩模线节距110P包括第一掩模线的第一侧与第二侧之间的为48纳米的线宽110L及相邻掩模线之间的为30纳米的空间宽度110S。

[0106] 多个掩模区域中的相邻掩模区域(例如掩模区域141、142、143)通过掩模区域间隙151、152分隔开，所述掩模区域间隙151、152在第一方向上具有掩模区域间隙宽度157，掩模区域间隙宽度157大于掩模线节距110P。所述多个掩模区域中的掩模区域(例如掩模区域
141)具有第一侧141a及第二侧141b，第一侧141a平行于所述多个掩模区段131、132、133、
134、135中的掩模区段且位于所述掩模区段的近端，第二侧141b在第二方向上与所述第一侧相对且位于所述掩模区段的远程。所述多个掩模区域中的相邻掩模区域(例如掩模区域
141、142)可通过第一侧141a与第二侧141b之间的变化的距离而在第一方向上分隔开。掩模区域间隙宽度157可对应于上述变化的距离中的最小值。

[0107] 多个掩模连接线121、122、123在第二方向(X方向)上延伸而具有掩模线宽127，掩模线宽127大于掩模线节距110P且小于掩模线节距110P的两倍。举例而言，尽管掩模线节距110P可为约78纳米，然而掩模线宽127可具有为100纳米至150纳米的范围。掩模连接线(例如掩模连接线121、122)将相应掩模区域(例如掩模区域141、142)各自连接至相应第一掩模线(例如第一掩模线114、115)。

[0108] 在相应的一对掩模连接线(例如掩模连接线121、122)之间设置有多个过渡结构(例如过渡结构161)。过渡结构各自包括在第一方向(Y方向)上延伸的多个掩模区段131、132、133、134、135。所述多个掩模区段中的掩模区段在第二方向(X方向)上相对于所述多个掩模区段中的相邻掩模区段具有过渡节距(例如过渡节距131P、132P、133P、134P、135P)，所述过渡节距大于或等于掩模线节距110P且小于掩模区域间隙宽度157。掩模区段各自具有第一侧及与所述第一侧相对的第二侧。一对相邻掩模区段(例如掩模区段131、132)的第一侧之间可具有过渡节距(例如过渡节距131P)。

[0109] 多个掩模区段中的掩模区段可具有多个节距131P、132P、133P、134P、135P，其中所述多个节距中位于所述掩模区域的近端的两个区段之间的过渡节距可大于所述多个节距中位于第一掩模线的近端的两个区段之间的过渡节距。举例而言，位于掩模区域141、142的近端的两个区段134、135之间的过渡节距134P可为90纳米，此大于位于第一掩模线114的近端的两个区段131、132之间的为78纳米的过渡节距131P。相应的相邻一对掩模区段(例如区段131与区段132、区段132与区段133、区段133与区段134)的第一侧之间可具有所述多个节距(例如，节距131P、节距132P、节距133P)中的节距。

[0110] 多个节距131P、132P、133P、134P、135P中的节距可在第二方向(X方向)上随着所述多个掩模区段中的掩模区段远离第一掩模线的距离而增大。举例而言，所述多个节距131P、132P、133P、134P、135P中的节距可随着掩模区段131、132、133、134、135远离第一掩模线的距离而增大，节距131P为78纳米，节距132P、节距133P、节距134P、节距135P自78纳米分别增大至84纳米、84纳米、90纳米及100纳米。

[0111] 多个掩模区域中的掩模区域(例如掩模区域141)具有第一侧(例如第一侧141a)及第二侧141b，第一侧平行于所述多个掩模区段131、132、133、134、135中的掩模区段且位于所述掩模区段的近端，第二侧141b在第二方向上与所述第一侧相对且位于所述掩模区段的远程。多个掩模区段包括与掩模区域的第一侧141a相邻的掩模区段135。相邻掩模区段135具有第一侧135a及第二侧135b，第一侧135a位于掩模区域141的第一侧141a的远程，第二侧135b位于掩模区域141的第一侧141a的近端。多个节距中位于掩模区域141的第一侧141a与相邻掩模区段135的第一侧135a之间的节距135P大于掩模线节距110P且小于掩模线节距
110P的两倍。节距135P可大于所述多个节距中的其他节距。举例而言，节距135P可为120纳米，而其他节距介于78纳米与90纳米之间。

[0112] 多个过渡结构中的过渡结构(例如过渡结构161)在第一方向上相对于所述多个过渡结构中的相邻过渡结构具有过渡结构节距149。多个掩模区段131、132、133、134、135中的掩模区段具有长度159，长度159在第一方向(Y方向)上延伸至超过过渡结构节距的一半。本文中所使用的超过过渡结构节距的一半是指大于过渡结构节距的50％。举例而言，对于为800纳米的过渡结构节距，超过过渡结构节距的一半是指大于400纳米。

[0113] 多个过渡结构中的相邻过渡结构(例如过渡结构160、161)在第二方向(X方向)上的偏移距离可为掩模线节距110P。多个第一掩模线中的相邻第一掩模线(例如第一掩模线114、115)可在所述多个过渡结构中的相应相邻过渡结构(例如过渡结构160、161)处终结。

[0114] 多个掩模区段131、132、133、134、135中的掩模区段各自具有第一端(左端)及在第一方向(Y方向)上与所述第一端相对的第二端(右端)。设置于一对掩模连接线(例如掩模连接线121、122)之间的所述多个掩模区段包括第一组掩模区段(例如掩模区段132、134)及第二组掩模区段(例如掩模区段131、133、135)，所述第一组掩模区段在第一端处连接至所述一对掩模连接线中的第一掩模连接线121且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开且具有间隙宽度137，所述第二组掩模区段在第二端处连接至所述一对掩模连接线中的第二掩模连接线122且在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且具有间隙宽度137。第一组掩模区段中的掩模区段(例如掩模区段132、134)可在第二方向上与第二组掩模区段中的掩模区段(例如掩模区段131、133、135)互相交错。

[0115] 间隙宽度137与掩模线宽127之和可大于掩模线节距110P且小于掩模线节距110P的四倍。举例而言，间隙宽度137可具有为约30纳米至100纳米的范围，且掩模线宽127可具有为约100纳米至150纳米的范围，且掩模线节距110P可为78纳米。在此实例中，间隙宽度137与掩模线宽127之和可具有为约130纳米至250纳米的范围，此大于为78纳米的掩模线节距110P且小于掩模线节距110P的四倍。

[0116] 图2示出可使用如参照图1所述的掩模制造的示例性电路结构。电路结构200包括在第一方向(Y方向)上延伸的多条第一导电线(第一导电线215a与第一导电线215b、第一导电线214a与第一导电线214b、第一导电线213a与第一导电线213b、第一导电线212a与第一导电线212b)。由于例如通过自对准双重图案化而形成，因此第一导电线可成对地进行配置。一对第一导电线具有导电线215a、导电线215b)。所述一对第一导电线在与第一方向正交的第二方向(X方向)上具有第一节距219。第一节距219可与所述多个第一导电线中的相邻导电线有关。具体而言，一对导电线(例如导电线214a、214b)之间可具有第一节距219。第一节距219将参照图11G以进一步阐述第一节距219。

[0117] 电路结构200包括在第二方向(X方向)上延伸的多个连接线(连接线221a与连接线221b、连接线222a与连接线222b)。由于例如通过自对准双重图案化而形成，因此连接线可成对地进行配置。一对连接线具有第一连接线与第二连接线(例如连接线221a、连接线
221b)。连接线在第一方向(Y方向)上在一对连接线中的第一连接线与第二连接线之间具有第二节距229，第二节距229大于第一节距219。一对连接线中的第一连接线与第二连接线(例如连接线221a、连接线221b)若相对于第一导电线不设置成直角或者不是直的，则可在第一方向上在连接结构(例如连接结构261)与一对搭接接垫(例如搭接接垫251a、搭接接垫
251b)之间分隔开变化的距离。第二节距229可对应于所述变化的距离中的最小值，且可被称作最小节距。

[0118] 电路结构200包括多个连接结构261、262，所述多个连接结构连接相应的一对第一导电线(第一导电线215a与第一导电线215b、第一导电线216a与第一导电线216b)以使电流流动至相应的一对连接线(连接线221a与连接线221b、连接线222a与连接线222b)。多个连接结构中的连接结构(例如连接结构261、262)通过连接结构间隙宽度227分隔开。连接结构各自包括在第一方向上延伸的多个区段(区段231a、231b、232a、232b、233a、233b、234a、234b、235a、235b)。多个区段中的区段在第二方向上相对于所述多个区段中的相邻区段具有过渡节距(例如过渡节距239P)，所述过渡节距大于或等于第一节距219且小于第二节距
229。

[0119] 多个区段中的区段具有多个节距(例如节距231P、239P)，其中所述多个节距中位于连接线(例如连接线221a、221b)的近端的两个区段(例如区段235a、235b)之间的过渡节距(例如过渡节距239P)大于所述多个节距中位于第一导电线(例如第一导电线215a、215b)的近端的两个区段(例如区段231a、231b)之间的过渡节距(例如过渡节距231P)。多个节距中的节距可在第二方向(X方向)上随着所述多个区段中的区段远离第一导电线的距离而增大。

[0120] 多个连接结构(例如连接结构261)中的连接结构在第一方向(Y方向)上相对于相邻连接结构(例如连接结构261、262)具有连接结构节距249，且所述多个区段中的区段具有长度259，长度259在第一方向上延伸至超过连接结构节距的一半。本文中所使用的超过连接结构节距的一半是指大于连接结构节距的50％。举例而言，对于为800纳米的连接结构节距，超过连接结构节距的一半是指大于400纳米。

[0121] 多个连接结构中的相邻连接结构(例如连接结构261、262)在第二方向上的偏移距离可为第一节距219的两倍。多条第一导电线中的相邻一对第一导电线(例如第一导电线216a与第一导电线216b、第一导电线215a与第一导电线215b)可在所述多个连接结构中的相应相邻连接结构(例如连接结构262、连接结构261)处终结。多条第一导电线中的更多相邻第一导电线对(例如，第一导电线214a与第一导电线214b、第一导电线213a与第一导电线
213b、第一导电线212a与第一导电线212b)可在所述多个连接结构中的更多相应相邻连接结构(未示出)处终结。

[0122] 多个搭接接垫(例如搭接接垫251a与搭接接垫251b、搭接接垫252a与搭接接垫252b)可连接至所述多条连接线中的相应连接线(连接线221a与连接线221b、连接线222a与连接线222b)。举例而言，多个搭接接垫中的一对搭接接垫(例如，连接线251a与连接线
251b)可连接至多条连接线中的相应一对连接线(连接线221a与连接线221b)。

[0123] 多个区段中的区段各自具有第一端(左端)及在第一方向上与所述第一端相对的第二端(右端)。多个区段可包括第一组多对区段(例如，区段231a与区段231b、区段233a与区段233b、区段235a与区段235b)及第二组多对区段(区段232a与区段232b、区段234a与区段234b)，所述第一组多对区段各自在第一端处通过在第二方向上延伸的相应第一区段(例如第一区段231c、第一区段233c、第一区段235c)进行连接，所述第二组多对区段各自在第二端处通过在第二方向上延伸的相应第二区段(例如，第二区段232d、第二区段234d)进行连接。第一组多对区段可在第二方向上与第二组多对区段互相交错。

[0124] 第一组多对区段中的一对区段各自具有第一区段及在第二方向上与所述第一区段相对的第二区段。第一组多对区段中的第一对区段(区段231a与区段231b)中的第二区段231b在第二端处在第二方向上通过第三区段231d连接至第一组多对区段中与所述第一对区段相邻的第二对区段(区段233a与区段233b)中的第一区段233a。

[0125] 第二组多对区段中的一对区段各自具有第一区段及在第二方向上与所述第一区段相对的第二区段。第二组多对区段中的第一对区段(区段232a与区段232b)中的第二区段232b在第一端处通过第二方向上的第四区段232c连接至第二组多对区段中与所述第一对区段相邻的第二对区段(区段234a与区段234b)中的第一区段234a。

[0126] 第一组多对区段中的区段的第一端可在第一方向上与第二组多对区段中的区段的第一端间隔开间隙宽度237。相似地，第一组多对区段中的区段的第二端可在第一方向上与第二组多对区段中的区段的第二端间隔开间隙宽度237。间隙宽度237与连接结构间隙宽度227之和可大于第一节距219且小于第一节距219的八倍。

[0127] 图3示出根据第二实施例的包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多条掩模连接线121、122、123及多个过渡结构360、361、362的掩模300。关于图1中所示相同元件的说明适用于图3中所示相同元件且此处不再予以赘述。上述的相同元件包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多个掩模连接线121、122、123及过渡结构中的多个掩模区段中的掩模区段在第二方向(X方向)上的多个节距131P、132P、133P、134P、135P。图1中所示的掩模与图3中所示的掩模之间的差异是过渡结构中的掩模区段的排列方式。

[0128] 相应的一对掩模连接线(例如掩模连接线121、122)之间设置有多个过渡结构(例如过渡结构360、361、362)。过渡结构各自包括在第一方向(Y方向)上延伸的多个掩模区段331、332、333、334、335。

[0129] 多个过渡结构中的过渡结构(例如过渡结构361)在第一方向上相对于所述多个过渡结构中的相邻过渡结构具有过渡结构节距149。多个掩模区段331、332、333、334、335中的掩模区段具有长度359，长度359在第一方向(Y方向)上延伸至超过过渡结构节距的一半。本文中所使用的超过过渡结构节距的一半是指大于过渡结构节距的50％。举例而言，对于为800纳米的过渡结构节距，超过过渡结构节距的一半是指大于400纳米。

[0130] 多个掩模区段331、332、333、334、335中的掩模区段各自具有第一端(左端)及在第一方向(Y方向)上与所述第一端相对的第二端(右端)。设置于一对掩模连接线(掩模连接线121、122)之间的所述多个掩模区段包括至少一掩模区段(例如掩模区段335)，至少一掩模区段在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开。

[0131] 如图3的实例所示，设置于一对掩模连接线121、122之间的所述多个掩模区段包括四个掩模区段(例如掩模区段332、333、334、335)，其在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开。相比之下，如图5及图7的实例中所示，设置于一对掩模连接线(掩模连接线121、
122)之间的所述多个掩模区段可包括不同数目的掩模区段，其在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开。

[0132] 图4示出可使用如参照图3所述的掩模制造的示例性电路结构400。关于图2中所示相同元件的说明适用于图4中所示相同元件且此处不再予以赘述。上述的相同元件包括多条第一导电线(例如第一导电线215a、215b、216a、216b)、多条连接线(例如连接线221a、221b、222a、222b)、多个连接结构中的多个区段中的区段的多个节距中的过渡节距(例如节距231P、239P)及多个搭接接垫(搭接接垫251a、251b、252a、252b)。图2中所示的电路结构与图4中所示的电路结构之间的差异是连接结构中的区段的排列方式。

[0133] 电路结构400包括多个连接结构461、462，所述多个连接结构连接相应的一对第一导电线(第一导电线215a与第一导电线215b、第一导电线216a与第一导电线216b)以使电流流动至相应的一对连接线(连接线221a与连接线221b、连接线222a与连接线222b)。连接结构各自包括在第一方向上延伸的多个区段(区段431a、431b、432a、432b、433a、433b、434a、434b、435a、435b)。多个区段中的区段在第二方向上相对于所述多个区段中的相邻区段具有过渡节距(例如过渡节距239P)，所述过渡节距大于或等于第一节距219且小于第二节距
229。

[0134] 多个区段中的区段各自具有第一端及在第一方向上与所述第一端相对的第二端。多个区段中的区段431a、431b在第一端处通过第二方向上的第一区段431c进行连接。此外，多个区段包括至少一对区段，其在第一端处通过第二方向上的第一区段进行连接且在第二端处通过在第二方向上延伸的第二区段进行连接。举例而言，一对区段中的区段435a与区段435b在第一端处通过第二方向上的第一区段435c进行连接，且在第二端处通过第二方向上的第二区段435d进行连接。举例而言，一对区段434a与434b、一对区段433a与433b及一对区段432a与432b在第一端处分别通过第二方向上的第一区段434c、433c、432c进行连接，且在第二端处分别通过第二方向上的第二区段434d、433d、432d进行连接。

[0135] 图5示出根据第二实施例的包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多条掩模连接线121、122、123及多个过渡结构560、561、562的掩模500。关于图3中所示相同元件的说明适用于图5中所示相同元件且此处不再予以赘述。上述的相同元件包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多条掩模连接线121、122、123及过渡结构中的多个掩模区段中的掩模区段在第二方向(X方向)上的多个节距131P、132P。

[0136] 相应的一对掩模连接线(例如连接线121、122)之间设置有多个过渡结构(例如过渡结构560、561、562)。过渡结构各自包括在第一方向(Y方向)上延伸的多个掩模区段(掩模区段531、532)。

[0137] 图3所示的实例与图5所示的实例之间的差异是设置于一对掩模连接线121、122之间、在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开的掩模区段的数目。

[0138] 如图5所示实例中所示，设置于一对掩模连接线121、122之间的所述多个掩模区段包括一个掩模区段(例如掩模区段532)，其在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开。相比之下，如图3的实例中所示，设置于一对掩模连接线121、122之间的所述多个掩模区段包括四个掩模区段(例如掩模区段332、333、334、335)在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线
122分隔开。

[0139] 图6示出可使用如参照图5所述的掩模制造的示例性电路结构600。关于图4中所示相同元件的说明适用于图6中所示相同元件且此处不再予以赘述。图4中所示示例性电路结构与图6中所示示例性电路结构之间的差异是连接结构中的虚设区段(dummy structure)的数目。本文中所使用的连接结构中的虚设结构包括在第一方向上延伸的一对区段，所述一对区段在第一端处通过第二方向上的第一区段进行连接且在第二端处通过在第二方向上延伸的第二区段进行连接。

[0140] 电路结构600包括多个连接结构661、662，所述多个连接结构连接相应的一对第一导电线(第一导电线215a与第一导电线215b、第一导电线216a与第一导电线216b)以使电流流动至相应的一对连接线(连接线221a与连接线221b、连接线222a与连接线222b)。连接结构各自包括在第一方向上延伸的多个区段(区段631a、631b、632a、632b)。多个区段中的区段在第二方向上相对于所述多个区段中的相邻区段具有过渡节距(例如过渡节距233P)，所述过渡节距大于或等于第一节距219且小于第二节距229。

[0141] 多个区段中的区段各自具有第一端及在第一方向上与所述第一端相对的第二端。如图6的实例中所示，连接结构(例如连接结构661)中的所述多个区段包括区段631a、631b以及一对区段632a、632b。区段631a、631b在第一端处通过第二方向上的第一区段631c进行连接。一对区段632a、632b在第一端处通过第二方向上的第一区段632c进行连接且在第二端处通过在第二方向上延伸的第二区段632d进行连接。换言之，图6的实例示出连接结构(例如连接结构661)中的一个虚设结构。相比之下，图4的实例示出连接结构(例如连接结构
461)中的四个虚设结构。图4及图6二者示出连接结构中的多个区段可包括至少一对区段，其在第一端处通过第二方向上的第一区段进行连接且在第二端处通过在第二方向上延伸的第二区段进行连接。

[0142] 图7示出根据第二实施例的包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143多条掩模连接线121、122、123及多个过渡结构760、761、762的掩模700。关于图3中所示相同元件的说明适用于图7中所示相同元件且此处不再予以赘述。上述的相同元件包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多个掩模连接线121、122、123及过渡结构中的多个掩模区段中的掩模区段在第二方向(X方向)上的多个节距131P、132P、133P。

[0143] 相应的一对掩模连接线(例如掩模连接线121、122)之间设置有多个过渡结构(例如过渡结构760、761、762)。过渡结构各自包括在第一方向(Y方向)上延伸的多个掩模区段731、732、733。

[0144] 图3所示实例与图7所示实例之间的差异是设置于一对掩模连接线121、122之间、在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开的掩模区段的数目。

[0145] 如图7所示实例中所示，设置于一对掩模连接线121、122之间的所述多个掩模区段包括两个掩模区段(例如掩模区段732、733)，其在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开。相比之下，如图3的实例中所示，设置于一对掩模连接线121、122之间的所述多个掩模区段包括四个掩模区段(例如掩模区段332、333、334、335)，其在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开。

[0146] 图3、图5及图7示出设置于一对掩模连接线121、122之间的所述多个掩模区段包括至少一掩模区段，其在第一端处与所述一对掩模连接线中的第一掩模连接线121分隔开且在第二端处与所述一对掩模连接线中的第二掩模连接线122分隔开。

[0147] 图8示出可使用如参照图7所述的掩模制造的示例性电路结构800。关于图4中所示相同元件的说明适用于图8中所示相同元件且此处不再予以赘述。图4中所示示例性电路结构与图8中所示示例性电路结构之间的差异是连接结构中的虚设结构的数目。本文中所使用的连接结构中的虚设结构包括在第一方向上延伸的一对区段，所述一对区段在第一端处通过第二方向上的第一区段进行连接且在第二端处通过在第二方向上延伸的第二区段进行连接。

[0148] 电路结构800包括多个连接结构861、862，所述多个连接结构连接相应的一对第一导电线(第一导电线215a与第一导电线215b、第一导电线216a与第一导电线216b)以使电流流动至相应的一对连接线(连接线221a与连接线221b、连接线222a与连接线222b)。连接结构各自包括在第一方向上延伸的多个区段(区段831a、831b、832a、832b、833a、833b)。多个区段中的区段在第二方向上相对于所述多个区段中的相邻区段具有过渡节距(例如过渡节距235P)，所述过渡节距大于或等于第一节距219且小于第二节距229。

[0149] 多个区段中的区段各自具有第一端及在第一方向上与所述第一端相对的第二端。多个区段中的区段831a、831b在第一端处通过第二方向上的第一区段831c进行连接。此外，如图8的实例中所示，连接结构(例如连接结构861)中的所述多个区段包括第一对区段832a与832b及第二对区段833a与833b，第一对区段832a与832b在第一端处通过第二方向上的第一区段832c进行连接且在第二端处通过在第二方向上延伸的第二区段832d进行连接，第二对区段833a与833b在第一端处通过第二方向上的第一区段833c进行连接且在第二端处通过在第二方向上延伸的第二区段833d进行连接。换言之，图8的实例示出连接结构(例如连接结构861)中的两个虚设结构。相比之下，图4的实例示出连接结构(例如连接结构461)中的四个虚设结构。图4及图8二者示出连接结构中的多个区段可包括至少一对区段，其在第一端处通过第二方向上的第一区段进行连接且在第二端处通过在第二方向上延伸的第二区段进行连接。

[0150] 图9示出根据第三实施例的包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多条掩模连接线121、122、123及多个过渡结构960、961、962的掩模900。关于图1中所示相同元件的说明适用于图9中所示相同元件且此处不再予以赘述。上述的相同元件包括多条第一掩模线111、112、113、114、115、多个掩模区域141、142、143、多个掩模连接线121、122、123及过渡结构中的多个掩模区段中的掩模区段的多个节距131P、132P、
133P、134P、135P。

[0151] 相应的一对掩模连接线(例如掩模连接线121、122、123)之间设置有多个过渡结构(例如过渡结构960、961、962)。过渡结构各自包括在第一方向(Y方向)上延伸的多个掩模区段(掩模区段931a、931b、932a、932b、933a、933b、934、935)。如参照图1所述，所述多个掩模区段中的掩模区段在第二方向(X方向)上具有过渡节距(例如过渡节距131P、132P、133P、134P、135P)。

[0152] 多个掩模区段中的掩模区段各自具有第一端(左端)及在第一方向(Y方向)上与所述第一端相对的第二端(右端)。设置于一对掩模连接线(例如掩模连接线121、122)之间的所述多个掩模区段包括第一组掩模区段931a、932a、933a及第二组掩模区段931b、932b、933b，所述第一组掩模区段在第一端处连接至所述一对掩模连接线中的第一掩模连接线
121且在第二端处不对准，所述第二组掩模区段在第二端处连接至所述一对掩模连接线中的第二掩模连接线122且在第一端处不对准。第一组掩模区段931a、932a、933a中的掩模区段在第二方向(X方向)上与第二组掩模区段931b、932b、933b中的相应掩模区段对准。

[0153] 多个过渡结构中的过渡结构(例如过渡结构961)在第一方向(Y方向)上相对于所述多个过渡结构中的相邻过渡结构具有过渡结构节距149。第一组掩模区段中的第一掩模区段(例如掩模区段931a)的第一长度与第二组掩模区段中在第二方向上和所述第一掩模区段对准的第二掩模区段(例如掩模区段931b)的第二长度之和可在第一方向(Y方向)上延伸至超过过渡结构节距149的一半。本文中所使用的超过过渡结构节距的一半是指大于过渡结构节距的50％。举例而言，对于为800纳米的过渡结构节距，超过过渡结构节距的一半是指大于400纳米。

[0154] 第一组掩模区段中的第一掩模区段(例如掩模区段932a)与第二组掩模区段中在第二方向上和所述第一掩模区段对准的第二掩模区段(例如掩模区段932b)彼此分隔开间隙宽度137。在一个实施例中，间隙宽度137与掩模线宽127之和可大于掩模线节距110P且小于掩模线节距110P的四倍。举例而言，间隙宽度137可具有为约30纳米至100纳米的范围，掩模线宽127可具有为约100纳米至150纳米的范围，且掩模线节距110P可为78纳米。在此实例中，间隙宽度137与掩模线宽127之和可具有为约130纳米至250纳米的范围，此大于为78纳米的掩模线节距110P且小于掩模线节距110P的四倍。

[0155] 图10示出可使用如参照图9所述的掩模制造的示例性电路结构1000。关于图2中所示相同元件的说明适用于图10中所示相同元件且此处不再予以赘述。所述相同元件包括多条第一导电线(例如第一导电线213a、213b、214a、214b、215a、215b、216a、216b)、多条连接线(例如连接线221a、221b、222a、222b)、多个连接结构中的多个区段中的区段的多个节距中的过渡节距(例如过渡节距231P、239P)及多个搭接接垫(搭接接垫251a、251b、252a、252b)。图2中所示电路结构与图10中所示电路结构之间的差异是连接结构中的区段的排列方式。

[0156] 电路结构1000包括多个连接结构1061、1062，所述多个连接结构连接相应的一对第一导电线(第一导电线215a与第一导电线215b、第一导电线216a与第一导电线216b)以使电流流动至相应的一对连接线(连接线221a与连接线221b、连接线222a与连接线222b)。连接结构各自包括在第一方向上延伸的多个区段(区段1033a、1033b、1034a、1034b、1035a、1035b、1036a、1036b)。多个区段中的区段在第二方向上相对于所述多个区段中的相邻区段具有过渡节距(例如过渡节距239P)，所述过渡节距大于或等于第一节距219且小于第二节距229。

[0157] 多个区段中的区段各自具有第一端(左端)及在第一方向上与所述第一端相对的第二端(右端)。如图10的实例中所示，多个区段包括第一组多对区段(例如区段1033a与1033b、区段1035a与1035b)，所述第一组多对区段在第二端处对准且各自在第一端处通过在第二方向上延伸的相应第一区段(例如第一区段1033c、1035c)进行连接。多个区段包括第二组多对区段(例如区段1034a与1034b、区段1036a与1036b)，所述第二组多对区段在第一端处对准且各自在第二端处通过在第二方向上延伸的相应第二区段(例如第二区段
1034d、1036d)进行连接。在第二方向上延伸的第一区段与第二区段(例如第一区段1033c、第二区段1034d、第一区段1035c、第二区段1036d)在第一方向上不对准。

[0158] 多个过渡结构中的连接结构在第一方向上相对于所述多个连接结构中的相邻连接结构(例如连接结构1061、1062)具有连接结构节距249。第一组多对区段对的第一区段对(例如区段1033a、1033b)的第一长度L1与第二组区段对中在第二方向上和所述第一区段对对准的第二区段对(例如区段1034a、1034b)的第二长度L2之和可延伸至超过连接结构节距249的一半。

[0159] 图11A至图11G示出使用如参照图1所述的掩模来得到如参照图2所述的电路结构的自对准双重图案化工艺中的示例性制造步骤。图11A示出穿过如图1中所示掩模100中的过渡结构161中的多个第一掩模线111、112、113、114及多个掩模区段131、132、133、134、135在第二方向上以线A-A’截取的基底的横截面。所述制造步骤适用于使用如参照图3、图5、图7、图9所述的掩模来得到如分别参照图2、图4、图6、图8、图10所述的电路结构的自对准双重图案化工艺。

[0160] 尽管基底可为诸多适合的材料组合，然而在此实例中所述基底可具有自上往下包括以下层的材料层：包括非晶碳的牺牲材料层1140(例如高级图案化膜(Advanced Patterning Film，APF))、例如TiN等硬掩模材料层1130及例如多晶硅等导电材料层1120以及例如SiO2等绝缘材料层1110。掩模线1150形成于基底上，且掩模线1150代表如参照图1所述的多条第一掩模线以及过渡结构中的多个掩模区段。

[0161] 图11B示出对掩模线1150进行修饰以得到在两条相邻经修饰掩模线之间具有为1∶3的掩模线宽1161对掩模空间宽度1162比率的经修饰掩模线1155的结果。掩模线节距1163可包括掩模线宽1161及掩模空间宽度1162。

[0162] 图11C示出使用如本文中所述的掩模(例如掩模100(图1))(包括经修饰掩模线1155)蚀刻牺牲材料层1140、在硬掩模材料层1130处终止且接着移除所述掩模的结果。所述蚀刻步骤得到包括牺牲线1145的牺牲图案。

[0163] 图11D示出在硬掩模材料层1130上的包括牺牲线1145的牺牲图案上形成侧壁间隙壁1160的结果。此步骤可包括使用例如化学气相沉积(chemical vapor deposition)等方法在包括牺牲线1145的被局部制造出的电路结构上沉积例如低温氧化物等间隙壁材料层。可接着蚀刻间隙壁材料层以在牺牲线1145上形成侧壁间隙壁1160。

[0164] 图11E示出在牺牲线1145上形成侧壁间隙壁1160之后移除包括牺牲线1145的牺牲图案的结果。在移除牺牲图案之后，侧壁间隙壁1160保留于硬掩模材料层1130上。

[0165] 图11F示出使用侧壁间隙壁1160作为蚀刻掩模蚀刻硬掩模材料层1130以形成硬掩模1135的结果。在所述工艺期间移除侧壁间隙壁1160以形成硬掩模1135。

[0166] 图11G示出使用硬掩模1135蚀刻导电材料层1120以形成导电线1125的结果，导电线1125例如是如参照图2所述的所述多条第一导电线以及所述连接结构中的多个区段。如参照图2所述的第一节距219可包括导电线1125的线宽1171及两个相邻导电线之间的空间宽度1172。

[0167] 图12是包括局部字线结构结构/全局字线结构的存储器阵列中的多个存储单元区块的示意图。于2016年5月3日发布的由林(Lin)等人撰写且标题为阵列扇出型传输晶体管结构(Array Fanout Pass Transistor Structure)的美国专利第US 9,330,764B2号中阐述了局部字线结构/全局字线结构的一个实例，此申请案如在本文中完全阐述一般并入本案供参考。

[0168] 如图12的实例中所示，电路结构1200包括多个存储单元区块1201、1202、1203，所述多个区块中的区块包括被配置成相应局部字线1214-1、1214-2、1214-3的第一导电线(例如第一导电线215a、215b(图2))。电路结构1200包括多个扇出型结构(例如扇出型结构1212-1、1212-2、1212-3)，所述多个扇出型结构中的扇出型结构包括相应连接结构(例如连接结构261(图2))及相应连接线(例如连接线221a、221b(图2))。电路结构1200包括多个搭接接垫(例如搭接接垫251a、251b(图2))，所述多个搭接接垫中的搭接接垫连接至相应连接线(例如连接线221a、221b(图2))。电路结构1200包括多条全局字线1221，所述多个全局字线中的全局字线连接至相应搭接接垫。

[0169] 区块1201包括X译码器(X-Decoder)电路1210-1、位准偏移器1211-1、包括传输晶体管的局部字线扇出型结构1212-1及穿过存储单元的子阵列1213-1而延伸的一组局部字线1214-1。区块1202包括X译码器电路1210-2、位准偏移器1211-2、包括传输晶体管的局部字线扇出型结构1212-2及穿过子阵列1213-2而延伸的一组局部字线1214-2。区块1203包括X译码器电路1210-3、位准偏移器1211-3、包括传输晶体管的局部字线扇出型结构1212-3及穿过子阵列1213-3而延伸的一组局部字线1214-3。

[0170] 在阵列中的所述区块中的所有区块或一些区块中，全局字线译码器1220为穿过所述阵列而延伸至局部字线扇出型结构1212-1、1212-2、1212-3的一组全局字线1221产生字线电压。X译码器电路(例如，X译码器电路1210-3)自集成电路上的区块译码器接收区块选择信号(X-SEL)，且进行控制而能够使全局字线连接至所选择区块。位准偏移器(例如位准偏移器1211-3)用于为扇出型结构中的传输晶体管产生控制信号，进而使得传输晶体管上的闸极电压相对于供应于全局字线上以接通所选择区块中的所述传输晶体管的字线电压而言为足够高。

[0171] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

标题	发布/更新时间	阅读量
节距摆动机构-专利编号CN102699243B	2020-05-13	592
变节距输送链条-专利编号CN101585229B	2020-05-12	547
变节距销排-专利编号CN102644463A	2020-05-12	730
变节距销排-专利编号CN102644463B	2020-05-11	269
节距摆动机构-专利编号CN102699243A	2020-05-13	780
变节距输送链条-专利编号CN101585229A	2020-05-12	515
节距缩小-专利编号CN101496141A	2020-05-11	656
多节距球栅阵列-专利编号CN110970386A	2020-05-13	96
变节距机构-专利编号CN106956012A	2020-05-11	355
变节距机构-专利编号CN106956012B	2020-05-11	789

电路结构及其制作方法

电路结构及其制作方法

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式