半导体表面结构侧壁表征方法专利检索-侧壁汽车轮胎车轮和轮胎专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

半导体表面结构侧壁表征方法

阅读：1064发布：2021-01-22

IPRDB可以提供半导体表面结构侧壁表征方法专利检索，专利查询，专利分析的服务。并且本发明涉及半导体制造领域，公开了一种半导体表面结构侧壁倾角表征方法，通过测量和提取半导体表面结构图形化区域顶部线宽、底部线宽及半导体表面结构介质层厚度，实现对其侧壁倾角的表征。本方法中所需的各种测量均为自上而下俯视进行的线宽测量，且所述半导体表面结构介质层厚度经由设计参数直接提取、或通过膜厚仪等测量设备以非接触性的光学测量方法测得，在表征过程中无需对待测晶圆进行切片，不进行断面扫描，根据上述各测量数据直接计算得到半导体表面结构侧壁表征结果，能够直观反映各种特征尺寸、各种深宽比范围的半导体表面图形化结构侧壁准直性。，下面是半导体表面结构侧壁表征方法专利的具体信息内容。

权利要求

1.一种半导体表面结构侧壁表征方法，其特征在于，包括以下步骤：提供一半导体表面结构，并定义图形化区域；

测量所述图形化区域顶部线宽CD1、底部线宽CD2；

提取所述半导体表面结构介质层厚度D；

根据所述顶部线宽CD1、底部线宽CD2以及半导体表面结构介质层厚度D计算所述半导体表面结构侧壁倾角，实现半导体表面结构侧壁表征。

2.根据权利要求1所述的半导体表面结构侧壁表征方法，其特征在于，所述测量图形化区域顶部线宽CD1、底部线宽CD2的步骤进一步包括：根据图形化区域特征尺寸W在距离图形化区域边缘W/2处标记平行于图形化区域边缘的基准线；

分别测量所述图形化区域顶部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW1、CDW1′及底部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW2、CDW2′；

此时，根据所述图形化区域顶部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW1、CDW1′、底部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW2、CDW2′以及半导体表面结构介质层厚度D分别计算所述半导体表面结构第一侧壁倾角α1、α2，实现半导体表面结构第一侧壁和第二侧壁表征。

3.根据权利要求1或2所述的半导体表面结构侧壁表征方法，其特征在于，所述半导体表面结构为外延或沉积或溅射生长的介质层结构，或刻蚀形成的沟槽结构。

4.根据权利要求3所述的半导体表面结构侧壁表征方法，其特征在于，所述图形化区域为半导体表面凸起的岛状结构，或凹陷的沟槽结构。

5.根据权利要求1或2所述的半导体表面结构侧壁表征方法，其特征在于，所述线宽的测量采用光学显微镜或线宽扫描电子显微镜或光学线宽测量仪实现。

6.根据权利要求5所述的半导体表面结构侧壁表征方法，其特征在于，所述线宽的测量采用线宽扫描电子显微镜用阈值测量法或线性测量法实现。

7.根据权利要求1或2所述的半导体表面结构侧壁表征方法，其特征在于，所述半导体表面结构介质层厚度为介质层外延或沉积或溅射的设计尺寸，或沟槽的预设刻蚀深度。

8.根据权利要求1或2所述的半导体表面结构侧壁表征方法，其特征在于，所述半导体表面结构介质层厚度通过膜厚仪测量得到。

9.根据权利要求1或2所述的半导体表面结构侧壁表征方法，其特征在于，所述图形化区域线宽测量范围大于所述图形化区域特征尺寸W。

说明书全文

半导体表面结构侧壁表征方法

技术领域

[0001] 本发明涉及半导体制造领域，特别涉及半导体表面结构侧壁表征技术。

背景技术

[0002] 随着半导体集成电路技术的不断发展，器件集成度不断提高，半导体器件特征尺寸不断缩小。与此同时，器件尺寸的缩小对半导体器件及电路性能提出了更高的要求，尤为重要的，半导体器件各种寄生效应的降低、信噪比的提高以及器件性能的稳定性都成为新一代半导体技术关注的焦点。

[0003] 常规半导体器件基本都需采用光刻、刻蚀、沉积、化学机械抛光等半导体工艺将预设结构图形化转移至半导体衬底表面，完成半导体结构的制备，以实现基本的器件功能。因此，对于半导体器件而言，图形化转移的质量是半导体器件性能考量的重要指标之一，而实现图形化转移后形成的半导体表面结构侧壁垂直度，对半导体器件性能参数、性能稳定性以及寄生效应情况有着直接的影响。在半导体器件工艺制程中实时检测图形化区域侧壁质量，有效监控工艺质量，是保障成品率和器件性能的重要环节。

[0004] 在现有技术中，半导体表面结构侧壁的表征通常需要在切片后采用断面扫描电子显微镜等设备对其剖面进行观测，对待测样品带来不可恢复的损伤。为降低对待测样品的损伤，现有技术中还采用台阶仪等测试设备直接对半导体表面结构包括侧壁在内的整体形貌进行表征，该方法对待测样品的损伤程度较弱，但随着工艺制程节点的不断向前推进，小尺寸半导体器件对器件结构的敏感性进一步提高，现有台阶仪等测试设备在对半导体表面结构形貌的表征过程中，不可避免的将待测样品表面划伤，带来不可恢复的损伤，或必须通过额外的后续工艺步骤消除损伤。此外，当图形化区域尺寸较小或半导体表面结构深宽比较大时，现有台阶仪等测试设备无法满足表征精度，甚至无法实现结构表征。

[0005] 综上所述，如何在流片过程中对图形化的半导体表面结构侧壁进行表征、且不带来任何不可恢复性损伤，以保证工艺质量，成为进一步提高器件集成度、保证工业成品率和半导体器件性能急需解决的问题。

发明内容

[0006] 本发明所要解决的技术是，提供一种半导体表面结构侧壁表征方法，在不进行待测晶圆切片的前提下，实现半导体表面结构侧壁表征、且不带来任何不可恢复性损伤。

[0007] 为解决上述技术问题，本发明提供了一种半导体表面结构侧壁表征方法，该方法包括以下步骤：提供一半导体表面结构，并定义图形化区域；
测量所述图形化区域顶部线宽CD1、底部线宽CD2；
提取所述半导体表面结构介质层厚度D；
根据所述顶部线宽CD1、底部线宽CD2以及半导体表面结构介质层厚度D计算所述半导体表面结构侧壁倾角，实现半导体表面结构侧壁表征。

[0008] 作为可选的技术方案，所述测量图形化区域顶部线宽CD1、底部线宽CD2的步骤进一步包括：根据图形化区域特征尺寸W在距离图形化区域边缘W/2处标记平行于图形化区域边缘的基准线；
分别测量所述图形化区域顶部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW1、CDW1′及底部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW2、CDW2′；
此时，根据所述图形化区域顶部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW1、CDW1′、底部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW2、CDW2′以及半导体表面结构介质层厚度D分别计算所述半导体表面结构第一侧壁倾角α1、α2，实现半导体表面结构第一侧壁和第二侧壁表征。

[0009] 作为可选的技术方案，所述半导体表面结构为外延或沉积或溅射生长的介质层结构，或刻蚀形成的沟槽结构；所述图形化区域为半导体表面凸起的岛状结构，或凹陷的沟槽结构。

[0010] 作为可选的技术方案，所述线宽的测量采用光学显微镜或线宽扫描电子显微镜或光学线宽测量仪实现，所述图形化区域线宽测量范围大于所述图形化区域特征尺寸W。进一步的，所述线宽的测量采用线宽扫描电子显微镜用阈值测量法或线性测量法实现。

[0011] 作为可选的技术方案，所述半导体表面结构介质层厚度通过膜厚仪测量得到。

[0012] 作为可选的技术方案，所述半导体表面结构介质层厚度为介质层外延或沉积或溅射的设计尺寸，或沟槽的预设刻蚀深度。

[0013] 本发明的优点在于，所述半导体表面结构侧壁表征所需的各种测量均为自上而下俯视进行的线宽测量，且所述半导体表面结构介质层厚度经由设计参数直接提取、或通过膜厚仪等测量设备以非接触性的光学测量方法测得，在表征过程中无需对待测晶圆进行切片，不进行断面扫描，根据上述各测量数据直接计算得到半导体表面结构侧壁表征结果。与现有技术相比，本发明提供的半导体表面结构侧壁表征方法能够实现对半导体表面图形化结构侧壁倾角的精准表征、且不带来任何不可恢复性损伤，能够直观反映各种特征尺寸、各种深宽比范围的半导体表面图形化结构侧壁准直性，具有较大的普适性，适用于生产工艺过程中的质量控制，能够进一步保证工艺质量，有效提高器件集成度及工业成品率，保证半导体器件性能。

附图说明

[0014] 图1为本发明第一具体实施方式提供的半导体表面结构侧壁表征方法流程图；图2为本发明第二具体实施方式提供的半导体表面结构侧壁表征方法流程图。

具体实施方式

[0015] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

[0016] 图1为本发明第一具体实施方式提供的半导体表面结构侧壁表征方法流程图。

[0017] 如图1所示，第一具体实施方式提供的半导体表面结构侧壁表征方法包括以下步骤：步骤A：提供一半导体表面结构，并定义图形化区域。

[0018] 该步骤中，所提供的半导体表面结构为常规CMOS或MEMS工艺过程中的半导体结构，通常基于单晶硅、应变硅、绝缘体上硅、锗硅或锗衬底上，所涉及的介质层可以为二氧化硅、多晶硅、氮化硅、氮氧化硅、金属等半导体工艺中常见的介质材料，该半导体表面结构通过光刻、刻蚀、腐蚀、外延生长、沉积、溅射等半导体工艺制备。该步骤中所涉及的半导体表面结构所涉及的具体介质材料及具体结构可以为常规CMOS或MEMS工艺中的任何过程中间结构或最终器件结构，均为本领域技术人员的公知常识，在此不作赘述。

[0019] 该步骤中，所述定义的图形化区域，即为本具体实施方式中的待表征结构，其可以为所述半导体表面结构，也可以为所述半导体表面结构中的一部分。

[0020] 作为可选实施例，所述半导体表面结构为外延或沉积或溅射生长的介质层结构，所述图形化区域为半导体表面凸起的岛状结构。

[0021] 作为另一可选实施例，所述半导体表面结构为刻蚀形成的沟槽结构，所述图形化区域为凹陷的沟槽结构。

[0022] 步骤B：测量所述图形化区域顶部线宽CD1、底部线宽CD2。

[0023] 该步骤中，图形化区域顶部及底部线宽测量范围大于图形化区域特征尺寸W，作为本领域技术人员的公知常识，所述图形化区域的特征尺寸即为图形化区域的最小设计/工艺尺寸，此处可理解为图形化转移后半导体表面凸起的岛状结构或凹陷的沟槽结构，即图形化区域侧壁边缘间的距离。作为可选实施例，根据一般工艺特征尺寸及器件工艺设计，图形化区域顶部及底部线宽测量范围为10nm~100μm。

[0024] 该步骤中，线宽的测量采用光学显微镜或线宽扫描电子显微镜或光学线宽测量仪实现。当采用线宽扫描电子显微镜测量线宽时，线宽扫描电子显微镜采用阈值测量法或线性测量法进行线宽测量。作为可选实施例，当图形化区域为孔状或特征尺寸较大的区域时，采用阈值测量法；当图形化区域为线状或特征尺寸较小的沟槽状区域时，采用线性测量法。需要指出的是，当半导体表面结构的图形化区域侧壁明显较为倾斜，即侧壁倾角较小时，若采用阈值测量法，需根据待测位置选定百分比，关于百分比的选定为本领域技术人员的公知常识，在此不作赘述。

[0025] 步骤C：提取所述半导体表面结构介质层厚度D。

[0026] 该步骤中，所述半导体表面结构介质层厚度D为介质层外延或沉积或溅射的设计尺寸，或沟槽的预设刻蚀深度。作为最佳实施例，由于半导体工艺大多存在一定的工艺容差，为进一步保证表征结果的准确性，半导体表面结构介质层厚度D通过膜厚仪等可用于介质层膜厚测量的仪器设备测量得到。

[0027] 步骤D：表征所述半导体表面结构侧壁倾角。

[0028] 该步骤中，根据步骤B及步骤C中提取的相关参数，即可表征所述半导体表面结构侧壁倾角。需要说明的是，根据大部分半导体工艺特性，图形化转移得到的半导体表面结构通常为对称结构，即：所述图形化区域两侧壁对称，侧壁倾角大致相等。

[0029] 本具体实施方式提供的半导体表面结构表征方法中，步骤B、步骤C顺序并不受到本具体实施方式的限制，二者顺序可进行互换。本方法中所需的各种测量均为自上而下俯视进行的线宽测量，且所述半导体表面结构介质层厚度经由设计参数直接提取、或通过膜厚仪等测量设备以非接触性的光学测量方法测得，在表征过程中无需对待测晶圆进行切片，不进行断面扫描，根据上述各测量数据直接计算得到半导体表面结构侧壁表征结果，能够直观反映各种特征尺寸、各种深宽比范围的半导体表面图形化结构侧壁准直性。

[0030] 图2为本发明第二具体实施方式提供的半导体表面结构侧壁表征方法流程图。

[0031] 如图2所示，第二具体实施方式提供的半导体表面结构侧壁表征方法包括以下步骤：步骤S1：提供一半导体表面结构，并定义图形化区域。

[0032] 该步骤中，所提供的半导体表面结构为常规CMOS或MEMS工艺过程中的半导体结构，通常基于单晶硅、应变硅、绝缘体上硅、锗硅或锗衬底上，所涉及的介质层可以为二氧化硅、多晶硅、氮化硅、氮氧化硅、金属等半导体工艺中常见的介质材料，该半导体表面结构通过光刻、刻蚀、腐蚀、外延生长、沉积、溅射等半导体工艺制备。该步骤中所涉及的半导体表面结构所涉及的具体介质材料及具体结构可以为常规CMOS或MEMS工艺中的任何过程中间结构或最终器件结构，均为本领域技术人员的公知常识，在此不作赘述。

[0033] 该步骤中，所述定义的图形化区域，即为本具体实施方式中的待表征结构，其可以为所述半导体表面结构，也可以为所述半导体表面结构中的一部分。

[0034] 作为可选实施例，所述半导体表面结构为外延或沉积或溅射生长的介质层结构，所述图形化区域为半导体表面凸起的岛状结构。

[0035] 作为另一可选实施例，所述半导体表面结构为刻蚀形成的沟槽结构，所述图形化区域为凹陷的沟槽结构。

[0036] 步骤S2：根据图形化区域特征尺寸W在距离图形化区域边缘W/2处标记平行于图形化区域边缘的基准线。

[0037] 该步骤中，所述图形化区域的特征尺寸即为图形化区域的最小设计/工艺尺寸，此处可理解为图形化转移后半导体表面凸起的岛状结构或凹陷的沟槽结构，即图形化区域侧壁边缘间的距离，可通过线宽扫描电子显微镜或光学线宽测量仪测量得到，也可根据设计/工艺参数直接提取。需指出的是，所述基准线标记于线宽测量成像图或测量系统中，仅用作后续表征步骤中的参考基准，并非实际标记于待测样品上。

[0038] 步骤S3：分别测量所述图形化区域顶部两侧壁及底部两侧壁边缘至基准线处线宽。

[0039] 该步骤中，线宽的测量采用光学显微镜或线宽扫描电子显微镜或光学线宽测量仪实现。当采用线宽扫描电子显微镜测量线宽时，线宽扫描电子显微镜采用阈值测量法或线性测量法进行线宽测量。具体地讲，可选用光学线宽测量仪或线宽扫描电子显微镜，或其他本领域技术人员公知的测试仪器，分别测量图形化区域顶部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW1、CDW1′及底部第一侧壁边缘和第二侧壁边缘至基准线处线宽CDW2、CDW2′，其中，图形化区域的第一侧壁位于所述基准线左侧，第二侧壁位于所述基准线右侧。作为可选实施例，图形化区域的第一侧壁位于所述基准线右侧，所述第二侧壁位于所述基准线左侧。

[0040] 步骤S4：提取所述半导体表面结构介质层厚度D。

[0041] 该步骤中，所述半导体表面结构介质层厚度D为介质层外延或沉积或溅射的设计尺寸，或沟槽的预设刻蚀深度。作为最佳实施例，由于半导体工艺大多存在一定的工艺容差，为进一步保证表征结果的准确性，半导体表面结构介质层厚度D通过膜厚仪等可用于介质层膜厚测量的仪器设备测量得到。

[0042] 步骤S5：表征所述半导体表面结构侧壁倾角。

[0043] 该步骤中，根据步骤S3及步骤S4中提取的相关参数，即可表征所述半导体表面结构第一侧壁倾角，第二侧壁倾角。需要说明的是，该情况下，图形化转移得到的半导体表面结构为对非称结构，即：所述图形化区域两侧壁不对称，第一侧壁与第二侧壁倾角不相等。

[0044] 作为可选实施例，所述半导体表面结构的图形化区域两侧壁对称，根据测量表征得到的图形化区域第一、第二侧壁倾角相等，本具体实施方式中的测量线宽CDW1 = CDW1′=CD1/2，CDW2=CDW2′=CD2/2，此时，本具体实施方式实质上与第一具体实施方式相同。

[0045] 本具体实施方式提供的半导体表面结构表征方法中，步骤B、步骤C顺序并不受到本具体实施方式的限制，二者顺序可进行互换。本方法中所需的各种测量均为自上而下俯视进行的线宽测量，且所述半导体表面结构介质层厚度经由设计参数直接提取、或通过膜厚仪等测量设备以非接触性的光学测量方法测得，在表征过程中无需对待测晶圆进行切片，不进行断面扫描，根据上述各测量数据直接计算得到半导体表面结构侧壁表征结果，能够直观反映各种特征尺寸、各种深宽比范围的半导体表面图形化结构侧壁准直性，具有较大的普适性，适用于生产工艺过程中的质量控制，能够进一步保证工艺质量，有效提高器件集成度及工业成品率，保证半导体器件性能。

[0046] 虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

标题	发布/更新时间	阅读量
侧壁覆件-专利编号CN104417301B	2020-05-11	435
侧壁散热片-专利编号CN106170404A	2020-05-13	177
轮胎侧壁-专利编号CN102791791A	2020-05-12	126
侧壁覆件-专利编号CN102328667A	2020-05-11	186
集装箱侧壁-专利编号CN100579877C	2020-05-13	275
集装箱侧壁-专利编号CN1994836A	2020-05-13	452
侧壁覆件-专利编号CN104417301A	2020-05-12	324
抽屉侧壁-专利编号CN107427126A	2020-05-11	672
侧壁覆件-专利编号CN102328667B	2020-05-12	999
轮胎侧壁-专利编号CN102791791B	2020-05-11	948

半导体表面结构侧壁表征方法

半导体表面结构侧壁表征方法

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式