一种上拉加速电路专利检索-加速物理专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

一种上拉加速电路

阅读：395发布：2021-02-28

IPRDB可以提供一种上拉加速电路专利检索，专利查询，专利分析的服务。并且本发明公开了一种上拉加速电路，用于上拉一输出端口，所述输出端口被电压嵌位。所述上拉加速电路包括：比较器，被配置成将所述输出端口的电压与一嵌位电压进行比较，其中，所述嵌位电压与所述输出端口的最终电压相关联；上拉晶体管，被配置成与所述比较器的输出耦接，其中，当所述输出端口的电压小于所述嵌位电压时，所述上拉晶体管导通，上拉打开；当所述输出端口的电压大于所述嵌位电压时，所述上拉晶体管断开，上拉关闭；其中，所述上拉晶体管的源极直接与工作电压连接，其栅极与所述输出端口连接，其漏极与所述比较器的输出耦接。，下面是一种上拉加速电路专利的具体信息内容。

权利要求

1.一种上拉加速电路，用于上拉一输出端口，所述输出端口被电压嵌位，其特征在于，所述上拉加速电路包括：比较器，被配置成将所述输出端口的电压与一嵌位电压进行比较，其中，所述嵌位电压与所述输出端口的最终电压相关联；

上拉晶体管，被配置成与所述比较器的输出耦接，其中，当所述输出端口的电压小于所述嵌位电压时，所述上拉晶体管导通，上拉打开；当所述输出端口的电压大于所述嵌位电压时，所述上拉晶体管断开，上拉关闭；

其中，所述上拉晶体管的源极直接与工作电压连接，其栅极与所述输出端口连接，其漏极与所述比较器的输出耦接。

2.如权利要求1所述的上拉加速电路，其特征在于，所述上拉加速电路还包括逻辑电路，所述逻辑电路连接在所述比较器与所述上拉晶体管之间。

3.如权利要求2所述的上拉加速电路，其特征在于，所述逻辑电路包括：第一输入端，所述第一输入端与所述比较器的输出端连接；

第二输入端，所述第二输入端与一电压调节信号连接；以及

输出端，所述输出端的输出与所述上拉晶体管的漏极连接。

4.如权利要求3所述的上拉加速电路，其特征在于，所述输出端口与充电电容耦接。

5.如权利要求4所述的上拉加速电路，其特征在于，所述逻辑电路被配置成在所述电压调节信号从0→1后，第一次检测到所述输出端口的电压小于所述嵌位电压时，所述逻辑电路的输出将所述上拉晶体管打开，从而对所述充电电容充电，之后再检测到所述输出端口的电压大于所述嵌位电压时，则不对所述上拉晶体管进行打开动作，以防止所述上拉晶体管关闭的瞬间导致所述输出端口的电压下跳，造成所述比较器出现误输出。

6.如权利要求4所述的上拉加速电路，其特征在于，所述逻辑电路还被配置成将所述电压调节信号的当前电压域转换至一电压域，而该转换后的电压域能保证所述上拉晶体管的栅极不被损坏。

7.如权利要求3所述的上拉加速电路，其特征在于，所述电压调节信号用于将所述输出端口的电压调节到所需的电压。

说明书全文

一种上拉加速电路

技术领域

[0001] 本发明涉及上拉加速电路，尤其涉及端口被钳位，而该端口的上拉驱动能力有一定要求的上拉加速电路。

背景技术

[0002] 芯片的端口被要求钳位在一定的电压范围之内，而该端口的上拉驱动能力的要求又不能因此而降低要求。因此，如何更快的对该端口进行上拉就成了比较棘手的问题之一。

[0003] 图1示出传统的上拉电路。如图1所示，传统方式是通过逻辑电路(LOGIC2)101将控制信号由当前电压域转换到所需电压域(不是必须，可以根据实际耐压情况选择是否使用电路)，直接控制上拉晶体管102(即，Mp1，输出驱动Buffer)，再通过输出电压嵌位电路103对输出电位进行钳位。

[0004] 图2示出上拉电路芯片的外部电路。结合图1和图2所示，随着输出端口(OUT)电压的不断上升，上拉晶体管102与输出电压嵌位电路103中的嵌位管Mn的栅极－源极(Gate-Source)压差不断缩小，驱动电流会越来越小，上拉速度逐渐变缓，因此，造成上拉时间变长。

[0005] 因此，亟需一种能对端口进行快速上拉的技术方案。

发明内容

[0006] 为解决上拉速度要求的问题，本发明提供了一种加速上拉电路，用于上拉一输出端口，所述输出端口被电压嵌位，其特征在于，所述上拉加速电路包括：

[0007] 比较器，被配置成将所述输出端口的电压与一嵌位电压进行比较，其中，所述嵌位电压与所述输出端口的最终电压相关联；

[0008] 上拉晶体管，被配置成与所述比较器的输出耦接，其中，当所述输出端口的电压小于所述嵌位电压时，所述上拉晶体管导通，上拉打开；当所述输出端口的电压大于所述嵌位电压时，所述上拉晶体管断开，上拉关闭；

[0009] 其中，所述上拉晶体管的源极直接与工作电压连接，其栅极与所述输出端口连接，其漏极与所述比较器的输出耦接。

[0010] 在一实施例中，所述上拉加速电路还包括逻辑电路，所述逻辑电路连接在所述比较器与所述上拉晶体管之间。

[0011] 在一实施例中，所述逻辑电路包括：

[0012] 第一输入端，所述第一输入端与所述比较器的输出端连接；

[0013] 第二输入端，所述第二输入端与一电压调节信号连接；以及

[0014] 输出端，所述输出端的输出与所述上拉晶体管的漏极连接。

[0015] 在一实施例中，所述输出端口与充电电容耦接。

[0016] 在一实施例中，所述逻辑电路被配置成在所述电压调节信号从0→1后，第一次检测到所述输出端口的电压小于所述嵌位电压时，所述逻辑电路的输出将所述上拉晶体管打开，从而对所述充电电容充电，之后再检测到所述输出端口的电压大于所述嵌位电压时，则不对所述上拉晶体管进行打开动作，以防止所述上拉晶体管关闭的瞬间导致所述输出端口的电压下跳，造成所述比较器出现误输出。

[0017] 在一实施例中，所述逻辑电路还被配置成将所述电压调节信号的当前电压域转换至一电压域，而该转换后的电压域能保证所述上拉晶体管的栅极不被损坏。

[0018] 在一实施例中，所述电压调节信号用于将所述输出端口的电压调节到所需的电压。

附图说明

[0019] 本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。

[0020] 图1为传统的上拉电路；

[0021] 图2为芯片外部电路示意图；以及

[0022] 图3为根据本发明一实施例的上拉加速电路原理图。

[0023] 附图标记说明

[0024] 101 逻辑电路

[0025] 102 上拉晶体管

[0026] 103 输出电压钳位电路

[0027] 201 比较器

[0028] 202 逻辑电路

[0029] 203 上拉晶体管

具体实施方式

[0030] 为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

[0031] 本发明公开了一种应用于被钳位的端口，该端口对上拉速度有一定要求的上拉加速电路。

[0032] 该上拉加速电路主要应用于芯片的端口被要求钳位在一定的电压范围之内，而对该端口的上拉速度有一定要求的芯片。

[0033] 图3示出根据本发明一实施例的上拉加速电路原理图。在一个实施例中，本发明的上拉加速电路包括比较器201(CMP)、可选的逻辑电路202(LOGIC1)、以及上拉晶体管(MP2)203。

[0034] 比较器201被配置成将输出端口(OUT，即电压被嵌位的端口)的电压和嵌位电压(VB1)进行比较，其中，嵌位电压(VB1)用来钳位输出端口(OUT)的输出电位，嵌位电压(VB1)与被嵌位的输出端口(OUT)的最终电压相关联。在一个实施例中，嵌位电压可以是一个预先设定的值。当输出端口(OUT)电压小于嵌位电压(VB1)时，上拉晶体管(Mp2)203导通，即上拉打开，使得输出端口(OUT)的电容C(参见图2)被快速充电到VB1；当嵌位电压(VB1)大于输出端口(OUT)电压时，上拉晶体管(Mp2)203断开，即上拉关闭。

[0035] 逻辑电路(LOGIC1)202被配置成在电压调节信号(OUT_L)从0→1后，第一次检测到输出端口(OUT)的电压小于嵌位电压(VB1)时，逻辑电路(LOGIC1)202的输出将上拉晶体管(Mp2)203打开，从而对输出端口(OUT)上的电容C充电，之后再检测到输出端口(OUT)的电压大于嵌位电压(VB1)，则不对上拉晶体管(Mp2)203进行打开动作，主要用来防止上拉晶体管(Mp2)203关闭的瞬间导致OUT输出下跳，造成比较器201出现误输出。其中，所述电压调节信号(OUT_L)用于将输出端口(OUT)的电压调节到所需的电压。

[0036] 逻辑电路(LOGIC1)202还被配置成将电压调节信号(OUT_L)的当前电压域转换至所需的电压域，所需的电压域是指能保证上拉晶体管(Mp2)203的栅极不被损坏。

[0037] 由于上拉晶体管(Mp2)203的源极接电源VDD，因此，随着输出端口(OUT)电位不断的上升，上拉晶体管(Mp2)203的栅极－源极压差依然足够大，能够保证上拉晶体管(Mp2)203的驱动能力足够高。

[0038] 上拉晶体管(MP2)203保证输出端口(OUT)电压被快速拉到所需电位，传统上拉电路保证其维持在所需电位上。

[0039] 在一具体实现上，比较器201的正极输入端与输出端口(OUT)连接，其负极输入端与嵌位电压(VB1)连接，比较器201的输出(VOUT)与逻辑电路202(LOGIC1)的第一输入端连接。逻辑电路202(LOGIC1)的第二输入端与电压调节信号(OUT_L)。逻辑电路202(LOGIC1)的输出与上拉晶体管(Mp2)203的漏极连接。上拉晶体管(Mp2)203的源极直接与工作电压VDD连接。上拉晶体管(Mp2)203的栅极与输出端口(OUT)连接。

[0040] 在一个实施例中，如果上拉晶体管(Mp2)203的耐压足够高，则逻辑电路(LOGIC1)202可以省去。在这种情况下，比较器201的正极输入端与输出端口(OUT)连接，其负极输入端与嵌位电压(VB1)连接，比较器201的输出(VOUT)与上拉晶体管(Mp2)203的漏极连接。上拉晶体管(Mp2)203的源极直接与电源VDD连接。上拉晶体管(Mp2)203的栅极与输出端口(OUT)连接。

[0041] 本申请的上拉加速电路与传统的上拉电路相比，具有意想不到的有益效果。具体比较分析如下。

[0042] 传统上拉电路一般情况下包括：逻辑电路101、输出电压钳位电路103、上拉晶体管(Mp1)102，其中，上拉晶体管102的源极并不直接与工作电压VDD连接，而是需要与输出电压嵌位电路连接，直接接受嵌位电压的输入。

[0043] 输出电压钳位电路103的作用是：将输出电位进行钳位。

[0044] 本申请所述的上拉加速电路的特征在于：上拉加速电路中的上拉晶体管(Mp2)的源极接VDD，相对于普通上拉电路中的Mp1的源极接输出电压嵌位电路中的嵌位管Mn的漏极来说，Mp2的栅极－源极的压差更大，使得Mp2的上拉驱动能力更强，保证OUT端口的快速上拉。加速上拉电路中的比较器的响应速度一定要快，否则OUT会产生较大的过冲。在OUT被拉至所需电位之后，关闭加速上拉电路以节省功耗。

[0045] 在上拉驱动能力要求到一定程度的时候，传统电路的Mp1及Mn的面积就会非常大，这时增加加速上拉电路，可以节省电路所需的面积。

[0046] 如果芯片外部电路的电容C增大，传统上拉电路所需要的上拉时间与电容C成正比增加，而上拉加速电路增加的上拉时间会相对较少。

[0047] 如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

[0048] 同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

[0049] 同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

[0050] 这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。

[0051] 此外，除非权利要求中明确说明，本申请所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本申请流程和方法的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价组合。例如，虽然以上所描述的电路可以通过硬件设备实现，但是其某些方面也可以通过软件的解决方案得以实现。

[0052] 同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

标题	发布/更新时间	阅读量
一种电子加速器-专利编号CN101227791B	2020-05-13	743
粒子加速器-专利编号CN1310576C	2020-05-11	1073
粒子加速器-专利编号CN1631062A	2020-05-12	256
一种加速管-专利编号CN103068141A	2020-05-12	372
一种电子加速器-专利编号CN101227792A	2020-05-13	489
电子加速器-专利编号CN101160015A	2020-05-12	518
粒子加速器-专利编号CN1631061A	2020-05-11	643
加速腔以及加速器-专利编号CN108432350A	2020-05-11	434
一种电子加速器-专利编号CN101227792B	2020-05-13	468
电子加速器-专利编号CN101160015B	2020-05-11	835

一种上拉加速电路

一种上拉加速电路

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式