一种沟槽型IGBT及其制备方法专利检索-耐受电压物理专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

一种沟槽型IGBT及其制备方法

阅读：168发布：2021-02-27

IPRDB可以提供一种沟槽型IGBT及其制备方法专利检索，专利查询，专利分析的服务。并且本发明提供了一种沟槽型IGBT及其制备方法，所述制备方法包括向N型衬底中与沟槽栅结构正下方对应的N-漂移区注入P型离子，形成浮置P区；分别在N型衬底的正面和背面淀积金属层，形成发射极和集电极；所述沟槽型IGBT采用上述制备方法制造。与现有技术相比，本发明提供的一种沟槽型IGBT及其制备方法，浮置P区的空穴可以复合掉部分沟槽型IGBT导通过程中的电子，降低沟槽型IGBT的饱和电流，改善沟槽型IGBT的短路特性，改善沟槽下方电场分布，减小沟槽下方电场的集中，从而增强其电压耐受能力。，下面是一种沟槽型IGBT及其制备方法专利的具体信息内容。

权利要求

1.一种沟槽型IGBT的制备方法，其特征在于，所述制备方法包括：向N型衬底中与沟槽栅结构正下方对应的N-漂移区注入P型离子，形成浮置P区；

分别在所述N型衬底的正面和背面淀积金属层，形成发射极和集电极。

2.如权利要求1所述的一种沟槽型IGBT的制备方法，其特征在于，所述向N-漂移区注入P型离子之前包括：向所述N型衬底的正面注入N型离子，形成N型辅助层；所述N型辅助层在所述N-漂移区的上表面并与其接触；

向所述N型衬底的正面注入P型离子，形成P-基区；所述P-基区在所述N型辅助层的上表面并与其接触；

对所述N型衬底的正面进行光刻和刻蚀，形成所述沟槽栅结构；所述沟槽栅结构的结深大于所述P-基区和N型辅助层的结深之和；

对所述沟槽栅结构进行氧化，在其表面形成栅氧化层。

3.如权利要求2所述的一种沟槽型IGBT的制备方法，其特征在于，所述在N型衬底的正面淀积金属层包括：向所述沟槽栅结构内部填充多晶硅；

向所述N型衬底的正面注入N型离子，形成N+发射区；所述N+发射区与沟槽栅结构接触，且所述N+发射区的结深小于P-基区的结深；

在所述N型衬底的正面形成隔离氧化层，并对所述隔离氧化层进行刻蚀形成接触孔；

在所述N型衬底的正面淀积金属层，所述金属层向下填入所述接触孔并与所述N+发射区的部分区域和P-基区接触。

4.如权利要求1所述的一种沟槽型IGBT的制备方法，其特征在于，所述在N型衬底的背面淀积金属层包括：向所述N型衬底的背面注入N型离子，形成场截止层；所述场截止层在所述N-漂移区的下表面并与其接触；

向所述N型衬底的背面注入P型离子，形成P+集电区；所述P+集电区在所述场截止层的下表面并与其接触；

在所述P+集电区的下表面淀积金属层。

5.一种沟槽型IGBT，其特征在于，所述沟槽型IGBT包括：N型衬底；

浮置P区，其设置在与所述N型衬底中沟槽栅结构正下方对应的N-漂移区内部；所述沟槽栅结构内部填充有多晶硅；

发射极，其设置在所述N型衬底的正面；

集电极，其设置在所述N型衬底的背面。

6.如权利要求5所述的一种沟槽型IGBT，其特征在于，所述沟槽型IGBT还包括N型辅助层、P-基区、N+发射区、隔离氧化层和P+集电区；

所述N型辅助层设置在所述N型衬底中N-漂移区的上表面；

所述P-基区设置在所述N型辅助层的上表面；

所述N+发射区设置在所述P-基区并与所述沟槽栅结构接触；所述N+发射区的结深小于P-基区的结深；

所述隔离氧化层淀积在所述沟槽栅结构的上表面，及与其邻近的所述N+发射区的上表面部分区域上；

所述场截止层设置在所述N-漂移区的下表面；

所述P+集电区设置在所述场截止层的下表面。

7.如权利要求6所述的一种沟槽型IGBT，其特征在于，所述沟槽栅结构的结深大于所述N型辅助层和P-基区的结深之和；

所述发射极淀积在所述隔离氧化层及其所在平面上；

所述集电极淀积在所述P+集电区的下表面。

8.如权利要求6所述的一种沟槽型IGBT，其特征在于，所述沟槽栅结构的结深为5～10um，所述P-基区的结深为3～5um，所述N型辅助层的结深为1～5um，所述浮置P区的结深为1～4um；

所述N型辅助层的掺杂浓度为1E15-1E16(atom/cm2)，所述浮置P区的掺杂浓度为1E13-

6E13(atom/cm2)。

说明书全文

一种沟槽型IGBT及其制备方法

技术领域

[0001] 本发明涉及半导体技术领域，具体涉及一种沟槽型IGBT及其制备方法。

背景技术

[0002] 绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)不仅具有单极性器件和双极性器件的优点，还具备驱动电路简单、控制电路功耗/成本低、饱和电压低和器件自身损耗小等优点。目前，绝缘栅双极型晶体管主要包括利用平面栅极形成的平面型IGBT和在深沟槽壁氧化形成的沟槽型IGBT。其中，沟槽型IGBT相比于平面型IGBT，能够大幅降低通态压降，从而在通态压降和关断能量之间达到更好的折衷，但是其还存在击穿耐压能力较低的缺点，增加了将其应用于高电压输电领域的局限性。

发明内容

[0003] 为了克服现有技术的缺陷，本发明提供了一种沟槽型IGBT及其制备方法。

[0004] 第一方面，本发明中一种沟槽型IGBT的制备方法的技术方案是：

[0005] 所述制备方法包括：

[0006] 向N型衬底中与沟槽栅结构正下方对应的N-漂移区注入P型离子，形成浮置P区；

[0007] 分别在所述N型衬底的正面和背面淀积金属层，形成发射极和集电极。

[0008] 进一步地，本发明提供的优选技术方案为：

[0009] 所述向N-漂移区注入P型离子之前包括：

[0010] 向所述N型衬底的正面注入N型离子，形成N型辅助层；所述N型辅助层在所述N-漂移区的上表面并与其接触；

[0011] 向所述N型衬底的正面注入P型离子，形成P-基区；所述P-基区在所述N型辅助层的上表面并与其接触；

[0012] 对所述N型衬底的正面进行光刻和刻蚀，形成所述沟槽栅结构；所述沟槽栅结构的结深大于所述P-基区和N型辅助层的结深之和；

[0013] 对所述沟槽栅结构进行氧化，在其表面形成栅氧化层。

[0014] 进一步地，本发明提供的优选技术方案为：所述在N型衬底的正面淀积金属层包括：

[0015] 向所述沟槽栅结构内部填充多晶硅；

[0016] 向所述N型衬底的正面注入N型离子，形成N+发射区；所述N+发射区与沟槽栅结构接触，且所述N+发射区的结深小于P-基区的结深；

[0017] 在所述N型衬底的正面形成隔离氧化层，并对所述隔离氧化层进行刻蚀形成接触孔；

[0018] 在所述N型衬底的正面淀积金属层，所述金属层向下填入所述接触孔并与所述N+发射区的部分区域和P-基区接触。

[0019] 进一步地，本发明提供的优选技术方案为：所述在N型衬底的背面淀积金属层包括：

[0020] 向所述N型衬底的背面注入N型离子，形成场截止层；所述场截止层在所述N-漂移区的下表面并与其接触；

[0021] 向所述N型衬底的背面注入P型离子，形成P+集电区；所述P+集电区在所述场截止层的下表面并与其接触；

[0022] 在所述P+集电区的下表面淀积金属层。

[0023] 第二方面，本发明中一种沟槽型IGBT的技术方案是：

[0024] 所述沟槽型IGBT包括：

[0025] N型衬底；

[0026] 浮置P区，其设置在与所述N型衬底中沟槽栅结构正下方对应的N-漂移区内部；所述沟槽栅结构内部填充有多晶硅；

[0027] 发射极，其设置在所述N型衬底的正面；

[0028] 集电极，其设置在所述N型衬底的背面。

[0029] 进一步地，本发明提供的优选技术方案为：所述沟槽型IGBT还包括N型辅助层、P-基区、N+发射区、隔离氧化层和P+集电区；

[0030] 所述N型辅助层设置在所述N型衬底中N-漂移区的上表面；

[0031] 所述P-基区设置在所述N型辅助层的上表面；

[0032] 所述N+发射区设置在所述P-基区并与所述沟槽栅结构接触；所述N+发射区的结深小于P-基区的结深；

[0033] 所述隔离氧化层淀积在所述沟槽栅结构的上表面，及与其邻近的所述N+发射区的上表面部分区域上；

[0034] 所述场截止层设置在所述N-漂移区的下表面；

[0035] 所述P+集电区设置在所述场截止层的下表面。

[0036] 进一步地，本发明提供的优选技术方案为：

[0037] 所述沟槽栅结构的结深大于所述N型辅助层和P-基区的结深之和；

[0038] 所述发射极淀积在所述隔离氧化层及其所在平面上；

[0039] 所述集电极淀积在所述P+集电区的下表面。

[0040] 进一步地，本发明提供的优选技术方案为：

[0041] 所述沟槽栅结构的结深为5～10um，所述P-基区的结深为3～5um，所述N型辅助层的结深为1～5um，所述浮置P区的结深为1～4um；

[0042] 所述N型辅助层的掺杂浓度为1E15-1E16(atom/cm2)，所述浮置P区的掺杂浓度为1E13-6E13(atom/cm2)。

[0043] 与最接近的现有技术相比，本发明的有益效果是：

[0044] 1、本发明提供的一种沟槽型IGBT的制备方法，在沟槽栅结构下方设置浮置P区，通过浮置P区的空穴可以复合掉部分沟槽型IGBT导通过程中的电子，降低沟槽型IGBT饱和电流，改善沟槽下方电场分布，减小电场集中，从而改善沟槽型IGBT的短路特性，增强其电压耐受能力。

[0045] 2、本发明提供的一种沟槽型IGBT，浮置P区的空穴可以复合掉部分沟槽型IGBT导通过程中的电子，降低沟槽型IGBT饱和电流，改善沟槽下方电场分布，减小电场集中，从而改善沟槽型IGBT的短路特性，增强其电压耐受能力。

附图说明

[0046] 图1：本发明实施例中一种沟槽型IGBT结构示意图；

[0047] 图2：本发明实施例中导通压降对比示意图；

[0048] 图3：本发明实施例中击穿电压对比示意图；

[0049] 其中，1：多晶硅；2：隔离氧化层；3：P-基区；4：N+发射区；5：P+集电区；6：发射极；7：集电极；8：场截止层；9：栅氧化层；10：N型辅助层；11：浮置P区；12：常规沟槽型IGBT的导通压降曲线；13：本发明实施例中沟槽型IGBT的导通压降曲线；14：常规沟槽型IGBT的击穿电压曲线；15：本发明中实施例沟槽型IGBT的击穿电压曲线。

具体实施方式

[0050] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0051] 下面对本发明实施例提供的一种沟槽型IGBT的制备方法进行说明。

[0052] 本实施例中可以按照下述步骤制备沟槽型IGBT，具体为：

[0053] 步骤S101：向N型衬底中与沟槽栅结构正下方对应的N-漂移区注入P型离子，形成浮置P区。

[0054] 步骤S102：分别在N型衬底的正面和背面淀积金属层，形成发射极和集电极。

[0055] 本实施例中在沟槽栅结构下方设置浮置P区，通过浮置P区的空穴可以复合掉部分沟槽型IGBT导通过程中的电子，降低沟槽型IGBT的短路电流，从而增强其电压耐受能力。

[0056] 进一步地，本实施例步骤S101还可以包括下述步骤，具体为：

[0057] 1、向N型衬底的正面注入N型离子，形成N型辅助层。其中，N型辅助层在N-漂移区的上表面并与其接触。

[0058] 2、向N型衬底的正面注入P型离子，形成P-基区。其中，P-基区在N型辅助层的上表面并与其接触。

[0059] 3、对N型衬底的正面进行光刻和刻蚀，形成沟槽栅结构。其中，沟槽栅结构的结深大于P-基区和N型辅助层的结深之和。

[0060] 4、对沟槽栅结构进行氧化，在其表面形成栅氧化层。

[0061] 5、向N型衬底中与沟槽栅结构正下方对应的N-漂移区注入P型离子。

[0062] 本实施例中在N-漂移区的上表面设置N型辅助层，可以增强沟槽型IGBT的发射极电子注入效率，从而降低了沟槽型IGBT的导通压降，进而降低其通态损耗。

[0063] 进一步地，本实施例步骤S102中在N型衬底的正面淀积金属层可以按照下述步骤所述。具体为：

[0064] 1、向沟槽栅结构内部填充多晶硅。

[0065] 2、向N型衬底的正面注入N型离子，形成N+发射区，其中，N+发射区与沟槽栅结构接触，且N+发射区的结深小于P-基区的结深。

[0066] 3、在N型衬底的正面形成隔离氧化层，并对隔离氧化层进行刻蚀形成接触孔。

[0067] 4、在N型衬底的正面淀积金属层，该金属层向下填入接触孔并与N+发射区的部分区域和P-基区接触。

[0068] 进一步地，本实施例步骤S102中在N型衬底的背面淀积金属层可以按照下述步骤所述。具体为：

[0069] 1、向N型衬底的背面注入N型离子，形成场截止层。其中，场截止层在N-漂移区的下表面并与其接触。

[0070] 2、向N型衬底的背面注入P型离子，形成P+集电区。其中，P+集电区在场截止层的下表面并与其接触。

[0071] 3、在P+集电区的下表面淀积金属层。

[0072] 本发明还提供了一种沟槽型IGBT，并给出具体实施例。

[0073] 图1为本发明实施例中一种沟槽型IGBT结构示意图，如图所示：本实施例中沟槽型IGBT包括N型衬底、浮置P区11、发射极6和集电极7。其中，

[0074] 浮置P区11设置在与N型衬底中沟槽栅结构正下方对应的N-漂移区内部，沟槽栅结构内部填充有多晶硅1。其中，浮置P区的结深为1～4um。

[0075] 发射极6设置在N型衬底的正面。

[0076] 集电极7设置在N型衬底的背面。

[0077] 本实施例中浮置P区的空穴可以复合掉部分沟槽型IGBT导通过程中的电子，降低沟槽型IGBT的短路电流，从而增强其电压耐受能力。

[0078] 进一步地，本实施例中沟槽型IGBT还可以包括下述结构，具体为：

[0079] 本实施例中沟槽型IGBT还包括N型辅助层10、P-基区3、N+发射区4、隔离氧化层2和P+集电区5。其中，

[0080] N型辅助层10设置在N型衬底中N-漂移区的上表面。其中，N型辅助层的结深为1～5um。

[0081] P-基区3设置在N型辅助层10的上表面。其中，P-基区的结深为3～5um。

[0082] N+发射区4设置在P-基区3并与沟槽栅结构接触。其中，N+发射区4的结深小于P-基区3的结深，沟槽栅结构的结深为5～10um。

[0083] 隔离氧化层2淀积在沟槽栅结构的上表面，及与其邻近的N+发射区4的上表面部分区域上。

[0084] 场截止层8设置在N-漂移区的下表面。

[0085] P+集电区5设置在场截止层8的下表面。

[0086] 本实施例中沟槽栅结构的结深大于N型辅助层10和P-基区3的结深之和，发射极6淀积在隔离氧化层2及其所在平面上，集电极7淀积在P+集电区5的下表面。其中，[0087] N型辅助层的掺杂元素为磷元素，其掺杂浓度为1E15-1E16(atom/cm2)，浮置P区的掺杂元素为硼元素，其掺杂浓度为1E13-6E13(atom/cm2)。

[0088] N型辅助层，可以增强沟槽型I GBT的发射极电子注入效率，从而降低了沟槽型I GBT的导通压降，进而降低其通态损耗。图2为本发明实施例中导通压降对比示意图，如图所示，本实施例中沟槽型IGBT相较于传统沟槽型IGBT的导通压降更低。

[0089] 浮置P区的空穴可以复合掉部分沟槽型IGBT导通过程中的电子，降低沟槽型IGBT的饱和电流，改善器件短路特性，改善沟槽下方电场分布，减小电场集中，从而增强其电压耐受能力。图3为本发明实施例中击穿电压对比示意图，如图所示，本实施例中沟槽型IGBT相较于传统沟槽型IGBT的击穿电压更高。

[0090] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

标题	发布/更新时间	阅读量
工艺、电压和温度耐受差分电路-专利编号CN104283518A	2020-05-11	779
提高组件电压耐受性的双向控制装置-专利编号CN100566168C	2020-05-13	572
一种可耐受高电压输入的接口电路-专利编号CN101552605A	2020-05-11	544
通信设备和耐受电压测试方法-专利编号CN102065635A	2020-05-12	247
工艺、电压和温度耐受差分电路-专利编号CN104283518B	2020-05-11	195
耐受高电压的输出入电路与相关装置-专利编号CN105870903A	2020-05-13	165
通信设备和耐受电压测试方法-专利编号CN102065635B	2020-05-13	840
耐受高电压的输出入电路与相关装置-专利编号CN102386753A	2020-05-11	410
可耐受高电压输出暂存器-专利编号CN1467915A	2020-05-12	865
可耐受高电压输出暂存器-专利编号CN1216462C	2020-05-12	286

一种沟槽型IGBT及其制备方法

一种沟槽型IGBT及其制备方法

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式