专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

JPWO2015146936A1 保護膜形成フィルム、保護膜形成用シート、ワークまたは加工物の製造方法、検査方法、良品と判断されたワーク、および良品と判断された加工物审中-公开
公开(公告)号：JPWO2015146936A1
公开(公告)日：2017-04-13
申请号：JP2016510357
申请日：2015-03-23
申请人：リンテック株式会社
发明人：山本　大輔 , 大輔山本 , 裕之米山 , 裕之米山 , 洋一稲男 , 洋一稲男
IPC分类号： H01L23/29 , B23K26/00 , B23K26/18 , B23K26/53 , B32B27/00 , C09J7/02 , C09J201/00 , H01L21/02 , H01L21/301 , H01L23/00 , H01L23/31
CPC分类号： C09D163/00 , C08K3/0033 , C08K3/013 , C08K3/36 , C08K3/40 , C08K5/0041 , C08K2003/2227 , C08K2201/003 , C09J7/0207 , C09J7/22 , C09J7/38 , C09J201/00 , C09J2201/622 , C09J2203/326 , C09J2205/106 , C09J2433/00 , C09J2463/003 , C09J2463/006 , H01L21/6836 , H01L21/78 , H01L22/12 , H01L23/295 , H01L23/3171 , H01L23/544 , H01L2221/68327 , H01L2221/6834 , H01L2223/54406 , H01L2223/54433
摘要：フィラーを含有する保護膜形成フィルム(1)であって、フィラーの平均粒径は0.4μm以下である保護膜形成フィルム(1)および保護膜形成用シート(2)、ならびにそれらを使用する、ワークまたは加工物の製造方法ならびに検査方法、さらには、上記の検査方法により良品と判断されたワークおよび加工物。本発明の保護膜形成フィルムおよび保護膜形成用シートによれば、レーザー照射による印字加工を行った際に印字視認性に優れる保護膜を形成することができる。

3. 发明专利

JP2015005141A 半導体記憶装置及び製造方法审中-公开
标题翻译：半导体存储器件及其制造方法
公开(公告)号：JP2015005141A
公开(公告)日：2015-01-08
申请号：JP2013130032
申请日：2013-06-20
申请人：株式会社東芝 , Toshiba Corp
发明人： SUGIMURA MISA , OGAWA YUJI
IPC分类号： G06K19/077 , H01L23/00 , H01L27/10
CPC分类号： H01L23/544 , G06K7/0095 , G06K19/07724 , G06K19/07732 , G11C29/1201 , G11C29/48 , H01L23/3121 , H01L23/5386 , H01L23/5388 , H01L24/32 , H01L24/73 , H01L25/0655 , H01L2223/54406 , H01L2223/5442 , H01L2223/54433 , H01L2223/54486 , H01L2224/04042 , H01L2224/06135 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/49175 , H01L2224/73265 , H01L2924/12042 , H01L2924/1434 , H01L2924/1435 , H01L2924/15313 , H01L2924/181 , H01L2924/19105 , H01L2924/00012 , H01L2924/00
摘要：【課題】レーザを用いたマーキングによって刻印を施しても不具合を生じない半導体メモリカードを提供すること。【解決手段】実施形態の半導体記憶装置は、第1の面側に第1の金属配線と第1のソルダレジストが積層され、第1の面とは反対面である第2の面側に第2の金属配線と第2のソルダレジストが積層された回路基板と、前記第1の面側に実装された半導体メモリを含む電子部品と、前記第2の面側設けられた接続端子と、前記第1の金属配線に接続され、前記半導体メモリを電気的に接続されるテスト用端子と、前記第2の金属配線、前記第1の金属配線、前記半導体メモリ及び前記テスト端子に接続される電極端子とを有する。また前記半導体記憶装置は、前記第1の面側から前記テスト用端子及び前記電極端子が設けられていない前記第1の金属配線にレーザ処理で刻印された情報が表示され、前記電子部品をモールド樹脂で封止される。【選択図】図4
摘要翻译：要解决的问题：提供一种半导体存储卡，其中当使用激光束的标记处理刻印标记时不会发生故障。解决方案：根据实施例的半导体存储器件包括：电路板，其中第一金属布线和第一阻焊剂积聚在第一表面上，并且第二金属布线和第二阻焊剂积聚在与第一表面相对的第二表面上; 电子部件，包括安装在第一表面上的半导体存储器; 连接端子，设置在第二表面上; 连接到所述第一金属布线并电连接到所述半导体存储器的测试端子; 以及连接到第二金属布线，第一金属布线，半导体存储器和测试端子的电极端子。在半导体存储装置中，显示从激光加工不设置试验端子和电极端子的第一金属配线上的第一面侧雕刻的信息，电子部件被模制树脂密封。

4. 发明专利

JP2014212215A 配線基板ユニットの製造方法、挿入用台座の製造方法、配線基板ユニット、および挿入用台座审中-公开
标题翻译：接线板单元制造方法，插座座制造方法，接线板单元和插座
公开(公告)号：JP2014212215A
公开(公告)日：2014-11-13
申请号：JP2013087757
申请日：2013-04-18
申请人：富士通株式会社 , Fujitsu Ltd
发明人： FUKUDA TAKASHI
IPC分类号： H01L27/10 , H01L21/8242 , H01L25/10 , H01L25/18 , H01L27/108 , H05K1/18
CPC分类号： H01L23/3128 , H01L23/145 , H01L23/49816 , H01L23/49827 , H01L23/544 , H01L24/16 , H01L24/48 , H01L25/0655 , H01L25/115 , H01L2223/54406 , H01L2223/5442 , H01L2223/54433 , H01L2223/54486 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/48227 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311 , H01L2924/181 , H05K1/0234 , H05K1/0286 , H05K1/0295 , H05K1/113 , H05K1/167 , H05K2201/045 , H05K2201/09381 , H05K2201/10159 , H05K2201/10378 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要：【課題】種類の異なるメモリチップを配線基板に実装する場合においても、配線基板の配線トポロジーに影響を及ぼさずに、信号波形の品質確保と信号遅延の抑制を両立できる技術を提供する。【解決手段】メモリチップを有する半導体パッケージと、配線基板と、配線基板および半導体パッケージの間に挿入される挿入用台座を備える配線基板ユニットの製造方法であって、配線基板の基板側パッドと半導体パッケージの外部端子とを電気的に接続する複数の接続部を含み且つメモリチップの種類に応じて択一的に使用される接続部群を基材に複数形成し、各接続部群に含まれる接続部の抵抗値を対象とするメモリチップの種類に合わせて調整することで挿入用台座を形成し、形成した挿入用台座における複数の接続部群のうち、メモリチップの種類に応じて選択した接続部群を使用して外部端子と基板側パッドとを接続する。【選択図】図1
摘要翻译：要解决的问题：即使在布线板上安装有不同种类的存储芯片的情况下，也可以同时提供确保信号波形质量和抑制信号延迟的技术，而不影响布线板的布线拓扑。解决方案：一种包括半导体封装的布线板单元的制造方法，每个半导体封装均具有插入在布线板和半导体封装之间的存储芯片，布线板和插入座，包括：在基材上形成多个连接部分组，其包括多个连接部件，用于将所述布线板的板侧焊盘与所述半导体封装的外部端子电连接，并且根据所述存储芯片的种类交替使用; 通过根据目标存储芯片的种类调整包括在每个连接部分组中的连接部分的电阻值来形成插入座; 并且通过使用根据形成的插入座上的多个连接部分组中的存储芯片的种类而选择的连接部分组，将外部端子与电路板侧焊盘连接。

5. 发明专利

JP5618521B2 半導体装置の作製方法有权
标题翻译：一种用于制造半导体器件的方法
公开(公告)号：JP5618521B2
公开(公告)日：2014-11-05
申请号：JP2009257881
申请日：2009-11-11
IPC分类号： H01L27/12 , H01L21/02 , H01L21/304 , H01L21/336 , H01L29/786 , H01L51/50
CPC分类号： H01L21/76254 , H01L21/02131 , H01L21/02238 , H01L21/02255 , H01L21/0234 , H01L21/31662 , H01L23/544 , H01L2223/54406 , H01L2223/54433 , H01L2223/5448 , H01L2924/0002 , H01L2924/09701 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/00

6. 发明专利

JP5443178B2 Method of manufacturing a semiconductor device, the printing method of the semiconductor device and a semiconductor wafer 有权
公开(公告)号：JP5443178B2
公开(公告)日：2014-03-19
申请号：JP2010001229
申请日：2010-01-06
申请人：ラピスセミコンダクタ株式会社
发明人：吉史西尾
IPC分类号： H01L21/02
CPC分类号： H01L21/86 , H01L21/84 , H01L23/544 , H01L2223/54406 , H01L2223/5442 , H01L2223/54433 , H01L2924/0002 , H01L2924/00

7. 发明专利

JP5363662B2 Production method of the dicing sheet and a chip with a protective film forming layer 有权
公开(公告)号：JP5363662B2
公开(公告)日：2013-12-11
申请号：JP2012555219
申请日：2012-09-27
申请人：リンテック株式会社
发明人：智則篠田 , 正啓古館 , 健高野
IPC分类号： H01L21/301 , H01L23/29 , H01L23/31
CPC分类号： H01L21/6836 , C09J7/40 , C09J2201/622 , C09J2203/326 , H01L21/304 , H01L21/78 , H01L23/544 , H01L2221/68327 , H01L2221/68377 , H01L2223/54406 , H01L2223/54433 , H01L2223/54486 , H01L2924/0002 , Y10T428/24843 , H01L2924/00
摘要： [Problem] To provide a dicing sheet with a protective film forming layer that makes it possible to easily fabricate a semiconductor chip having a protective film with high film thickness uniformity and excellent printing accuracy, and that is expandable and uses a heat resistant substrate material. [Solution] A dicing sheet with a protective film forming layer according to the present invention has a substrate film, an adhesive layer, and a protective film forming layer, and at a minimum, the adhesive layer is formed in an area surrounding the protective film forming layer in a planar view, and the substrate film has the following characteristics (a)-(c): (a) the melting point either exceeds 130°C or the film has no melting point; (b) the thermal contraction rate under conditions of heating at 130°C for two hours is from -5 to +5%, and (c) the degree of elongation-to-break in the MD direction and the CD direction is at least 100%, and the stress at 25% is no more than 100 MPa.

8. 发明专利

JP2013247256A Semiconductor device and method of manufacturing the same 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2013247256A
公开(公告)日：2013-12-09
申请号：JP2012120376
申请日：2012-05-28
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： KUMAGAI YUKIHIRO , HIYOSHI MICHIAKI
IPC分类号： H01L23/12 , H01L23/36 , H01L25/07
CPC分类号： H01L23/488 , H01L21/02107 , H01L23/047 , H01L23/3735 , H01L23/498 , H01L23/49844 , H01L23/544 , H01L24/29 , H01L24/32 , H01L24/83 , H01L25/072 , H01L2223/54406 , H01L2223/54413 , H01L2223/5442 , H01L2223/54433 , H01L2223/54486 , H01L2224/26175 , H01L2224/291 , H01L2224/32225 , H01L2224/83447 , H01L2224/83455 , H01L2224/83815 , H01L2924/00011 , H01L2924/12042 , H01L2924/1305 , H01L2924/13055 , H01L2924/3512 , H01L2924/014 , H01L2924/00014 , H01L2924/00 , H01L2224/83205
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device capable of preventing solder leakage under a chip and excellent in productivity at a low cost.SOLUTION: There is provided a semiconductor device in which a metal circuit layer 2 is provided on a main plane of an insulating substrate 1, a semiconductor chip 7 is connected onto the metal circuit layer via solder, and metal wiring is connected onto the metal circuit layer. A solder leakage prevention part 4a, formed of linear oxides, is provided in a region between the semiconductor chip 7 and an ultrasonic metal connection region 53 on the metal circuit layer.
摘要翻译：要解决的问题：提供能够以低成本防止焊料在芯片下泄漏并且生产率优异的半导体器件。解决方案：提供一种半导体器件，其中金属电路层2设置在绝缘基板1，通过焊料将半导体芯片7连接到金属电路层上，金属布线连接到金属电路层。在金属电路层上的半导体芯片7和超声波金属连接区域53之间的区域设置由线状氧化物形成的防漏焊部4a。

9. 发明专利

JP2013235999A Manufacturing method of semiconductor device and semiconductor device 有权
标题翻译：半导体器件和半导体器件的制造方法
公开(公告)号：JP2013235999A
公开(公告)日：2013-11-21
申请号：JP2012108266
申请日：2012-05-10
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： NARITA HIROAKI
IPC分类号： H01L23/28 , H01L23/50
CPC分类号： H01L23/562 , H01L21/4825 , H01L21/56 , H01L21/561 , H01L21/565 , H01L21/568 , H01L21/6836 , H01L21/78 , H01L23/293 , H01L23/3114 , H01L23/49503 , H01L23/4952 , H01L23/49541 , H01L23/544 , H01L24/97 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381 , H01L2223/54406 , H01L2223/54426 , H01L2223/54433 , H01L2223/54473 , H01L2223/54486 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2224/78301 , H01L2224/85181 , H01L2224/97 , H01L2924/12042 , H01L2924/15747 , H01L2924/181 , H01L2924/1815 , H01L2924/18165 , H01L2224/85 , H01L2924/00 , H01L2924/00014 , H01L2924/00012
摘要： PROBLEM TO BE SOLVED: To provide a technology by which a position of 1 pin in a tabless package can be easily recognized.SOLUTION: Rear surfaces of a plurality of leads LE are exposed on a rear surface of a resin-sealed body MO that seals a semiconductor chip; an image recognition area PRA is further provided adjacent to 1 pin (lead LE with index 1); and a rear surface of an identification mark PP is exposed from the rear surface of the resin-sealed body MO in the image recognition area PRA. The identification mark PP is made of the same conductive member as the plurality of leads LE.
摘要翻译：要解决的问题：提供一种技术，通过该技术可以容易地识别无引脚封装中的1个引脚的位置。解决方案：多个引线LE的后表面暴露在树脂密封体MO的后表面上，该树脂密封体MO密封半导体芯片; 在1引脚（引导LE与索引1）附近进一步提供图像识别区域PRA; 并且识别标记PP的后表面从图像识别区域PRA中的树脂密封体MO的后表面露出。识别标记PP由与多个引线LE相同的导电部件制成。

10. 发明专利

JP2013235883A Electronic component module and manufacturing method of the same 有权
标题翻译：电子元件模块及其制造方法
公开(公告)号：JP2013235883A
公开(公告)日：2013-11-21
申请号：JP2012105655
申请日：2012-05-07
申请人： Alps Electric Co Ltd , アルプス電気株式会社
发明人： MIURA KEN
IPC分类号： H01L23/00 , H01L25/04 , H01L25/18
CPC分类号： H01L23/544 , H01L23/3135 , H01L2223/54406 , H01L2223/54413 , H01L2223/54433 , H01L2223/54486 , H01L2224/16227 , H01L2924/1815 , H01L2924/19105 , H01L2924/3025
摘要： PROBLEM TO BE SOLVED: To provide an electronic component module which effectively utilizes a limited region to record product information required for traceability and ensures the traceability even if a marking on a surface of a component is damaged, and to provide a manufacturing method of the electronic component module.SOLUTION: An electronic component module 100 includes: a substrate 1; multiple electronic components 2 mounted on one surface of the substrate 1; a sealing member 3 sealing the electronic components 2; and a protection member 4 applied so as to cover a surface of the sealing member 3. In the electronic component module 100, a first stamp 5 is provided on the surface of the sealing member 3 and the protection member 4 is applied so as to cover the first stamp 5. Further, a second stamp 6 is provided on a surface of the protection member 4. This structure effectively utilizes a limited region to record product information required for traceability. Further, even if a marking on a surface of the component is damaged, the structure partially or entirely removes the protection member 4 and thus enables the first stamp 5 to be recognized, and thereby ensuring the traceability.
摘要翻译：要解决的问题：提供一种电子部件模块，其有效地利用有限区域来记录追溯性所需的产品信息，并且即使组件的表面上的标记被损坏并确保可追溯性，并且提供电子的制造方法组件模块。电子部件模块100包括：基板1; 安装在基板1的一个表面上的多个电子部件2; 密封电子部件2的密封部件3; 以及保护构件4，以覆盖密封构件3的表面。在电子部件模块100中，在密封构件3的表面上设置有第一印模5，并且保护构件4被涂覆以覆盖第一印记5.此外，第二印模6设置在保护构件4的表面上。该结构有效地利用有限区域来记录追踪所需的产品信息。此外，即使在部件的表面上的标记被损坏，结构部分地或全部地移除保护部件4，从而能够识别第一印模5，从而确保可追溯性。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式