专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US09026698B2 Apparatus, system and method for providing access to a device function 有权
标题翻译：用于提供对设备功能的访问的装置，系统和方法
公开(公告)号：US09026698B2
公开(公告)日：2015-05-05
申请号：US13844323
申请日：2013-03-15
申请人： David J. Harriman , Annie Foong , Debendra Das Sharma
发明人： David J. Harriman , Annie Foong , Debendra Das Sharma
IPC分类号： G06F3/00 , G06F13/00 , G06F13/42 , G06F3/06 , H04L29/06 , G06F13/38 , G06F9/44
CPC分类号： G06F13/423 , G06F3/067 , G06F9/44 , G06F9/4411 , G06F13/385 , H04L63/08
摘要： Techniques and mechanisms for providing access to a function with an input/output (I/O) device. In an embodiment, a main memory of a computer system including the I/O device stores a function-context data structure associating a function with a context for an access to the function. The I/O device stores a configuration for the I/O device to provide the function. In another embodiment, the software process exchanges information with the function-context data structure for the access to the function. The I/O device performs a synchronization of the function-context data structure and the configuration data structure with respect to one another, wherein the function-context data structure operates as a register level interface which interfaces the I/O device and the software process with one another.
摘要翻译：提供使用输入/输出（I / O）设备访问功能的技术和机制。在一个实施例中，包括I / O设备的计算机系统的主存储器存储将功能与用于访问功能的上下文相关联的功能上下文数据结构。 I / O设备存储I / O设备的配置以提供功能。在另一实施例中，软件过程与功能上下文数据结构交换信息以访问该功能。 I / O设备相对于彼此执行功能上下文数据结构和配置数据结构的同步，其中功能上下文数据结构作为将I / O设备和软件过程接口的寄存器级接口彼此之间。

2. 发明授权

US08872546B2 Interface circuitry for a test apparatus 有权
标题翻译：用于测试设备的接口电路
公开(公告)号：US08872546B2
公开(公告)日：2014-10-28
申请号：US13613810
申请日：2012-09-13
申请人： Peng Zou , Fenardi Thenus , David J. Harriman
发明人： Peng Zou , Fenardi Thenus , David J. Harriman
IPC分类号： H03K19/0175
CPC分类号： G01R31/31924
摘要： In one embodiment, a test apparatus includes a field programmable gate array (FPGA) including a first transmitter to communicate first signals according to current mode logic (CML) signaling and a first receiver to receive second signals according to the CML signaling, and an interface circuit to couple the FPGA to a device that is to communicate according to voltage mode signaling. The interface circuit may adapt the first signals communicated by the first transmitter according to the CML signaling to voltage mode signaling signals for receipt by the device. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，测试装置包括现场可编程门阵列（FPGA），其包括根据当前模式逻辑（CML）信令来传送第一信号的第一发射机和根据CML信令接收第二信号的第一接收机，以及接口电路将FPGA耦合到根据电压模式信号进行通信的设备。接口电路可以将根据CML信令的由第一发射机传送的第一信号适配成电压模式信令信号，以供设备接收。描述和要求保护其他实施例。

3. 发明申请

US20140108686A1 Optimized Link Training And Management Mechanism 审中-公开
标题翻译：优化链接培训与管理机制
公开(公告)号：US20140108686A1
公开(公告)日：2014-04-17
申请号：US14109061
申请日：2013-12-17
申请人： Mahesh Wagh , David J. Harriman
发明人： Mahesh Wagh , David J. Harriman
IPC分类号： G06F13/42
CPC分类号： G06F13/4282 , G06F1/3253 , G06F13/385 , H04Q2213/13003 , Y02D10/151 , Y02D50/20
摘要： In one embodiment, a converged protocol stack can be used to unify communications from a first communication protocol to a second communication protocol to provide for data transfer across a physical interconnect. This stack can be incorporated in an apparatus that includes a protocol stack for a first communication protocol including transaction and link layers, and a physical (PHY) unit coupled to the protocol stack to provide communication between the apparatus and a device coupled to the apparatus via a physical link. This PHY unit may include a physical unit circuit according to the second communication protocol. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，可以使用融合协议栈来将通信从第一通信协议统一到第二通信协议，以提供跨物理互连的数据传输。该堆叠可以并入包括用于包括交易和链路层的第一通信协议的协议栈的装置，以及耦合到协议栈的物理（PHY）单元，以在设备和耦合到装置的设备之间通信一个物理链接。该PHY单元可以包括根据第二通信协议的物理单元电路。描述和要求保护其他实施例。

4. 发明申请

US20130346635A1 Assigning Addresses To Devices On An Interconnect 有权
标题翻译：在互连上为设备分配地址
公开(公告)号：US20130346635A1
公开(公告)日：2013-12-26
申请号：US13532978
申请日：2012-06-26
申请人： Jeff Morriss , David J. Harriman
发明人： Jeff Morriss , David J. Harriman
IPC分类号： G06F3/00
CPC分类号： G06F13/00 , G06F9/5011 , G06F9/5027 , G06F13/4282 , G06F21/445 , G06F21/73 , G06F2213/0042 , G06F2213/0052 , Y02D10/14 , Y02D10/151
摘要： In one embodiment, the present invention includes an apparatus having a random number generator to generate a random number responsive to a first command from a host controller and a logic to generate a device identifier for the apparatus. The apparatus can provide a reply to the host controller including the random number responsive to an identification request from the host controller corresponding to the device identifier. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，本发明包括具有随机数发生器的装置，用于响应于来自主机控制器的第一命令产生随机数，以及生成用于该装置的设备标识符的逻辑。该装置可以向主机控制器提供响应于来自主机控制器的对应于设备标识符的识别请求的随机数的回复。描述和要求保护其他实施例。

5. 发明申请

US20130138843A1 DELEGATING A POLL OPERATION TO ANOTHER DEVICE 有权
标题翻译：将另一个设备的操作删除
公开(公告)号：US20130138843A1
公开(公告)日：2013-05-30
申请号：US13729172
申请日：2012-12-28
申请人： Michael J. Espig , Zhen Fang , Ravishankar Iyer , David J. Harriman
发明人： Michael J. Espig , Zhen Fang , Ravishankar Iyer , David J. Harriman
IPC分类号： G06F13/24
CPC分类号： G06F13/24 , G06F9/542
摘要： In one embodiment, the present invention includes a method for handling a registration message received from a host processor, where the registration message delegates a poll operation with respect to a device from the host processor to another component. Information from the message may be stored in a poll table, and the component may send a read request to poll the device and report a result of the poll to the host processor based on a state of the device. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，本发明包括一种用于处理从主机处理器接收的注册消息的方法，其中所述注册消息将关于设备的轮询操作从主机处理器委托给另一个组件。来自消息的信息可以存储在轮询表中，并且组件可以发送读请求以轮询该设备并且基于该设备的状态向轮询处理器报告轮询的结果。描述和要求保护其他实施例。

6. 发明授权

US08385333B2 Mechanism for clock synchronization 有权
标题翻译：时钟同步机制
公开(公告)号：US08385333B2
公开(公告)日：2013-02-26
申请号：US12495500
申请日：2009-06-30
申请人： Kevin Stanton , David J. Harriman
发明人： Kevin Stanton , David J. Harriman
IPC分类号： H04L12/28
CPC分类号： H04L67/1095 , G06F1/14
摘要： A method and apparatus for synchronizing time between a master device and a target device arranged across a network, wherein the target device communicates to the master device through a PCIe interconnect includes transmitting a first message at a first time from the master device to the target device, the first message including a message indicator; and receiving a reply message at a subsequent time from the target device to the master device, the reply message including the message indicator.
摘要翻译：一种用于同步跨越网络布置的主设备和目标设备之间的时间的方法和设备，其中所述目标设备通过PCIe互连与主设备通信包括：在第一时间从主设备向目标设备发送第一消息第一条消息包括消息指示符; 以及在从目标设备到主设备的后续时间接收回复消息，该回复消息包括消息指示符。

7. 发明申请

US20100329285A1 MECHANISM FOR CLOCK SYNCHRONIZATION 有权
标题翻译：时钟同步机制
公开(公告)号：US20100329285A1
公开(公告)日：2010-12-30
申请号：US12495500
申请日：2009-06-30
申请人： Kevin Stanton , David J. Harriman
发明人： Kevin Stanton , David J. Harriman
IPC分类号： H04J3/06
CPC分类号： H04L67/1095 , G06F1/14
摘要： A method and apparatus for synchronizing time between a master device and a target device arranged across a network, wherein the target device communicates to the master device through a PCIe interconnect includes transmitting a first message at a first time from the master device to the target device, the first message including a message indicator; and receiving a reply message at a subsequent time from the target device to the master device, the reply message including the message indicator.
摘要翻译：一种用于同步跨越网络布置的主设备和目标设备之间的时间的方法和设备，其中所述目标设备通过PCIe互连与主设备通信包括：在第一时间从主设备向目标设备发送第一消息第一条消息包括消息指示符; 以及在从目标设备到主设备的后续时间接收回复消息，该回复消息包括消息指示符。

8. 发明申请

US20100250792A1 OPPORTUNISTIC IMPROVEMENT OF MMIO REQUEST HANDLING BASED ON TARGET REPORTING OF SPACE REQUIREMENTS 有权
标题翻译：基于目标报告空间要求的MMIO请求处理的机会改进
公开(公告)号：US20100250792A1
公开(公告)日：2010-09-30
申请号：US12415913
申请日：2009-03-31
申请人： David J. Harriman , Andrew F. Glew
发明人： David J. Harriman , Andrew F. Glew
IPC分类号： G06F13/28
CPC分类号： G06F13/16 , G06F9/46 , G06F12/02 , G06F12/063 , G06F12/1027 , G06F13/14 , G06F15/16 , G06F2212/654
摘要： Methods and apparatus for opportunistic improvement of Memory Mapped Input/Output (MMIO) request handling (e.g., based on target reporting of space requirements) are described. In one embodiment, logic in a processor may detect one or more bits in a message that is to be transmitted from an input/output (I/O) device. The one or more bits may indicate memory mapped I/O (MMIO) information corresponding to one or more attributes of the I/O device. Other embodiments are also disclosed.
摘要翻译：描述了存储映射输入/输出（MMIO）请求处理的机会性改进的方法和装置（例如，基于空间要求的目标报告）。在一个实施例中，处理器中的逻辑可以检测要从输入/输出（I / O）设备发送的消息中的一个或多个位。一个或多个比特可以指示对应于I / O设备的一个或多个属性的存储器映射I / O（MMIO）信息。还公开了其他实施例。

9. 发明授权

US07752473B1 Providing a deterministic idle time window for an idle state of a device 有权
标题翻译：为设备的空闲状态提供确定性的空闲时间窗口
公开(公告)号：US07752473B1
公开(公告)日：2010-07-06
申请号：US11384681
申请日：2006-03-20
申请人： Seh W. Kwa , David J. Harriman
发明人： Seh W. Kwa , David J. Harriman
IPC分类号： G06F1/00
CPC分类号： G06F1/3203 , G06F1/3215 , G06F1/3246 , G06F1/3287 , Y02D10/171 , Y02D50/20
摘要： In one embodiment, the present invention includes a method for receiving at a target device a request for a deterministic idle window from an initiator device via an interconnect, determining whether to accept the request, e.g., based on an anticipated time until the target device's next activity, and sending an acknowledgment to the initiator device based on the determination. The initiator and target devices may enter an extended idle state based on the determination. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，本发明包括一种用于在目标设备处经由互连从发起者设备接收对确定性空闲窗口的请求的方法，例如，基于直到目标设备的下一个的预期时间来确定是否接受该请求活动，并且基于确定向发起者设备发送确认。基于该确定，发起者和目标设备可以进入扩展空闲状态。描述和要求保护其他实施例。

10. 发明授权

US06636912B2 Method and apparatus for mode selection in a computer system 有权
标题翻译：计算机系统中模式选择的方法和装置
公开(公告)号：US06636912B2
公开(公告)日：2003-10-21
申请号：US09414974
申请日：1999-10-07
申请人： Jasmin Ajanovic , David J. Harriman , David I. Poisner
发明人： Jasmin Ajanovic , David J. Harriman , David I. Poisner
IPC分类号： G06F1310
CPC分类号： H04L12/12 , Y02D50/40
摘要： According to one embodiment, a computer comprises a central processing unit (CPU), a first hub agent, a first hub interface coupled to the first hub agent, and a second hub agent coupled to the first hub interface. The first and second hub agents operate at a first data clocking rate determined by exchanging data clocking rate capabilities.
摘要翻译：根据一个实施例，计算机包括中央处理单元（CPU），第一集线器代理，耦合到第一集线器代理的第一集线器接口以及耦合到第一集线器接口的第二集线器代理。第一和第二中枢代理以通过交换数据时钟速率能力确定的第一数据时钟速率操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式