固态图像传感器(也称为“固态成像器”、“图像传感器”和“成像 器”)在许多领域和很多行业中有广阔的应用。固态图像传感器将接收到 的图像转换为表示所接收到的图像的信号。固态传感器的示例包括电荷耦 合器件(CCD)、光电二极管阵列以及互补金属氧化物半导体(CMOS) 成像器件(也称为“CMOS图像传感器”或“CMOS成像阵列”)。
固态图像传感器由半导体材料(例如硅或砷化镓)制造，并包括检测 光的(即光敏)元件(也称为“光检测器”或“光接收器”)组成的成像 阵列，所述成像阵列被互连以产生表示照明了器件的图像的模拟信号。典 型的成像阵列包括大量成行成列布置的光检测器，每个光检测器都产生光 电荷。光电荷是光子造成的，所述光子撞击到光检测器的半导体材料表面 上并产生数量与入射光子辐射成线性比例的自由载流子(电子-空穴对)。 来自每个象素的光电荷转换为电荷信号，所述电荷信号是表示能量水平的 电位，所述能量水平是从物体的相应部分反射并由固态图像传感器接收到 的。所得的信号或电位通过视频/图像处理电路进行读取和处理以产生表示 图像的信号。
近年来，CMOS图像传感器已经成为用于成像器的实用实现选择，并 且在价格和性能方面具有超过其他技术——例如CCD或电荷注入器件 (CID)——的优势。传统的CMOS图像传感器通常被构造成象素组成的 成像阵列，每个象素都包括光检测器和晶体管区域，如上所述，每个象素 都将输入的光转换为电信号。
用于CMOS图像传感器的一种类型有源象素设计方案常称为PIN二极 管象素(pinned-diode pixel)，包括四条电线(即“金属互连线”或“金 属互连段”)、光检测器(即光电二极管)和三个晶体管，即复位晶体 管、源极跟随器晶体管和存取控制晶体管(即“传送门”)。光电二极管 和晶体管位于硅衬底的有源区，所述硅衬底形成了象素的基底。金属互连 段中的两个布置在第一金属层(通常称为metal-1)中并向象素提供复位和 存取控制(“传送”)信号，所述第一金属层位于硅衬底上形成的多晶硅 层上方。
剩下的两个金属互连段以与前面的两个金属互连段垂直的方式位于第 二金属层(通常称为metal-2)中并向象素提供电源和列选择功能，所述第 二金属层位于覆盖第一金属层的电介质绝缘层上方。导电触点将metal-1 层耦合到多晶硅层，并耦合到硅衬底的有源区，导电过孔将metal-2层耦 合到metal-1层。触点和过孔使金属互连段可以彼此电连通并与象素的多 晶硅层和硅衬底电连通。在用于CMOS图像传感器的典型三晶体管有源象 素设计方案中，每个象素包括四条电线(即“金属互连线”或“金属互连 段”)以及三个晶体管，即复位晶体管、源极跟随器晶体管和选择晶体 管。两个金属互连段水平布置，提供行选择功能用于对象素进行复位或对 象素进行读取。另外两个金属互连段垂直布置(即基本上垂直于前面的两 个金属互连段)，提供列选择功能用于对象素进行读取和复位。
在传统的CMOS图像传感器中，象素结构的布置(包括光检测器、晶 体管区域和金属互连段、以及其他结构元件的相对定位)存在一些问题。 传统CMOS图像传感器表现出来的一个主要问题是象素光遮挡(也称为 “几何遮挡”)。象素光遮挡是在照射到象素的平均光线或主光线与正常 情况(即垂直于成像阵列的平面)相比严重偏离时造成的。在这种情况 下，位于光检测器上方金属层中的一个或多个象素元件可能使相当数量的 光受到遮挡而不能导向光检测器。结果，可能使所得图像的亮度严重降 低，造成图像质量不佳。

在一个方面，本发明提供了一种图像传感器，它包括衬底、至少一个 金属层以及以阵列形式布置的多个象素。每个象素包括布置在衬底中的传 感元件和布置在所述至少一个金属层中的至少一个金属互连线段。阵列包 括从光学中心延伸的一对垂直轴线，其中，对于从轴线之一向阵列的周围 边缘垂直延伸的象素线，所述线中连续成对象素的传感元件之间的间隔至 少等于有关的至少一个金属互连线段之间的间隔，其中对于所述线中至少 一对连续象素，传感元件之间的间隔比对应的至少一个金属互连线段之间 的间隔大一个渐增量。

参考下面的附图，可以更好地理解本发明的实施例。附图中的元件不 一定是按相互之间的比例绘制的。相同的标号表示相应的类似元件。
图1是总体上图示了CMOS成像阵列的方框图。
图2是图示了图1中CMOS成像阵列的象素的方框示意图。
图3是根据本发明，图2中象素的示例布局。
图4是图示了图3中部分象素的剖视图。
图5是图2中象素的示例布局，所述象素具有根据本发明的经过移动 的金属路线位置。
图6是图示了图5中部分象素的剖视图。
图7是图2中象素的示例布局，所述象素具有根据本发明的经过移动 的金属路线位置。
图8是图示了图7中部分象素的剖视图。
图9的流程图大体上图示了根据本发明，用于移动金属路线位置的过 程的一种实施例。
图10图示了根据传统象素结构一种示例的象素。
图11是图示了图10中部分象素的剖视图。
图12图示了根据本发明设置的图10中象素的一种实施例。
图13是图示了图12中部分象素的剖视图。
图14A是图示了根据传统结构的部分象素行的剖视图。
图14B是图示了根据本发明设置的部分象素行的剖视图。
图14C是图示了根据本发明设置的部分象素行的剖视图。
图15A是图示了根据本发明设置的部分象素行的剖视图。
图15B是图示了根据本发明设置的部分象素行的剖视图。

下面的具体实施方式参考了构成其一部分的附图，附图中以示例性方 式示出了可以用于实现本发明的具体实施例。为此，方向性术语(例如 “顶部”、“底部”、“前方”、“后方”、“前面的”、“后面的” 等)是参考正在说明的(多幅)附图的方向而使用的。由于本发明各实施 例的元件可以定位到多种不同的方向，所以方向性术语只是为了示例目的 而不是限制性的。应当明白，在不脱离本发明范围的情况下，也可以采用 其他实施例，或者进行结构上或逻辑上的变化。因此，下面的具体实施方 式不应以限制性的方式来理解，本发明的范围由权利要求来限定。
图1的方框图总体上图示了CMOS成像阵列30，CMOS成像阵列30 包括以多个行、列的方式布置的多个象素32，每个象素32根据所接收到 的表示图像的光而产生光电荷。象素32产生的光电荷是光子造成的，所 述光子撞击到光检测器(例如光电二极管和光电门)的半导体材料表面上 并产生数量与入射光子辐射成线性比例的自由载流子(电子-空穴对)。如 下面将要更详细地说明的，根据本发明，每个象素32包括金属互连段和 过孔，所述金属互连段和过孔可以根据它们对阵列30的光学中心的相对 位置而移动，以使入射到半导体材料上的光子辐射增加。
图2是图示了象素32一种示例结构的示意图，象素32通常称为埋栅 光电二极管型(buried-gated photodiode type)象素。象素32包括光检测器 42、存取控制晶体管40(常称为“传送门”)、复位晶体管44以及源极 跟随器晶体管46。传送门40的栅极耦合到存取控制或传送(TX)线48， 源极耦合到光电二极管(PD)42，漏极耦合到浮置扩散区域(FD)50。 复位晶体管44的栅极耦合到复位(RST)线52，源极耦合到FD 50，漏极 耦合到电源线(PVDD)54。源极跟随器晶体管46的栅极耦合到复位晶体 管44的源极，其源极耦合到列或位(BIT)线56，漏极耦合到PVDD 54。尽管只图示了一个象素32，但是TX线48和RST线52经过阵列30 中指定行的所有象素延伸，PVDD线54和BIT线56经过阵列30中指定列 的所有象素延伸。
根据经过TX线48和RST线52接收到的信号，象素32以积分和读 出这两种模式工作。最初，象素32处于复位状态，传送门40和复位晶体 管44处于导通状态。为了开始积分，复位晶体管44和传送门40被关断。 在积分期间，PD 42积累与光子辐射成比例的光生电荷，所述光子辐射是 穿过象素32一些部分传播并入射到光检测器42上的。
在象素32的积分进行了期望时间长度之后，导通复位晶体管44并在 BIT线56经过源极跟随器晶体管46对FD 50的复位电平进行采样。随 后，导通传送门40并将积累的电荷从PD 42传送到FD 50。电荷的传送使 得FD 50的电位偏离复位值而到达取决于积累电荷的信号值，所述复位值 约等于PVDD线54的电平减去阈值电压。然后在BIT线56经过源极跟随 器晶体管46对信号值进行采样，即读取。采样的信号值与采样的复位值 之间的差构成了对于象素32的图像信号，这个差与入射到PD 42上的光 强度成比例。
在将象素32所在的象素行读出之后，FD 50回到地电平，使源极跟随 器晶体管46关断。由于每列象素所有的源极跟随器晶体管构成了线或 (wired-or)电路，所以FD 50回到地电平确保了指定列中一次只有一个 源极跟随器晶体管会导通。将PVDD 54暂时驱动到低电平(通常是地电 位)，然后使RST 52脉动到高电平——这样会接着将指定行中每个象素 的浮置扩散区域(例如FD 50)设定到PVDD 54的电平(如前所述已被驱 动到地电位)，通过上述方式可以使FD 50回到地电位。
图2所示的象素32位于接近阵列30光学中心的区域60(见图2) 时，其布局的一种示例如图3所示。象素32的元件布置在覆盖于硅衬底 上方的各个层中，所述硅衬底形成了象素32的“基底”。在图示的示例 中，参考图例70，象素32包括覆盖在硅衬底上的多晶硅层(“poly”) 72、位于poly 72上方的第一金属层(“metal-1”)74和位于poly 72上方 的第二金属层(“metal-2”)76。电介质绝缘层(未示出)位于poly 72 与metal-174之间，还位于metal-174与metal-276之间。象素32包括另 外的材料层，这些层将为了便于图示而不在此进行说明和讨论。
PD 42、FD 50和晶体管的有源区78布置在硅衬底的有源区(即掺杂 区)中。标号80所示触点提供了将metal-174耦合到晶体管有源区78、 以及将metal-174耦合到poly 72的导电路径。标号82所示过孔提供了将 metal-276耦合到metal-174的导电路径。
TX线48和RST线52布置在metal-174中，PVDD线54和BIT线56 布置在metal-276中，这些线分别在象素32上水平和垂直(相对于图3) 延伸。Poly 72的线段90位于PD 40和FD 50上方，形成传送门40的栅 极。TX线48经过触点92耦合到poly 72的线段90。Poly 72的线段94位 于有源区78上方，形成复位晶体管44的栅极，并延伸且由触点96耦合到 RST线52。Poly 72的线段98位于有源区78上方，形成源极跟随器46的 栅极。Metal-174的线段100中第一末端由触点102耦合到有源区78中复 位晶体管44的源极，第二末端由触点104耦合到poly 72的线段98，从而 将复位晶体管44的源极耦合到源极跟随器晶体管46的栅极。复位晶体管 44的源极经过有源区78耦合到FD 50。
PVDD线54由过孔106耦合到metal-174的线段108中第一末端，线 段108接着在第二末端由触点110耦合到复位晶体管44和源极跟随器晶体 管46它们的漏极。BIT线56由过孔112耦合到metal-174的线段114中第 一末端，线段114接着在第二末端由触点116耦合到源极跟随器晶体管46 的源极。相邻象素的光检测器以标号120表示。
应当注意，所包括的图3是为了示意性目的，并未按比例绘制。这 样，元件尺寸、元件之间的间距以及元件彼此之间的相对位置为了便于图 示而进行了夸大，并不精确代表实际象素结构。
还应当注意，过孔(例如过孔106和112)和触点(例如96、102、 104等)可以概述为层间连接元件。正如其名称所表示的，这些层间连接 元件用作对彼此不接触的层进行电耦合的“通路”。术语“过孔”和“连 接”只是为了将metal-1层和metal-2层之间的连接与metal-1层和硅衬底 和/或多晶硅层之间的连接区分开来而示意性使用的。
图4是图3所示象素32的剖视图。阵列30的表面以及硅衬底32的表 面分别用标号126、128表示，PD 42和那些晶体管的有源区78位于所述 硅衬底中。隔离区129将象素32与相邻象素122分隔开来。为了便于图 示，并未将图3中象素32的元件全部示出，也未示出其他象素元件(例 如微透镜、彩色滤光器和各种透明的电介质层)。与图3一样，图4同样 仅仅是为了示意性目的。
如上所述，图3和图4所示的象素32位于与阵列30光学中心130接 近的区域60(参见图1)。光轴130与基准线一致，所述基准线垂直于表 面126并穿过阵列30的中心。如图所示，PVDD线54、过孔106和过孔 112分别位于距离象素32中接近PD 42的边缘138的距离140、距离142 和距离144。BIT线56位于距离PVDD线54的距离148处。
大体上说，图4的象素32是以传统方式设置的，其中metal-276的 PVDD线54和BIT线56、metal-174的线段108和114以及过孔106和 112位于晶体管有源区78和隔离区129上方，以使PD 42与表面126之间 的区域没有金属互连结构，从而使射向PD 42的光不会被这种障碍物所 “阻挡”。在大多数传统成像阵列中，图3和图4所示象素32的传统象素 结构对于阵列中所有象素都是一样的。换句话说，阵列30的每个象素都 以固定间距同样地布置。因此，从边缘138到PVDD线54、过孔106、过 孔112的距离140、142和144，以及PVDD线54与BIT线56之间的距离 146对于阵列中的每个象素都是一样的。
当象素32接近光轴130(例如处于区域60中)时，入射到阵列30的 表面126上的一束入射光线160中主光线角度或平均光线角度基本上与表 面126正交(即与其垂直)。于是，图3和图4所示象素32的传统结构在 允许入射光线160到达PD 42这方面有效。
但是在离开光轴130一段距离的情况下，入射到表面126上的一束入 射光线的主光线角度将偏离直角。通常，主光线角度与直角的偏离量随着 离开光轴130的距离而以非线性方式增加，在接近阵列30边缘处(即离 光轴130距离最远处)出现最大值。这种偏离主要是由采用成像阵列30 的成像装置(未示出)使用的镜头中通常所称的“非远心”造成的。这种 偏离导致图3和图4中象素32的传统象素结构(主要是metal-276的元 件)产生了对有关的光检测器PD 42或相邻象素的光检测器的遮挡(即 “几何遮挡”)，并且这种遮挡效应随着象素远离光轴130而更加恶化。 遮挡降低了象素接收到的光强度，特别是接近成像阵列30边缘的那些象 素。这些象素与接近光轴130的那些象素相比，由于通常所称的渐晕(由 镜头的余弦倒数特性造成)，感受到的光强度本来就较低。
例如，如果具有图4中传统结构的象素32位于阵列30的区域62而不 是区域60(见图1)，则如那束入射光线162所示，入射到表面126上的 光的主光线角度会严重偏离直角。结果，在位于区域62时，metal-276的 BIT线56对入射到相邻象素122的光检测器120的光造成了阻挡，从而降 低了相邻象素122所产生的图像亮度。
与之类似，如果具有图4中传统结构的象素32位于阵列30的区域 64，所述区域64与区域62位于光轴130的相反面(见图1)，则如那束 入射光线164所示，入射到表面上的光的主光线角度会严重偏离直角(与 区域62处的偏离相比，大小相同但角度相反)。结果，在位于区域64 时，metal-276的PVDD线54阻挡了入射到PD 42的光，从而降低了象素 32所产生的图像亮度。
根据本发明，如下图5到图8所示，metal-2的元件以及象素32的相 应过孔(即图示示例中的PVDD线54、BIT线56和过孔110、112)根据 其离开光轴130的距离以及相对于光轴130的位置(即相对于图1在右侧 还是左侧)而朝向光轴130移动。根据本发明使metal-2的元件及其相应 过孔朝向成像阵列30的光学中心移动使得与传统象素结构有关的遮挡减 小了。
与metal-276的元件相比，metal-174的元件(例如线段100)位置与硅 衬底的表面128更接近而离成像面126更远。这样，metal-174的元件通常 对几何遮挡效果几乎没有影响。几何遮挡通常是由metal-174上方更接近成 像面126的层中的象素元件造成的，例如此处所述metal-276的元素。但 是，在某些象素结构中，metal-174的元件也可能带来几何遮挡效果。这 样，尽管这里是针对metal-276的元件及有关的层间连接元件进行说明的， 但是本发明的教导(如下面将要更详细地说明的)也可以适用于metal-174 的元件及有关的层间连接元件。在象素结构采用了metal-1和metal-2上方 的金属层时，本发明的教导也可以适用于这些附加层中的元件。
图5和图6图示了位于成像阵列30的区域62时，根据本发明的象素 32的一种示例布局。如图所示，metal-276的PVDD线54和BIT线56及 相应的过孔110、112，与象素32位于位置60时它们的相应位置(如图3 和图4所示)相比，朝向边缘138移动了一段移动距离200。移动距离 200的大小取决于象素32离成像阵列30光学中心130的距离。移动距离 200的方向取决于象素32对光学中心130的相对位置。由于图5和图6中 象素32的边缘138面对着光学中心130，所以移动距离200的方向朝向边 缘138(即向着图1、图5和图6中的“左侧”)。
再参考图4，PVDD线54以及过孔106、112各自与边缘138之间的 距离240、242和244跟距离140、142和144相比，小了一段等于移动距 离200的量。由于BIT线56也朝向边缘138移动了移动距离200，所以 PVDD线54与BIT线56之间的距离256等于距离156。如图5和图6所 示，metal-174的段108、114的位置和尺寸也进行了相应调整。
如图6所示，在metal-276的PVDD线54、BIT线56以及相应的过 孔106、112朝向边缘138移动了移动距离200的情况下，那束入射光线 162不再受到阻挡，而是具有通向相邻象素122的PD 120的无阻路径。另 外，即使metal-276的PVDD线54位于PD 42与表面126之间，入射到象 素32上的一束光线(未示出)也具有与那束光线162相似的主光线角 度，因此不会被PVDD线54阻挡。
图6和图7图示了在位于成像阵列30的区域64时，根据本发明的象 素32的一种示例布局。如图所示，metal-276的PVDD线54和BIT线 56，与象素32位于区域60时它们的相应位置(如图3和图4所示)相 比，向远离边缘138的方向移动了一段移动距离300。与象素32位于区域 62(如图5和图6所示)时一样，移动距离300的大小和方向分别取决于 象素32离开成像阵列30的光学中心130的距离以及象素32相对于光学中 心130的相对位置。由于图7和图8中象素32的边缘138面对着离开光学 中心130的方向，所以移动距离300的方向是远离边缘138(即向着图 1、图7和图8中的“右侧”)。在图示的示例中，区域64与区域62离开 阵列30的光学中心130的距离基本相等。
但是，与象素32位于区域62的情况(如图5和图6所示)不同，只 有与BIT线56有关的过孔112朝向光学中心130(即向右)移动了移动距 离300。由于象素在硅衬底中排列很紧密，所以光检测器和晶体管有源区 (例如PD 42和有源区78)、晶体管(例如复位晶体管44和源极跟随器 晶体管46)以及有关触点(例如触点102、104、110和116)的位置处在 基本固定的位置。于是，将复位晶体管44的源极耦合到源极跟随器晶体 管46的栅极的metal-172的线段100也处在基本固定的位置。
由于过孔106通过metal-172的线段108将PVDD线54耦合到复位晶 体管44和源极跟随器晶体管46它们的漏极，所以过孔106不能随着 PVDD线54一起移过移动距离300，因为这样的移动要求metal-172的线 段108延伸跨过metal-172的线段100。于是，过孔106也处在基本固定 的位置。因此，为了在移动过的PVDD 54与复位晶体管44和源极跟随器 晶体管46的漏极之间保持电连接，给象素32添加了metal-276的跨接元 件360来将PVDD 54耦合到过孔112。
在一种实施例中，跨接元件360与PVDD 54相接并从PVDD 54到过孔 106延伸一段至少等于移动距离300的距离。尽管跨接元件图示为从PVDD 54以直线方式延伸，但是在其他实施例中它可以包括弯折和拐角，以免跟可 能位于PVDD 54与过孔106之间的其他象素元件(未示出)冲突。
再参考图4，PVDD线54和过孔112各自与边缘138之间的距离 340、344比距离140、144大一段等于移动距离300的量。由于BIT线56 也从边缘138移开了移动距离300，所以PVDD线54与BIT线56之间的 距离356等于距离156。如图7和图8所示，metal-172的线段114已经延 伸了移动距离300。
如图8所示，在metal-276的PVDD线54和BIT线56远离边缘138移 动了移动距离300的情况下，那束入射光线164不再受到阻挡，而是具有通 向PD 42的无阻路径。另外，即使metal-276的BIT线56位于表面126与相 邻象素122的PD 120之间，入射到象素32上的一束光线(未示出)也具有 与那束光线164相似的主光线角度，因此不会被BIT线56阻挡。
如上所述，入射到成像阵列30上的光的主光线角度在整个成像阵列 30上随着离开光轴130的距离而非线性变化，沿成像阵列30的边缘出现 最大偏离。这样，对于阵列30中每个象素32，其metal-276移动距离的 大小取决于该象素离开光轴130的距离。移动距离的大小还取决于metal-2 76离开表面126的距离。因此，通常情况下，位置离光轴130更远的象素 32与位置较接近光轴130的象素相比，移动距离更大。而且，由于在阵列 30上主光线角度对直角的偏离量非线性，移动距离的大小也随着进一步远 离光轴130而非线性地增大。
图9是图示了过程400一种示例实施例的流程图，所述过程400用于确 定待制造的象素阵列中每个象素(例如阵列30的象素32)的移动距离。过 程400开始于步骤402。在步骤404，确定与待制造的成像阵列有关的参数/ 数据，所述参数/数据包括例如下述信息：成像阵列中列(C)的数目“m” 和行(R)的数目“n”、阵列象素的“传统”结构或基本结构(例如图3 和图4的象素32，也包括描述象素结构的尺寸)、与阵列将采用的镜头结 构有关的数据(包括与镜头有关的主光线角度的非线性特性)。
在步骤406，将列计数器(C)和行计数器(R)的值各自设定为值 “1”。在步骤408，根据步骤404中输入的阵列尺寸，确定阵列的光学中 心。根据C和R的值，确定当前象素(R，C)离光学中心的距离。
在步骤410，根据步骤408中确定的离开光学中心的距离以及来自步 骤404的主光线角度非线性特性和基本象素结构尺寸，确定当前象素 (R，C)的metal-2元件的移动距离(SD)。
在步骤410，过程400查询SD是否大于或等于零。如果对查询的回 答是“否”，则过程400前进到步骤414。在步骤414(还要参考图1、图 5和图6)，由于SD小于零，所以当前象素(R，C)位于光学中心的 “右侧”，metal-2线段要向“左侧”移动。这样，没有固定晶体管或连接 元件(例如图3的线段100)对与metal-2线段有关的过孔造成阻碍，过孔 要移动与相应的metal-2线段相同的SD。然后过程400前进到步骤416。
如果在步骤412中对查询的回答是“是”，则过程400前进到步骤 418。在步骤418(还要参考图1、图5和图6)，由于SD大于零，所以 当前象素(R，C)位于光学中心的“左侧”，metal-2线段要向“右侧” 移动。这样，就有固定晶体管和/或连接元件(例如图7的线段100)对与 metal-2线段有关的过孔造成阻碍。这样，当前象素(R，C)中未受阻挡 的过孔应该移动与相应的metal-2线段相同的SD，而其运动受到阻挡的那 些过孔应该留在其“基本”位置。
然后过程400前进到步骤420，其中向当前象素(R，C)的象素结构 添加跨接元件，将固定过孔耦合到相应的移动过的metal-2线段。在一种 实施例中，跨接元件的长度基本上等于当前象素(R，C)的SD。然后过 程400前进到步骤416。
在步骤416，过程400查询行计数器“R”是否等于待制造的阵列中行 的数目“n”。如果对查询的回答是“否”，则尚未确定当前行“R”中所 有象素的移动距离，过程400前进到步骤422。在步骤422，行计数器 “R”的值增加“1”，过程400返回步骤408，对当前列“C”中的下一 个象素重复进行上述过程。
如果在步骤416中对查询的回答是“是”，则已经确定了当前列 “C”中所有象素的移动距离，步骤400前进到步骤424。在步骤424，过 程400查询列计数器“C”是否等于待制造的阵列中列的数目“m”。如果 对查询的回答是“否”，则尚未确定待制造的阵列中所有象素列的移动距 离，过程400前进到步骤426。在步骤426，列计数器“C”的值增加 “1”，过程400返回步骤408，确定下一列中所有象素的移动距离。如果 在步骤424中对查询的回答是“是”，则已经确定了待制造的阵列中所有 象素的移动距离，过程400结束，如步骤428所示。
可以使用计算机系统上的计算机程序来进行上述过程。例如，可以通 过对有关的镜头系统进行建模来确定入射到阵列30各个象素32上的光线 束的特性(例如主光线角度)。然后，可以根据相应的光线束特性来确定 metal-2线段、相应的过孔以及所需的跨接元件的设置，以便对象素工作参 数(例如入射到光检测器上的光辐射)进行优化。可以自行开发软件，不 过也可以买到可以用来进行上述过程的产品，这种产品的一种示例是 CADENCE IC Design Tools中的SKILL SCRIPT。
通过如上所述对金属互连线段和相应的过孔进行移动，减小了对象素 阵列中光检测器的遮挡，从而提高了图像传感器所获取图像的亮度。另外 根据本发明，通过确定并提供跨接元件，在对与固定电路元件(例如过 孔)有关的金属互连线段进行移动的同时保持了与象素元件间所需的电连 通关系。
尽管以此方式移动金属互连线段减少了遮挡，但是随着象素尺寸的持 续减小，将金属互连线段向阵列的光学中心移动同时在象素元件之间保持 所需的可用间隔变得越来越难。另外，为了易于制造阵列并易于将阵列连 接到周边电路，传统阵列中这些金属互连线路或金属互连线段通常有固定 间隔(即具有固定的间距)并在整个阵列中线性延伸。例如，参考图1、 图2和图3A，TX线48和RST线52延伸过成像阵列30中的每行象素， 而PVDD线54和BIT线56延伸过成像阵列30中的每列象素。通过将每 个象素的互连线段向阵列的光学中心单独移动，金属互连线段不再在整个 阵列中线性延伸，并不再有固定间距，因此使得阵列更难于制造并与周边 电路连接。
考虑到上述因素，在根据本发明的图像传感器一种实施例中，一个或 多个层中的金属互连线段以第一间距设置，而光电二极管、有关的晶体管 以及互连线段以大于第一间距的第二间距设置。如下面将要更详细说明 的，通过采用渐增式地大于第一间距的第二间距，每个象素的光电二极管 和有关电路渐增式地位于比处于第一间距的有关金属互连线段离阵列的光 学中心更远处。结果，随着远离阵列光学中心，象素的光电二极管和有关 电路位置逐渐远离第一间距的有关金属互连线段。从而使对象素中光电二 极管的遮挡减少，同时保持金属互连线段处于固定间距以保持易于连接到 周边电路。
图10概括性图示了一对连续象素(例如象素行434的象素432a和 432b)的示例布局，象素行434以大体垂直于光轴436的方式延伸，光轴 436与光轴438一起从成像阵列30的光学中心439沿切向延伸(见图 1)。如图所示，象素432a和432b各自包括的元件和结构与图2和图3所 示象素32中所示的相似。
象素432a和432b的元件布置在覆盖于硅衬底上方的各个层中，所述 硅衬底形成了成像阵列30的“基底”。参考图例470，成像阵列30包括 覆盖在硅衬底上的多晶硅层(“poly”)472、位于poly 472上方的第一金 属层(“metal-1”)474和位于poly 472上方的第二金属层(“metal- 2”)476。电介质绝缘层(未示出)位于poly 472与metal-1474之间，还 位于metal-1474与metal-2476之间。成像阵列30和象素432a、432b可以 包括另外的层，这些层将为了便于图示而不在此进行说明和讨论。
象素432a和432b中的光电二极管(PD)442a和442b、浮置扩散 (FD)450a和450b、以及晶体管(即传送门、复位晶体管和源极跟随器 晶体管，见图2)的有源区478a和478b布置在硅衬底的有源区(即掺杂 区)中。触点480提供了将metal-1474耦合到晶体管有源区478、以及将 metal-1474耦合到poly 472的导电路径。过孔482提供了将metal-2476耦 合到metal-1474的导电路径。
传送(TX)线448和复位(RST)线452布置在metal-1474中，并延 伸过象素432a、432b和行434的所有其他象素。电源(PVDD)线454a、 454b和位(BIT)线456a、456b布置在metal-2476中，并分别延伸过象 素432a、432b和有关象素列中的所有其他象素。Poly 472的线段490a、 490b分别位于PD 440a、440b和FD 450a、450b上方，形成象素432a、 432b的传送门。TX线448经过触点492a、492b分别耦合到poly 472的线 段490a、490b。
Poly 472的线段494a、494b分别位于相应的有源区478a、478b上 方，形成象素432a、432b中复位晶体管的栅极，并延伸且由触点496a、 496b耦合到RST线452。Poly 472的线段498a和498b分别位于有源区 478a和478b上方，形成象素432a、432b中源极跟随器的栅极。
Metal-1474的线段500a和500b中的第一末端由触点502a、502b分别 耦合到有源区478a和478b中复位晶体管的源极，第二末端由触点504a和 504b耦合到poly 472的线段498a和498b，从而将复位晶体管的源极耦合 到相应的源极跟随器晶体管的栅极。复位晶体管的源极经过有源区478a和 478b分别耦合到FD 450a和450b。
PVDD线454a和454b由过孔506a和506b分别耦合到metal-1474的 线段508a和508b中的第一末端，线段508a、508b接着在第二末端由触点 510a和510b分别耦合到有源区478a、478b中复位晶体管和源极跟随器晶 体管的漏极。BIT线456a和456b由过孔512a和512b分别耦合到metal-1 474的线段514a和514b中的第一末端，线段514a和514b接着在第二末端 由触点516a和516b分别耦合到相应的源极跟随器晶体管的源极。
应当注意，所包括的图10和图11是为了示意性目的，并未按比例绘 制。这样，元件尺寸、元件之间的间距以及元件彼此之间的相对位置为了 便于图示而进行了夸大，并不精确代表实际象素结构。还应当注意，过孔 (例如过孔506和512)和触点(例如492、496、502、504等)可以概述 为层间连接元件。正如其名称所表示的，这些层间连接元件用作对彼此不 接触的层(例如poly 472和metal-1474)进行电耦合的“通路”。术语 “过孔”和“连接”只是为了将metal-1474和metal-2476之间的连接与 metal-1474和poly 472之间的连接区分开来而描述性使用的。
图11图示了图10所示象素432a和432b的剖视图。与上面的图10一 样，图11仅仅是为了示意性目的，并未按特定比例或尺寸绘制。为了便 于图示，只示出了图10的象素432a、432b中一些部分，而未将象素 432a、432b和成像阵列30的所有元件(例如微透镜、彩色滤光器和各种 透明的电介质层)都示出。如上所述，象素432a和432b包括象素行434 中一对连续象素，象素行434始于光轴436并以大体垂直的方式延伸过成 像阵列30(见图1)。对于图1、图10和图11，象素432a和432b从y光 轴436基本上沿水平方向向左延伸。
阵列30的表面和半导体衬底分别以标号526、528表示。PD 442a、 442b和晶体管有源区450a、450b图示为设置并定位于衬底528中。隔离区 域529a将象素432a的PD 442a与象素432b的相邻元件隔离开来，隔离区域 529b将象素432b的PD 442b与行434中下一象素(未示出)隔离开来。
图10和图11中象素432a、432b的布局概括性图示了传统象素结构的 一种示例，其中象素结构的元件尽可能多地位于PD 442a、442b与表面 526之间的垂直空间之外，以使入射到表面526的光不会被PD 442a、442b 阻挡。这样，metal-2476的PVDD线454a和BIT线456a、metal-1474的 线段494a和496a、poly 472的线段500a、508a和514a、触点496a和 504a、以及过孔506a和512a位于象素432a的有源区478a和隔离区520a 上方。与之类似，metal-2476的PVDD线454b和BIT线456b、metal-1 474的线段494b和496b、poly 472的线段500b、508b和514b、触点496b 和504b、以及过孔506b和512b位于象素432b的有源区478b和隔离区 520b上方。
图10和图11还图示了根据传统阵列结构的阵列30，其中，阵列的所 有象素(例如象素432a和432b)都具有基本上相同的结构(参见下面的 附图14A)。这样，对于阵列中的所有元素来说，阵列中任意给定象素的 相同元件之间间距基本上相同。例如，如图10和图11所示，象素432a中 PVDD线454a与BIT线456a之间的间距520a和PVDD线454a与PD 442a之间的间距522a，分别等于PVDD线454b与BIT线456b之间的间 距520b和PVDD线454b与PD 442b之间的间距522b。如图10和图11所 示，象素432a和432b的间距520a、520b以及间距522a、522b分别被图 示为等于距离D1和D2。
同样根据传统阵列结构，在整个阵列中，阵列30的所有象素彼此之 间处于基本上相同的期望间隔或期望间距。传统图像传感器阵列采用的标 准间距示例为7.4μm(微米)、5.49μm和3.3μm。这样，相邻象素的相同 元件之间的象素间间隔或间距基本上等于期望的象素间距。例如，如图10 和图11所示，象素432a和象素432b中BIT线456a与456b之间的间距 524以及PD 442a与442b之间的间距526各自基本上等于阵列30的期望 间距DP。另外，光电二极管与相邻象素元件之间的隔离区至少保持在最小 间隔DMIN。例如，PD 442a与象素432b中元件之间的隔离区529a被图示 为具有等于DMIN的间隔532。
此处所用的术语“传感元件”是给定象素的光电二极管和有关晶体管 以及内部连接元件的合称，术语“内部连接元件”表示给定象素内局部使 用的金属和多晶硅元件，所述金属和多晶硅元件用于将光电二极管和有关 的晶体管彼此耦合、并将其耦合到延伸过整个阵列并对给定行或列中所有 象素进行互连的金属互连线段或线路。例如，在一种实施例中，图10和 图11的象素432a的内部连接线段包括多晶硅472的线段490a、494a和 498a、metal-1474的线段500a、508a和514a、触点492a、502a、504a、 510a和516a、以及过孔506a，它们将PD 442a和有源区478a的晶体管彼 此耦合并耦合到互连线路TX 448、RST 452、PVDD 454a和BIT 456a。
这样，在一种实施例中，象素432a的传感元件530a包括PD 442a、 有源区478a的晶体管、以及上述内部连接元件。与之类似，象素432b的 传感元件530b包括PD 442b、有源区478b的有关晶体管、以及那些内部 连接元件，所述内部连接元件将PD 442b与有源区478b的有关晶体管彼 此耦合并耦合到互连线路TX 448、RST 452、PVDD 454b和BIT 456b。这 样，根据图10和图11所示的传统象素和阵列结构示例，象素432a和 432b中BIT线456a与456b之间的间距524基本上等于传感元件530a与 530b之间的间距526，每个间距基本上等于阵列30的期望间距DP。
由于与上面针对图3和图4所述类似的原因，当象素432a、432b位置 接近光学中心439(见图1)时，入射光线束(例如光线束560a、560b) 中主光线角度或平均光线角度基本上与表面526正交，图10和图11的象 素432a、432b在允许入射光线到达PD 442a、442b这方面很有效。但是在 象素432a、432b位置偏离光学中心439(如图1所示)的情况下，入射到 表面526上的入射光线束(例如入射光线束562a、562b)的主光线角度将 偏离直角。偏离量取决于若干因素，例如象素离光学中心的距离和与阵列 有关的光学系统，通常在阵列边缘处出现最大偏离量。如入射光线束 562a、562b所示，这种偏离造成象素结构中的元件(例如PVDD线 454a、454b)阻挡入射光并对部分PD 442a、442b造成“遮挡”。
考虑到上述因素，图12和图13图示了根据本发明的成像阵列30中象 素432a和432b的一种实施例，其中传感元件530a与530b之间的间距 526比metal-2 476的PVDD线454a和454b之间的间距524大一个渐增量 (Δ)。与图10和图11所示传统结构相比，metal-2 476的线路之间的间 距保持不变，使得PVDD线454a与454b之间的间距524仍为间距DP， PVDD线454a与BIT线456b之间的间隔以及PVDD线454b与BIT线 456b之间的间隔仍为距离D1。
但是，象素432a和432b中传感元件530a和530b之间的间距526等 于间距DP加上渐增量Δ。结果，象素432a中PVDD 454a与PD 442a之间 的间隔522a和象素432b中PVDD 454b与PD 442b之间的间隔522b，相 对于图10和图11所示传统象素和阵列结构增大了。如图所示，象素432a 中PVDD 454a与PD 442a之间的间隔522a等于距离D1加上渐增量Δa， 象素432b中PVDD 454b与PD 442b之间的间隔522b等于距离D1加上渐 增量Δb。
在一种实施例中，在整个阵列上，传感元件之间的间距比metal-2互 连线段之间的间距多出所述渐增量Δ(如下面的图14B进一步图示的)， 则通过间距Δ的渐增式增加，以及渐增量Δa和Δb随着远离光轴436而增 大，渐增量Δb会比渐增量Δa大。在一种实施例中(如下面的图14C进一 步图示的)，渐增量Δb可以等于渐增量Δa。
如图13所示，通过使PVDD 454a与PD 442a之间的间隔522a和 PVDD 454b与PD 442b之间的间隔522b渐增式增大，减少了PVDD 454a 和454b对PD 442a和442b造成的遮挡，从而增大了象素在积分周期期间 积累的电荷量并增大了成像阵列30产生的图像亮度。另外，随着离光学 中心距离越来越远，通过使各个象素的光电二极管到所述有关金属互连线 段的距离渐增式变远，光电二极管可以接收到在其他情况下可能不期望地 入射到相邻象素上的那些入射光，从而可能减轻象素的串扰。
由于传感元件530a和530b之间的间距526渐增式增大Δ；PD 442a与 象素432b的元件(例如多晶硅472的线段498b)之间的间隔532也增大 了渐增量Δ，使间隔532等于DMIN与渐增量Δ之和。另外，应当注意，跨 接元件534a和534b分别从PVDD线454a和454b延伸以移动过孔506a和 506b，以便维持离开metal-1474的线段500a和500b一段所需的间隔。
在一种实施例(未示出)中，由于隔离间隔532比DMIN大渐增量Δ， 所以PD 442a的尺寸增大了渐增量Δ，从而使PD 442a能够接收到更多的 入射光。例如，再参考下面的图14B，在整个阵列上传感元件之间的间距 大于金属互连线段之间的间距时，可以增大象素行中每个象素的尺寸。
图14A是象素行600一部分的简化剖视图，所述象素行600图示为象 素632a到632g，从光轴636向成像传感器的周围边缘638延伸，这些象 素是所述成像传感器的组成部分。每个象素632包括相应的传感元件 630、PVDD线654以及BIT线656。如图14A所示，象素632的行600包 括传统结构，其中PVDD线654与BIT线656之间的间距624以及连续的 各对传感元件630之间间距626都等于间距“DP”。这样，对于每个象素 632，传感元件630相对于相应的PVDD线654都处于相同的位置，如虚 线628a所示，虚线628a图示了传感元件630a的边缘与象素632a的 PVDD线654a之间是基本对准的。
图14B是根据本发明一种实施例的象素行600的简化剖视图。如图所 示，连续各对象素632的传感元件630之间间距626比相应的PVDD线 654与BIT线656之间间距624大渐增量Δ。如图所示，连续各对象素632 的PVDD线654与BIT线656之间的间距624被图示为等于间距DP，而 传感元件之间的间距626被图示为等于DP与渐增量Δ之和。
结果，从象素632b开始，沿着远离光轴636的方向，每个传感元件 630都相对于相应的PVDD线654位于或“偏移”了额外的渐增量Δ。换 句话说，在传感元件630仍然与相应的PVDD线654a如虚线628a所示基 本对准(即偏移距离为零)的同时，传感元件630b相对于PVDD线654b 偏移了等于渐增量Δ的偏移距离628b，传感元件630c相对于相应的PVDD 线654c偏移了等于两倍渐增量Δ(即2Δ)的偏移距离628c，以此类推， 直到象素632g的传感元件628g相对于相应的PVDD线654g偏移了等于 六倍渐增量Δ(即6Δ)的偏移距离628g。这样，传感元件630相对于相应 的PVDD线654的偏移距离随着象素632离开光轴636(以及离开阵列的 光学中心)的距离而增大。
在图14B所示的实施例中，渐增量Δ是常数，使得连续的各对象素 632之间的偏移距离628随着离开光学中心636的距离以线性方式增大。 但是，入射到象素632的行600上的入射光线束(例如图11中的光线束 562a)，其主光线角随着传感元件630离阵列表面(例如图11中表面526 所示)的距离的变化关系通常不是线性函数。因此，在本发明的其他实施 例中，渐增量Δ可以不是常数值，并可以在整个行600中随着离开光学中 心636的距离非线性增大，使连续各对象素632之间的偏移距离628也随 着离开光学中心636的距离以非线性方式增加。
同样，成像阵列通常是根据设计网格来配置的。例如，在0.25微米 CMOS中，通常最小的设计网格是0.01μm。如上所述，偏移或“移动”量 628取决于各种因素，包括象素离阵列光学中心的距离、衬底或象素基底 与金属互连线段(例如PVDD线、BIT线、TX线和RST线)的距离、以 及与传感器有关的光学器件。参考图14B，例如设设计网格为0.01μm，则 可能不会是每个象素632的最佳偏移距离628都遵循该设计网格。例如， 对于传感元件630b，从象素632b的PVDD线654b偏离的最佳偏移距离 628b可以确定为0.005μm，这要求象素632a的传感元件630a与象素632b 的传感元件630b之间的间距626a比PVDD线654a与BIT线656a和 PVDD线654b与BIT线656b之间的间距624a大0.005μm的渐增量Δ。这 样的距离不能遵循0.01μm的设计网格。
考虑到上述因素，在一种实施例中，如图14C所示，连续各对象素632 之间的间距626在整个阵列上调整为使得传感元件630的位置与设计网格对 准。例如，再参考图14B，设采用0.01μm的设计网格，并且确定了传感元 件之间的间距626跟PVDD线654与BIT线656之间的间距624相比，应 当增大的渐增量Δ最佳值为0.005μm。根据这样的渐增量Δ，从象素632b开 始的各个其他象素的传感元件630不会遵循0.01μm的设计网格。
这样，参考图14C，从连续象素对632a与632b开始的每对其他连续 象素通过两倍的渐增量Δ(即2Δ)来调整，而剩余各对连续象素仍然处于 与PVVD线654和BIT线656之间间距624相等的间距DP。如图所示， 间距626b、626c和626e等于间距DP与两倍渐增量2Δ之和。结果，如图 所示，由相邻象素构成的各个组以及由两个相邻象素构成的各个组都从其 相应的PVDD线654移动了相同的偏移距离628。例如，偏移距离628b和 628c等于2Δ，偏移距离628d、628e等于4Δ，偏移距离628f和628g等于 6Δ。这样，象素632的传感元件630离相应PVDD线654的距离随着离光 轴636的距离增大而越来越远，同时又各自与设计网格对准。
在本发明的一种实施例中，如下面的图15A和图15B所示，将下面两 种方式相结合，一种方式是如图10-14C所述增大传感元件之间间距，另 一种是如图1-9所述将部分金属互连线段移到更接近阵列光学中心。图15 是部分象素阵列700的简化剖视图，这部分象素阵列700图示为象素702a 到702d，从光轴704向成像传感器的周围边缘706延伸，这行象素是所述 成像传感器的组成部分。每个象素包括传感元件710、metal-1的互连线段 712和714、metal-2的互连线段716和718、以及metal-3的互连线段720 和722，其中，互连线段提供了用于对所包括的传感元件710进行读取和/ 或复位的电连接。
如图所示，象素702的行700是根据传统阵列结构设置的，其中每个 象素702具有基本相同的布局，且各象素以固定间距进行定位。这样，连 续各对象素702的传感元件710之间的间距724、metal-1的互连线段712 与714之间的间距726、metal-2的互连线段716与718之间的间距728、 以及metal-3的互连线段720与722之间的间距730各自都等于间距DP。
图15B图示了根据本发明一种实施例，象素702的行700的一种示例 布局。如图所示，metal-2的互连线段之间的间距726仍然为间距DP，而 metal-1的互连线段之间的间距726以及传感元件之间的间距724分别增大 了渐增量Δ和两倍的Δ，metal-3的互连线段之间的间距730减小了渐增量 Δ。结果，随着象素离光轴704的距离增大，每个象素702的结构渐增地 朝向光轴704“倾斜”，从而减小了metal-1、metal-2和metal-3的互连线 段对传感元件710的遮挡。
另外，尽管此处的说明主要针对具有三个晶体管并在两个金属层中布 置了金属互连线段的CMOS埋栅光电二极管型象素来进行，但是本发明的 教导也适于应用到具有不同数目的晶体管、互连和超过两个金属层的其他 类型CMOS象素结构中，以及其他类型的象素中(例如CCD型象素)。
尽管这里已经图示并说明了一些具体实施例，但是本领域普通技术人 员会明白，在不脱离本发明范围的情况下，可以有各种替换的和/或等同的 实现方式来取代所示和所述的具体实施例。本申请意在覆盖对此处讨论的 具体实施例的任何更改和变化。因此，本发明应理解为仅受到权利要求及 其等同物的限制。
相关申请的交叉引用
本申请是2005年5月6日提交的专利申请No.11/123,782的部分继续 申请，该申请的全部内容通过引用而整体结合于此。