阵列基板专利检索-基板建筑材料专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

阵列基板

阅读：194发布：2021-02-28

IPRDB可以提供阵列基板专利检索，专利查询，专利分析的服务。并且一种阵列基板。此阵列基板包含一底材、一共享电极以及多个像素结构。每个像素结构包含一第一像素电极、一第二像素电极以及一遮蔽物。第一像素电极具有一中间部、与中间部连接的多个第一分支以及一连接部。遮蔽物至少与第一像素电极的中间部重叠；连接部连接多个第一分支中至少二相邻分支的端部；中间部更与其中一分支垂直相连。此外，另一分支与共享电极至少部分重叠，其宽度大于或等于共享电极的宽度。第二像素电极与第一像素电极相邻，具有一中间部以及与中间部连接的多个第二分支。，下面是阵列基板专利的具体信息内容。

权利要求

1.一种阵列基板，包含：

一底材；以及

多个像素结构，位于所述底材上，每一像素结构包含：一第一像素电极，具有一中间部以及多个分支与所述中间部连接，所述第一像素电极更包含一第一连接部，连接所述第一像素电极的至少二相邻分支的一端部；

一第一遮蔽物，至少与所述第一像素电极的所述中间部重叠；

一第二像素电极，具有一中间部以及多个分支与所述中间部连接；以及一第二遮蔽物，至少与所述第二像素电极的所述中间部重叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述每一像素结构更包含：一第一开关，与所述第一像素电极电性连接；以及

一第二开关，与所述第二像素电极电性连接，其中所述第二开关以及所述第一开关为电性耦接。

3.根据权利要求1所述的阵列基板，其特征在于，所述第一遮蔽物更与部分所述第一像素电极的多个分支重叠。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一遮蔽物包含一黑矩阵，设置于所述底材上。

5.根据权利要求1所述的阵列基板，其特征在于，所述第一遮蔽物包含一导线，与所述第一像素电极电性连接。

6.根据权利要求1所述的阵列基板，其特征在于，所述每一像素结构更包含一第二像素电极，具有一中间部、多个分支与所述中间部相连以及一第二连接部，连接所述第二像素电极的至少二相邻分支的一端部，其中所述第二连接部与所述第二像素电极的中间部实质上垂直。

7.根据权利要求1所述的阵列基板，其特征在于，所述第一像素电极更具有一第一辅助连接部，连接所述第一像素电极的至少另二相邻分支的一端部，其中所述第一辅助连接部与所述第一像素电极的中间部不垂直。

8.根据权利要求1所述的阵列基板，其特征在于，更包含：一第一共享电极位于所述底材上，其中所述第一像素电极更包含一第一分支的宽度大于或等于所述第一共享电极的宽度。

9.根据权利要求8所述的阵列基板，其特征在于，所述第一像素电极的第一分支与第一共享电极重叠处，所述第一分支的宽度与所述第一共享电极的宽度之差为0至8微米。

10.根据权利要求1所述的阵列基板，其特征在于，更包含：一第一共享电极位于所述底材上，其中所述第一像素电极更包含一第一分支的宽度大于或等于所述第一共享电极的宽度。

说明书全文

阵列基板

技术领域

[0001] 本发明关于一种阵列基板；特别关于一种用于液晶显示器，不具大视角色偏问题的阵列基板。

背景技术

[0002] 随着科技进步，各种电子产品已成为人们生活不可或缺的一部分。其中，显示器为多媒体电子产品的重要组件。而薄膜晶体管液晶显示器(thin filmtransistor liquid crystal display，TFT LCD)具有省电、无幅射、体积小、低耗电量、不占空间、平面直角、高解析度、画质稳定等优点，已逐渐取代传统的阴极射线管显示器(cathode ray tube display，CRT display)，广泛用于手机、屏幕、数字电视、笔记型计算机等电子产品的显示面板上。

[0003] 随着薄膜晶体管液晶显示器相关技术的迅速发展，改善其显示画质成为此领域共同的目标。以视角广度而言，富士通研发的多重分域垂直配向(multi-domain vertical alignment，MVA)技术将上下视角扩展到120°左右，此技术已大幅改善液晶显示器的视角，不逊于阴极射线管显示器的大视角特征。

[0004] 但由于应用多重分域垂直配向技术的显示器时有大视角色偏及漏光的情况发生，同时其工艺较为复杂且制造成本又较高，改善多重分域垂直配向技术缺陷的聚合物稳定配向(polymer stabilized alignment，PSA)技术于是兴起。聚合物稳定配向技术的像素(pixel)设计，使液晶分子具有固定的预倾角，当此像素结构作用时，液晶分子会因着像素电极与共享电极间的电场，以较短的反应时间偏转至所需角度，随着不同的像素电极形状而形成多个分域。

[0005] 然而，受到电场分布不规则的影响，使得两像素结构的相邻区域附近的液晶分子排列不佳，共享电极(common line)中央区域附近的液晶分子的排列也不理想，如图1像素1的圈示区域。这些排列不理想的液晶会产生色饱和度不足(color washout)的现象，而使得亮区分布不规则，尤其是在左右方向的视角表现。因此，尽管聚合物稳定配向技术提高了薄膜晶体管液晶显示器的对比、亮度及缩短反应时间，仍无法解决大视角色偏的问题。

[0006] 综上所述，现存的薄膜晶体管液晶显示器具有大视角色偏的缺陷，且因液晶排列不规则，影响亮区分部而发生漏光的情形，影响显示品质。因此，如何避免大视角色偏、改善液晶分子排列，进而避免漏光发生为业界亟待研究的课题。

发明内容

[0007] 本发明的一目的在于提供一种阵列基板。此阵列基板包含一底材以及多个像素结构。多个像素结构位于底材上，每一像素结构包含一第一像素电极以及一第一遮蔽物。第一像素电极具有一中间部以及多个分支与中间部连接，第一遮蔽物至少与第一像素电极的中间部重叠(overlap)。

[0008] 本发明的另一目的在于提供一种阵列基板。此阵列基板包含一底材以及多个像素结构。多个像素结构位于底材上，每一像素结构包含一第一像素电极以及一第二像素电极。第一像素电极具有一中间部、多个分支以及一第一连接部。多个分支与中间部连接；第一连接部连接第一像素电极的至少二相邻分支的一端部，其中第一连接部与第一像素电极的中间部实质上垂直。所述每一像素结构还包括，一第一遮蔽物，至少与所述第一像素电极的所述中间部重叠；一第二遮蔽物，至少与所述第二像素电极的所述中间部重叠。第二像素电极与第一像素电极相邻，具有一中间部以及多个分支，多个分支与中间部连接。

[0009] 本发明的又一目的在于提供一种阵列基板。此阵列基板包含一底材、一第一共享电极以及多个像素结构。第一共享电极位于底材上，多个像素结构也位于底材上。每一像素结构包含一第一像素电极，第一像素电极具有一中间部以及一第一分支，第一分支与中间部垂直相连。第一像素电极的第一分支与第一共享电极至少部分重叠，且第一像素电极的第一分支的宽度大于或等于第一共享电极的宽度。所述每一像素结构还包括，一第一遮蔽物，至少与所述第一像素电极的所述中间部重叠；一第二像素电极，具有一中间部以及多个分支与所述中间部连接；以及一第二遮蔽物，至少与所述第二像素电极的所述中间部重叠。

[0010] 通过上述安排，本发明既可改善大视角的色偏现象，更能得到理想的液晶排列，避免漏光发生，进而得到更佳的显示品质。

[0011] 在参阅附图及随后描述的实施方式后，该技术领域具有通常知识者便可了解本发明的其它目的，以及本发明的技术手段及实施态样。

附图说明

[0012] 图1为现有液晶显示器的像素电极显示图；

[0013] 图2为本发明第一实施例的像素电极上视图；

[0014] 图3为图2的像素电极中2a～2a’剖面线的剖面图；

[0015] 图4A为本发明第一实施例的薄膜晶体管耦接示意图；

[0016] 图4B为本发明另一薄膜晶体管耦接示意图；

[0017] 图5为本发明第二实施例的像素电极上视图；

[0018] 图6为本发明第三实施例的像素电极上视图；

[0019] 图7为图6的像素电极中6a～6a’剖面线的剖面图；以及

[0020] 图8为本发明第四实施例的像素电极上视图。

[0021] 主要组件符号说明：

[0022] 1：像素

[0023] 2：像素结构

[0024] 20：共享电极

[0025] 21：扫描线

[0026] 22：数据线

[0027] 23：第一像素电极

[0028] 231：第一中间部

[0029] 233：多个分支

[0030] 24：第二像素电极

[0031] 241：第二中间部

[0032] 243：多个分支

[0033] 25：第一导线

[0034] 26：第二导线

[0035] 27：第一薄膜晶体管

[0036] 28：第二薄膜晶体管

[0037] 29：液晶层

[0038] 5：像素结构

[0039] 51：扫描线

[0040] 52：数据线

[0041] 53：第一像素电极

[0042] 531：第一中间部

[0043] 533：多个分支

[0044] 535：第一连接部

[0045] 537：第一辅助连接部

[0046] 537’：第一辅助连接部

[0047] 54：第二像素电极

[0048] 541：第二中间部

[0049] 543：多个分支

[0050] 545：第二连接部

[0051] 547：第二辅助连接部

[0052] 547’：第二辅助连接部

[0053] 55：第一薄膜晶体管

[0054] 56：第二薄膜晶体管

[0055] 6：像素结构

[0056] 60：底材

[0057] 61：扫描线

[0058] 62：数据线

[0059] 63：第一像素电极

[0060] 631：第一中间部

[0061] 633：第一分支

[0062] 64：第二像素电极

[0063] 641：第二中间部

[0064] 643：第二分支

[0065] 65：第一共享电极

[0066] 66：第二共享电极

[0067] 69：液晶层

[0068] 8：像素结构

[0069] 801：第一共享电极

[0070] 802：第二共享电极

[0071] 81：扫描线

[0072] 82：数据线

[0073] 83：第一像素电极

[0074] 831：第一中间部

[0075] 833：第一主分支

[0076] 835：多个第一子分支

[0077] 837：第一连接部

[0078] 839：第一辅助连接部

[0079] 84：第二像素电极

[0080] 841：第二中间部

[0081] 843：第二主分支

[0082] 845：多个第二子分支

[0083] 847：第二连接部

[0084] 849：第二辅助连接部

[0085] 85：第一导线

[0086] 86：第二导线

具体实施方式

[0087] 本发明应用聚合物稳定配向的技术，改变阵列基板中的像素结构，以改善液晶排列方向，不但能避免漏光，更能藉此解决大视角的色偏问题。本发明的详细内容如后描述所示。

[0088] 本发明揭露一种阵列基板，用于一薄膜晶体管液晶显示器中。此阵列基板包含一底材以及位于底材上的多个像素结构。

[0089] 本发明的第一实施例如图2及图3所示。在此实施例中，一像素结构2包含一共享电极20、一扫描线21、一数据线22、一第一像素电极23、一第二像素电极24、一第一遮蔽物、一第二遮蔽物、一第一开关以及一第二开关。第一遮蔽物为一第一导线25，可与第一像素电极23电性连接；第二遮蔽物为一第二导线26；第一导线25与一第二导线26为连接而共同与第一薄膜晶体管27电性连接，第一薄膜晶体管27用以控制第一像素电极23，第一导线25与一第二导线26可同时形成；第一开关以及第二开关分别为一第一薄膜晶体管27和一第二薄膜晶体管28，中国台湾专利申请号第95129118号的内容并入本发明参考。

[0090] 同时参照图2及图3，其中图2为本发明第一实施例的像素结构2的上视图，图3则为此像素结构2的2a-2a’剖面线的剖面图。如图2所示，扫描线21用以传送一扫描信号，数据线22则用以传送一电压信号。

[0091] 第一像素电极23具有一第一中间部231以及多个分支233，而多个分支233与第一中间部231连接，多个分支233较佳是以40°～50°、130°～140°、220°～230°及310°～320°与第一中间部231的夹角方向延伸，更佳者是以45°、135°、225°及315°四种夹角方向延伸，且部分与第一中间部231形成相同夹角的多个分支233互相平行，因此第一像素电极23可依分支方向分为四个分域。作为遮蔽物的第一导线25是与第一中间部
231及多个分支233部分重叠(overlap)。

[0092] 相同地，第二像素电极24具有一第二中间部241以及多个分支243，而多个分支243与第二中间部241连接，并往四方向延伸，且与第二中间部241形成相同夹角的多个分支243互相平行，因此第二像素电极24可依分支方向分为四个分域。作为遮蔽物的第二导线26与第二中间部241及部分多个分支243重叠；在此实施例中，第一导线25与第二导线
26可为金属材料。

[0093] 第一实施例中第一薄膜晶体管27以及第二薄膜晶体管28为电性耦接，且第一薄膜晶体管27为一充电能力较第二薄膜晶体管28弱的晶体管，其电性耦接方式如图4A所示。第一薄膜晶体管27的源/漏极一端与第一像素电极23电性连接，另一端则连接至数据线22，而第一薄膜晶体管27之栅极连接至扫描线21，因此第一薄膜晶体管27为像素结构的开关，因应扫描信号而开启，以导通并传送电压信号至第一像素电极23，驱动相应的显示区域。第二薄膜晶体管28的源/漏极一端与第二像素电极24电性连接，另一端则连接至数据线22，而第二薄膜晶体管28的栅极连接至扫描线21，因此第二薄膜晶体管28为像素结构的开关，因应扫描信号而开启，以导通并传送电压信号至第二像素电极24，驱动相应的显示区域。且第一薄膜晶体管27可使第一像素电极23累积的电荷经由数据线22释放出，防止因电荷累积而在第一像素电极23形成影像残留。

[0094] 第一实施例中，像素结构2的第一像素电极23与第二像素电极24彼此独立，故此二像素电极的电位可为不同，使分布于相应此二像素电极的液晶层29受二种不同强度的电场影响，呈现不同液晶排列，且此二像素电极各自有四个分域，故一像素结构2具有八个液晶分域。因着分域数目增加，大视角色偏的情形便能大幅改善。本发明更通过第一导线25或第二导线26延伸于二像素电极的中间部，用以遮蔽中间部，减少漏光以改善亮区形状。

[0095] 上述第一实施例仅用以说明本发明的一态样，在其它实施态样中，黑矩阵(black matrix，BM)也可作为遮蔽物，当使用黑矩阵作为遮蔽物时，将黑矩阵设置于底材上。举例言之，第一遮蔽物可为一黑矩阵或一导线，第二遮蔽物也可为黑矩阵或导线；黑矩阵或导线可仅与第一或第二中间部重叠，而不与多个分支重叠；像素结构2中的二像素电极的形状可相异，且每一像素结构不限于包含二像素电极；薄膜晶体管的电性耦接也可如图4B所示的方式。

[0096] 本发明的第二实施例如图5所示。在此实施例中，一像素结构5包含一扫描线51、一数据线52、一第一像素电极53、一第二像素电极54、一第一开关以及一第二开关，其中第一开关以及第二开关分别为一第一薄膜晶体管55和一第二薄膜晶体管56。扫描线51用以传送一扫描信号，数据线52则用以传送一电压信号。

[0097] 第一像素电极53具有一第一中间部531、多个分支533、一第一连接部535以及一第一辅助连接部537、537’，第一连接部535以及第一辅助连接部537可为连接或不连接。多个分支533与第一中间部531连接，多个分支533较佳是与第一中间部531以40°～50°、130°～140°、220°～230°及310°～320°的夹角方向延伸，更佳者是以45°、135°、
225°及315°四种夹角方向延伸，且与第一中间部531形成相同夹角的多个分支533互相平行，因此第一像素电极53可依分支方向分为四个分域。

[0098] 第一连接部535连接第一像素电极53的至少二相邻分支的一端部，第一连接部535的数量可为多个，其中第一连接部535与第一像素电极53的第一中间部531实质上垂直。第一辅助连接部537连接该第一像素电极53的至少另两相邻分支的一端部，其中第一辅助连接部537与第一中间部531实质上不垂直，在此实施例中，第一辅助连接部537为一折线形状，此折线的一端与第一中间部531实质上平行，另一端的延长线则会与第一中间部531实质上呈一锐角。此外，第一辅助连接部537’可为与第一中间部531实质上平行设置，连接部分相邻分支的一端部，第一辅助连接部537’的数量可为单一或多个，如图5所示。

[0099] 相同地，第二像素电极54具有一第二中间部541、多个分支543、一第二连接部545以及一第二辅助连接部547、547’，第二连接部545以及第二辅助连接部547可为连接或不连接。第二像素电极54与第一像素电极53相邻，多个分支543与第二中间部541连接，多个分支543较佳是与第二中间部541以40°～50°、130°～140°、220°～230°及310°～320°的夹角方向延伸，更佳者是以45°、135°、225°及315°四种夹角方向延伸，且与第二中间部541形成相同夹角的多个分支543互相平行，因此第二像素电极54可依分支方向分为四个分域。

[0100] 第二连接部545连接第二像素电极54的至少两相邻分支的一端部，第二连接部545的数量可为多个，其中第二连接部545与第二像素电极54的第二中间部541实质上垂直。第二辅助连接部547连接该第二像素电极54的至少另两相邻分支的一端部，其中第二辅助连接部547与第二中间部541实质上不垂直，在此实施例中，第二辅助连接部547为一折线形状，此折线的一端与第二中间部541实质上平行，另一端的延长线则会与第二中间部541实质上呈一夹角。此外，第二辅助连接部547’可为与第二中间部541实质上平行设置，连接部分相邻分支的一端部，第二辅助连接部547’的数量可为单一或多个。

[0101] 较佳者，第一像素电极53中，利用第一连接部535以及第一辅助连接部537连接的相邻分支，对应第二像素电极54中，利用第二连接部545以及一第二辅助连接部547连接的相邻分支。

[0102] 第一薄膜晶体管55与第一像素电极53电性连接；第二薄膜晶体管56与第二像素电极54电性连接，其中第一薄膜晶体管55以及第二薄膜晶体管56为电性耦接，其电性耦接方式可同于第一实施例，故于此不另赘述。

[0103] 第二实施例中，像素结构5中的第一像素电极53与第二像素电极54彼此独立，故此二像素电极的电位可不同，使分布于相应此二像素电极的液晶层受二种不同强度的电场影响，呈现不同液晶排列，又因此二像素电极各自有四个分域，故一像素结构5具有八个液晶分域。因着分域数目增加，大视角色偏的情形便能大幅改善。

[0104] 第二实施例更通过第一像素电极53的第一连接部535和第一辅助连接部537以及第二像素电极54的第二连接部545以及一第二辅助连接部547的电位调节，使两像素电极之间的液晶分子得以规则排列，避免了色饱和度不足和大视角色偏的问题。

[0105] 上述第二实施例仅用以说明本发明的一态样，在其它实施态样中，第一像素电极的所有多个分支可通过第一连接部以及第一辅助连接部全部相连，第二像素电极的所有多个分支也可通过第二连接部以及第二辅助连接部全部相连；第一辅助连接部及第二辅助连接部可为与第一及第二中间部平行的直条，抑或第一辅助连接部及第二辅助连接部可为一直条，且其延长线与第一及第二中间部呈一夹角。

[0106] 本发明另揭露一种阵列基板，也用于一薄膜晶体管液晶显示器中。此阵列基板包含一底材、一第一共享电极、一第二共享电极以及多个像素结构。第一共享电极与第二共享电极皆位于底材上，而多个像素结构也设置于底材。

[0107] 本发明的第三实施例如图6及图7所示，其中图6为本发明第三实施例的像素结构6的上视图，图7则为此像素结构6的6a-6a’剖面线的剖面图。在此实施例中，一像素结构6包含一扫描线61、一数据线62、一第一像素电极63和一第二像素电极64。第一像素电极63具有一第一中间部631以及一第一分支633，第一分支633与第一中间部631垂直相连。第一像素电极63的第一分支633与第一共享电极65至少部分重叠，且第一像素电极63的第一分支633的宽度延伸于第一共享电极65至少一边之外约0至4微米。

[0108] 第二像素电极64具有一第二中间部641以及一第二分支643，第二分支643与第二中间部641垂直连接。第二像素电极64的第二分支643与第二共享电极66至少部分重叠，且第二像素电极64的第二分支643的宽度延伸于第二共享电极66至少一边之外约0至4微米。

[0109] 本发明的像素结构6中的第一像素电极63与第二像素电极64彼此独立，故此二像素电极的电位可不同，使分布于相应此二像素电极的液晶层69受二种不同强度的电场影响，呈现不同液晶排列，又因此二像素电极各自有四个分域，故一像素结构6具有八个液晶分域。本发明更通过像素电极的分支覆盖共享电极，以遮蔽的方式避免像素结构6漏光。

[0110] 上述第三实施例仅用以说明本发明的一态样，在其它实施态样中，第一分支的宽度亦可等于第一共享电极的宽度，或是第二分支的宽度等于第二共享电极的宽度；第一像素电极的第一分支的宽度与该第一共享电极的宽度之差可约为0微米至8微米。

[0111] 本发明更揭露一种阵列基板，用于一薄膜晶体管液晶显示器中。此阵列基板包含一底材、一第一共享电极、一第二共享电极以及多个像素结构。第一共享电极与第二共享电极皆位于底材上，而多个像素结构也设置于底材。

[0112] 本发明的第四实施例如图8所示，图8为本发明的第四实施例，其绘示一像素结构8的上视图。在此实施例中，一像素结构8包含一扫描线81、一数据线82、一第一像素电极
83、一第二像素电极84、一第一遮蔽物、一第二遮蔽物、一第一开关以及一第二开关。扫描线
81用以传送一扫描信号，数据线82则用以传送一电压信号。第一遮蔽物为一第一导线85，与第一像素电极83电性连接；第二遮蔽物为一第二导线86，第一导线85与第二导线86的配置与第一实施例大体相同，在此不再赘述；第一开关以及第二开关分别为一第一薄膜晶体管87和一第二薄膜晶体管88。

[0113] 第一像素电极83具有一第一中间部831、一第一分支833、多个第一子分支835、一第一连接部837以及一第一辅助连接部839，第一连接部837的数量可为多个，第一连接部837以及第一辅助连接部839可为连接或不连接。第一分支833与第一中间部831垂直相连，且与第一共享电极801至少部分重叠，且第一像素电极83的第一分支833的宽度大于第一共享电极801的宽度约0至8微米。

[0114] 多个第一子分支835与第一中间部831连接，多个第一子分支835较佳是与第一中间部831以40°～50°、130°～140°、220°～230°及310°～320°的夹角方向延伸，更佳者是以45°、135°、225°及315°四种夹角方向延伸，且与第一中间部831形成相同夹角的多个子分支835互相平行，因此第一像素电极83可依分支方向分为四个分域。作为遮蔽物的第一导线85与第一中间部831及部分多个第一子分支835重叠。如图8所示，第一导线85可为十字形，与第一中间部831及部分多个第一子分支835重叠。

[0115] 第一连接部837连接多个第一子分支835的至少二相邻分支的一端部，其中第一连接部837与第一像素电极83的第一中间部831实质上垂直。第一辅助连接部839连接该第一像素电极83的至少另两相邻分支的一端部，其中第一辅助连接部839与第一中间部831实质上不垂直，在此实施例中，第一辅助连接部839为一折线形状，此折线的一端与第一中间部831实质上平行，另一端的延长线则会与第一中间部831实质上呈一锐角。

[0116] 第二像素电极84具有一第二中间部841、一第二分支843、多个第二子分支845、一第二连接部847以及一第二辅助连接部849。第二分支843与第二中间部841垂直连接，且与第二共享电极802至少部分重叠，且第二像素电极84的第二分支843的宽度大于第二共享电极802的宽度约0至4微米。

[0117] 多个第二子分支845与第二中间部841连接，多个分支较佳是与第二中间部841以40°～50°、130°～140°、220°～230°及310°～320°的夹角方向延伸，更佳者是以45°、135°、225°及315°四种夹角方向延伸，且与第二中间部841形成相同夹角的多个子分支845互相平行，因此第二像素电极84可依分支方向分为四个分域。作为遮蔽物的第二导线86与第二中间部841及多个第二子分支845部分重叠；在此实施例中，第一导线85或第二导线86可为金属材料。

[0118] 第二连接部847连接多个第二子分支845的至少两相邻分支的一端部，其中第二连接部847与第二像素电极84的第二中间部841实质上垂直。第二辅助连接部849连接该第二像素电极84的至少另两相邻分支的一端部，其中第二辅助连接部849与第二中间部841实质上不垂直，在此实施例中，第二辅助连接部849为一折线形状，此折线的一端与第二中间部841实质上平行，另一端的延长线则会与第二中间部841实质上呈一锐角。

[0119] 第一薄膜晶体管87与第一像素电极83电性连接；第二薄膜晶体管88与第二像素电极84电性连接，其中第一薄膜晶体管87以及第二薄膜晶体管88为电性耦接，其电性耦接方式可同于第一实施例，故于此不另赘述。

[0120] 像素结构8中的第一像素电极83与第二像素电极84彼此独立，故此二像素电极的电位不同，使分布于相应此二像素电极的液晶层受二种不同强度的电场影响，呈现不同液晶排列，又因此二像素电极各自有四个分域，故一像素结构8具有八个液晶分域。

[0121] 本发明通过遮蔽物延伸各个像素电极的中间部，用以遮蔽中间部、通过像素电极的分支覆盖共享电极，以遮蔽的方式避免像素结构漏光，以改善亮区形状。此外，本发明更通过连接部和辅助连接部的电位调节，使两像素电极之间的液晶分子规则排列，避免了色饱和度不足和大视角色偏等问题。

[0122] 上述第四实施例仅用以说明本发明的一态样，在其它实施态样中，两个像素电极的结构可相异，譬如使用前述四个实施例中的像素电极结构。同时每个像素结构也可分别使用前述四个实施例中的不同像素结构。

[0123] 上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟于此项技艺的人士均可在不违背本发明的技术原理及精神的情况下，对上述实施例进行修改及变化。因此本发明的权利保护范围应如权利要求范围所列。

标题	发布/更新时间	阅读量
单层无芯基板-专利编号CN103871998A	2020-05-11	961
单层无芯基板-专利编号CN103871998B	2020-05-11	913
一种用于铝基板生产的基板清洁装置-专利编号CN207171752U	2020-05-11	632
一种用于铝基板生产的基板码放上料系统-专利编号CN207174922U	2020-05-12	88
一种高亮度LED灯铝基板-专利编号CN208936128U	2020-05-12	994
一种用于铝基板生产的基板铺装装置-专利编号CN207190463U	2020-05-11	585
一种铝基板剪板机-专利编号CN207171053U	2020-05-12	322
一种用于铝基板生产的基板铺装码放系统-专利编号CN207174921U	2020-05-13	558
一种用于铝基板生产的基板预处理系统-专利编号CN207171753U	2020-05-13	1048
一种用于铝基板生产的基板干燥喷涂装置-专利编号CN207170156U	2020-05-13	103

阵列基板

阵列基板

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式