电平转换电路专利检索-输入层多层感知器前馈神经网络人工神经网络人工智能专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

电平转换电路

阅读：35发布：2021-02-27

IPRDB可以提供电平转换电路专利检索，专利查询，专利分析的服务。并且本发明提供一种电平转换电路，所述电平转换电路包含：反相器，其输入端连接输入电压，用来输出反相输入电压；第一NMOS晶体管，其栅极连接所述输入电压，源极接地；第一厚氧化层NMOS晶体管，其栅极连接第一参考电压，源极耦接所述第一NMOS晶体管的漏极；第二NMOS晶体管，其栅极连接所述反相输入电压，源极接地；第二厚氧化层NMOS晶体管，其栅极连接所述第一参考电压，源极耦接所述第二NMOS晶体管的漏极；第一厚氧化层PMOS晶体管；第二厚氧化层PMOS晶体管；第三厚氧化层PMOS晶体管；以及第四厚氧化层PMOS晶体管。本发明的电平电路可用于低电压核心电路中，且能防止崩溃。，下面是电平转换电路专利的具体信息内容。

权利要求

1.一种电平转换电路，其特征在于，所述电平转换电路包含：反相器，其输入端连接输入电压，用来输出反相输入电压，其中所述输入电压的范围介于低供应电压和零电平之间；

第一NMOS晶体管，其栅极连接所述输入电压，源极接地；

第一厚氧化层NMOS晶体管，其栅极连接第一参考电压，源极耦接所述第一NMOS晶体管的漏极；

第二NMOS晶体管，其栅极连接所述反相输入电压，源极接地；

第二厚氧化层NMOS晶体管，其栅极连接所述第一参考电压，源极耦接所述第二NMOS晶体管的漏极，其中所述第二厚氧化层NMOS晶体管的漏极输出输出电压，所述输出电压的范围介于高供应电压和零电平之间；

第一厚氧化层PMOS晶体管，其栅极连接所述第二厚氧化层NMOS晶体管的漏极，源极连接所述第一厚氧化层NMOS晶体管的漏极；

第二厚氧化层PMOS晶体管，其栅极连接所述第一厚氧化层NMOS晶体管的漏极，源极连接所述第二厚氧化层NMOS晶体管的漏极；

第三厚氧化层PMOS晶体管，其栅极连接所述输入电压，源极连接所述第一厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压；以及第四厚氧化层PMOS晶体管，其栅极连接所述反相输入电压，源极连接所述第二厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压。

2.如权利要求1所述的电平转换电路，其特征在于，所述第一NMOS晶体管和第二NMOS晶体管是薄氧化层NMOS晶体管。

3.如权利要求1所述的电平转换电路，其特征在于，所述电平转换电路进一步包含：第三NMOS晶体管，其栅极连接至第二参考电压，源极连接至所述第一NMOS 晶体管的漏极，漏极连接至所述第一厚氧化层NMOS晶体管的源极；以及第四NMOS晶体管，其栅极连接至所述第二参考电压，源极连接至所述第二NMOS晶体管的漏极，漏极连接至所述第二厚氧化层NMOS晶体管的源极。

4.如权利要求3所述的电平转换电路，其特征在于，所述第三NMOS晶体管和第四NMOS晶体管是薄氧化层NMOS晶体管。

5.如权利要求1所述的电平转换电路，其特征在于，所述输入电压的范围介于0.5伏特至2.5伏特之间。

6.如权利要求1所述的电平转换电路，其特征在于，所述输出电压的范围介于3伏特至10伏特之间。

7.一种电平转换电路，其特征在于，所述电平转换电路包含：反相器，其输入端连接输入电压，用来输出反相输入电压，其中所述输入电压的范围介于低供应电压和零电平之间；

第一NMOS晶体管，其栅极连接所述输入电压，源极接地；

第一厚氧化层NMOS晶体管，其栅极连接所述输入电压，源极耦接所述第一NMOS晶体管的漏极；

第二NMOS晶体管，其栅极连接所述反相输入电压，源极接地；

第二厚氧化层NMOS晶体管，其栅极连接所述反相输入电压，源极耦接所述第二NMOS晶体管的漏极，其中所述第二厚氧化层NMOS晶体管的漏极输出输出电压，所述输出电压的范围介于高供应电压和零电平之间；

第一厚氧化层PMOS晶体管，其栅极连接所述第二厚氧化层NMOS晶体管的漏极，源极连接所述第一厚氧化层NMOS晶体管的漏极；

第二厚氧化层PMOS晶体管，其栅极连接所述第一厚氧化层NMOS晶体管的漏极，源极连接所述第二厚氧化层NMOS晶体管的漏极；

第三厚氧化层PMOS晶体管，其栅极连接所述输入电压，源极连接所述第一厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压；以及第四厚氧化层PMOS晶体管，栅极连接所述反相输入电压，源极连接所述第二厚氧化层PMOS晶体管的漏极，漏极连接所述高供应电压。

8.如权利要求7所述的电平转换电路，其特征在于：

所述第一NMOS晶体管和第二NMOS晶体管是薄氧化层NMOS晶体管；以及所述第一厚氧化层NMOS晶体管和第二厚氧化层晶体管是耗尽型NMOS晶体管，具有不大于零的临界电压值。

9.如权利要求7所述的电平转换电路，其特征在于，所述电平转换电路进一步包含：第三NMOS晶体管，其栅极连接至第一参考电压，源极连接至所述第一NMOS 晶体管的漏极，漏极连接至所述第一厚氧化层NMOS晶体管的源极；以及第四NMOS晶体管，其栅极连接至所述第一参考电压，源极连接至所述第二NMOS晶体管的漏极，漏极连接至所述第二厚氧化层NMOS晶体管的源极。

10.如权利要求9所述的电平转换电路，其特征在于，所述第三NMOS 晶体管和第四NMOS晶体管是薄氧化层NMOS晶体管。

11.如权利要求7所述的电平转换电路，其特征在于，所述输入电压的范围介于0.5伏特至2.5伏特之间。

12.如权利要求7所述的电平转换电路，其特征在于，所述输出电压的范围介于3伏特至10伏特之间。

说明书全文

技术领域

本发明是有关于电压电平转换，尤其是有关于可避免晶体管崩溃的电平转换电路。

背景技术

超深亚微米(Ultra deep submicron)的CMOS技术可用来制造高晶体管密度且切换快速的数字集成电路，特别是薄栅氧化层的设计可以达到低临界电压值。为了使超深亚微米CMOS工艺容易实现，高密度核心电路的供应电压必须降低来增进元件的可靠性。现有技术的CMOS逻辑元件使用的供应电压范围介于2.5伏特到3.3伏特之间，必须降低到大约0.9伏特至2.5伏特之间才能使用于核心电路。随着核心电路的电压下降，集成电路的输入/输出端需要更高的供应电压来维持足够的信噪比(signal to noise ratio)以及和其它元件的兼容性。为了转换低电压核心的数字信号的电压范围，就需要应用电平转换电路。电平转换电路是用来提高低电压信号从低电压转换为高电压的电压上限(upper voltage swing)。
图1是现有技术的电平转换电路的示意图，包含了四个晶体管和一个反相器102。第一厚氧化层N型金属氧化物半导体(NMOS)晶体管NG1和第二厚氧化层NMOS晶体管NG2是厚氧化层NMOS晶体管，其临界电压的范围介于0.4 伏特和0.7伏特之间。第一厚氧化层P型金属氧化物半导体(PMOS)晶体管PG1 和第二厚氧化层PMOS晶体管PG2是厚氧化层PMOS晶体管，临界电压在-0.4 伏特至-0.7伏特之间。一般来说，低供应电压VCCL介于0.9伏特到2.5伏特之间，而高供应电压VCCH介于3伏特至5伏特之间。电平转换电路可以将介于0伏特到低供应电压VCCL之间的Vin转换为介于0伏特到高供应电压VCCH 之间的输出电压Vout。由于高供应电压VCCH是使用于第一厚氧化层PMOS晶体管PG1，第二厚氧化层PMOS晶体管PG2，第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2上，所以不需要考虑厚氧化层元件的可靠度问题。然而当应用在低电压核心电路中时，厚氧化层元件的临界电压值相对于低电压核心电路的低电压是过高的。在低电压的核心电路中，第一厚氧化层NMOS 晶体管NG1和第二厚氧化层NMOS晶体管NG2可能会开关不完全，致使电平切换的效能受到影响。

发明内容

为了克服现有技术电路中元件的可靠度较低的技术问题，本发明提供一种可提高电路中元件的可靠度的电平转换电路。
在电平转换电路的实施方式中，包含四个NMOS晶体管及一个反相器。反相器的输入端连接输入电压，用来输出反相输入电压，而输入电压的范围介于低供应电压和零电平之间。第一NMOS晶体管的栅极连接输入电压，而源极接地。第一厚氧化层NMOS晶体管的栅极连接第一参考电压，而源极耦接第一 NMOS晶体管的漏极。第二NMOS晶体管的栅极连接反相输入电压，而源极接地。第二厚氧化层NMOS晶体管的栅极连接第一参考电压，而源极耦接第二NMOS 晶体管的漏极。第二厚氧化层NMOS晶体管的漏极输出输出电压，范围介于高供应电压和零电平之间。
所述电平转换电路中进一步包含四个PMOS晶体管。第一厚氧化层P型金属氧化物半导体(PMOS)晶体管的栅极连接第二厚氧化层NMOS晶体管的漏极，而源极连接第一厚氧化层NMOS晶体管的漏极。第二厚氧化层PMOS晶体管的栅极连接第一厚氧化层NMOS晶体管的漏极，而源极连接第二厚氧化层NMOS 晶体管的漏极。第三厚氧化层PMOS晶体管的栅极连接输入电压，源极连接第一厚氧化层PMOS晶体管的漏极，而漏极连接高供应电压。第四厚氧化层PMOS 晶体管的栅极连接反相输入电压，源极连接第二厚氧化层PMOS晶体管的漏极，而漏极连接高供应电压。
第一NMOS晶体管和第二NMOS晶体管是薄氧化层NMOS晶体管。
所述电平转换电路中可进一步包含两个NMOS晶体管。第三NMOS晶体管的栅极连接至第二参考电压，源极连接至第一NMOS晶体管的漏极，而漏极连接至第一厚氧化层NMOS晶体管的源极。第四NMOS晶体管的栅极连接至第二参考电压，源极连接至第二NMOS晶体管的漏极，而漏极连接至第二厚氧化层 NMOS晶体管的源极。第三NMOS晶体管和第四NMOS晶体管是薄氧化层NMOS晶体管。
输入电压的范围介于0.5伏特至2.5伏特之间。输出电压的范围介于3 伏特至10伏特之间。在本发明的另一种电平转换电路中，包含：反相器，其输入端连接输入电压，用来输出反相输入电压，其中输入电压的范围介于低供应电压和零电平之间；第一NMOS晶体管，其栅极连接输入电压，源极接地；第一厚氧化层NMOS晶体管，其栅极连接输入电压，源极耦接第一NMOS晶体管的漏极；第二NMOS晶体管，其栅极连接反相输入电压，源极接地；第二厚氧化层NMOS晶体管，其栅极连接反相输入电压，源极耦接第二NMOS晶体管的漏极，其中第二厚氧化层NMOS晶体管的漏极输出输出电压，输出电压的范围介于高供应电压和零电平之间；第一厚氧化层PMOS晶体管，其栅极连接第二厚氧化层NMOS晶体管的漏极，源极连接第一厚氧化层NMOS晶体管的漏极；第二厚氧化层PMOS晶体管，其栅极连接第一厚氧化层NMOS晶体管的漏极，源极连接第二厚氧化层NMOS晶体管的漏极；第三厚氧化层PMOS晶体管，其栅极连接输入电压，源极连接第一厚氧化层PMOS晶体管的漏极，漏极连接高供应电压；以及第四厚氧化层PMOS晶体管，栅极连接反相输入电压，源极连接第二厚氧化层PMOS晶体管的漏极，漏极连接高供应电压。
本发明能应用于低电压核心电路中，提供相应的电平转换电路，利用薄氧化层元件来降低临界电压，利用厚氧化层元件来避免元件崩溃，具有比现有技术更高的可靠性。

附图说明

图1是一个现有技术的电平转换电路。
图2是本发明的电平转换电路的实施方式的示意图。
图3是本发明的电平转换电路的另一实施方式的示意图。
图4是本发明的电平转换电路的又一实施方式的示意图。
图5是本发明的电平转换电路的另一实施方式的示意图。

具体实施方式

在说明书及权利要求当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。
图2是本发明电平转换电路的实施方式的示意图，使用了一对薄氧化层元件，第一NMOS晶体管N1和第二NMOS晶体管N2，其栅极分别耦接到输入电压Vin以及反相输入电压Vin’。由于薄氧化层元件具有较低的临界电压，介于 0.2伏特和0.35伏特之间，所以电平转换电路在低电压的核心电路中仍然能够充分的切换开关。第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2的栅极都耦接到第一参考电压Vref，这样端点A和B的电压可以保持在既定电平之下，保护第一NMOS晶体管N1和第二NMOS晶体管N2的跨电压 Vgd/Vds/Vgs不会崩溃。如此一来，薄氧化层元件受到第一参考电压Vref的保护，使电平转换电路可在极低核心电压下正常运作。第一NMOS晶体管N1和第二 NMOS晶体管N2可以是经过特别设计的低临界电压元件。第一厚氧化层NMOS 晶体管NG1和第二厚氧化层NMOS晶体管NG2可以是耗尽型元件(depletion component)，例如零临界电压元件或负临界电压元件。在本实施方式中，第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2是厚氧化层NMOS 晶体管，而第一厚氧化层PMOS晶体管PG1和第二厚氧化层PMOS晶体管PG2，第三厚氧化层PMOS晶体管PG3和第四厚氧化层PMOS晶体管PG4都是厚氧化层PMOS晶体管。
图3是本发明的电平转换电路的另一实施方式示意图，是根据图2的设计进一步修改而得。其中包含第三NMOS晶体管N3和第四NMOS晶体管N4，其栅极都耦接到第二参考电压Vref2。第三NMOS晶体管N3的源极连接到第一NMOS 晶体管N1的漏极，而第三NMOS晶体管N3的漏极连接到第一厚氧化层NMOS 晶体管NG1的源极。第四NMOS晶体管N4的源极连接到第二NMOS晶体管N2 的漏极，而第四NMOS晶体管N4的漏极连接到第二厚氧化层NMOS晶体管NG2 的源极。第二参考电压Vref2基本上设定为低供应电压VCCL，所以第三NMOS晶体管N3和第四NMOS晶体管N4会一直保持开启状态。因为本实施方式中的第一NMOS晶体管N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS 晶体管N4都是薄氧化层元件，所以会有可靠度的考虑。第一参考电压Vref的值经过仔细设定，在耦接到第一厚氧化层NMOS晶体管NG1和第二厚氧化层 NMOS晶体管NG2的栅极后，可保护第一NMOS晶体管N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS晶体管N4不至于崩溃。通过第一参考电压 Vref和第二参考电压Vref2的设定，第一NMOS晶体管N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS晶体管N4的跨电压Vgd/Vds/Vgs可保持在远低于崩溃电压的安全范围。在本实施方式中，第三NMOS晶体管N3和第四NMOS 晶体管N4是薄氧化层NMOS晶体管，而崩溃电压基本上等于低供应电压VCCL。
图4是本发明电平转换电路的又一实施方式的示意图，其中第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2改成耗尽元件，例如零临界电压元件或负临界电压元件。第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2的栅极分别耦接输入电压Vin和反相输入电压Vin’。当输入电压Vin为高电平时，第一厚氧化层NMOS晶体管NG1和第一NMOS晶体管 N1的栅极为低供应电压VCCL，因此第一厚氧化层NMOS晶体管NG1和第一NMOS 晶体管N1开启，使第一厚氧化层NMOS晶体管NG1的源极和漏极电压降为低电平。正因为第一NMOS晶体管N1的源极和漏极电压同时为低电平，所以第一NMOS晶体管N1不会发生崩溃。同时，因为反相输入电压Vin’是零电平，所以第二NMOS晶体管N2和第二厚氧化层NMOS晶体管NG2是关闭的，因此第二NMOS晶体管N2也不会发生崩溃。反过来说，当输入电压Vin为低电平时，同样的情况也适用于所述多个晶体管，使整体的可靠度受到保障。在本实施方式中，第一NMOS晶体管N1和第二NMOS晶体管N2是薄氧化层NMOS晶体管，而第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2是耗尽型 NMOS晶体管，具有不大于零的临界电压值。第一厚氧化层PMOS晶体管PG1，第二厚氧化层PMOS晶体管PG2，第三厚氧化层PMOS晶体管PG3和第四厚氧化层PMOS晶体管PG4是厚氧化层PMOS晶体管。
图5是本发明电平转换电路的另一实施方式的示意图，进一步改良图4 的实施方式。其使用了一对第三NMOS晶体管N3和第四NMOS晶体管N4，其栅极都耦接到第一参考电压Vref。第三NMOS晶体管N3的源极连接到第一NMOS 晶体管N1的漏极，而第三NMOS晶体管N3的漏极连接到第一厚氧化层NMOS 晶体管NG1的源极。第四NMOS晶体管N4的源极连接到第二NMOS晶体管N2 的漏极，而第四NMOS晶体管N4的漏极连接到第二厚氧化层NMOS晶体管NG2 的源极。第一参考电压Vref设定在低供应电压VCCL，所以第三NMOS晶体管N3 和第四NMOS晶体管N4会一直保持开启。当输入电压Vin为高电平时，第一厚氧化层NMOS晶体管NG1和第一NMOS晶体管N1被开启，端点A和C的电压变为零电平，使第一NMOS晶体管N1和第三NMOS晶体管N3的跨电压Vgd/Vds/Vgs 保持在不会崩溃的安全范围。同时，第二厚氧化层NMOS晶体管NG2和第二NMOS 晶体管N2是关闭的，其跨电压都不会崩溃。
关于所述崩溃电压的值，基本上等于低供应电压VCCL。第一NMOS晶体管 N1，第二NMOS晶体管N2，第三NMOS晶体管N3和第四NMOS晶体管N4为薄氧化层NMOS晶体管。在本实施方式中，输入电压Vin的范围大致上介于0.5伏特和2.5伏特之间，而输出电压Vout的范围介于3伏特到10伏特之间。
本发明虽用较佳实施方式说明如上，然而其并非用来限定本发明的范围，任何本领域中技术人员，在不脱离本发明的精神和范围内，做的任何更动与改变，都在本发明的保护范围内，具体以权利要求的界定为准。

标题	发布/更新时间	阅读量
层压输入设备-专利编号CN107924240A	2020-05-11	984
输入设备外层和背光-专利编号CN106030444B	2020-05-11	632
一种linux下层次式输入法-专利编号CN107193556A	2020-05-13	491
织物层压触摸输入设备-专利编号CN107077248A	2020-05-13	527
汉字层次声码输入法-专利编号CN1556460B	2020-05-12	707
汉字层次声码输入法-专利编号CN1556460A	2020-05-13	750
全形层码汉字输入法-专利编号CN1439950A	2020-05-12	263
输入设备层和嵌套-专利编号CN103412618A	2020-05-12	919
输入设备层和嵌套-专利编号CN103412618B	2020-05-11	322
多层次输入设备-专利编号CN201319184Y	2020-05-11	276

电平转换电路

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式