用于在可连接终端和外围设备电路之间提供接口的控制电路专利检索-外围设备电脑零配件专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

用于在可连接终端和外围设备电路之间提供接口的控制电路

阅读：629发布：2021-02-24

IPRDB可以提供用于在可连接终端和外围设备电路之间提供接口的控制电路专利检索，专利查询，专利分析的服务。并且一种用于在可连接终端和外围设备电路之间提供接口的控制电路，其中，外围设备电路包括：总线线路，用于在外围设备电路与终端设备电路之间传送数据和功率；电荷存储设备，设置用于通过总线线路从终端设备电路中接收功率，并将功率提供给控制电路；其中，控制电路可以操作用于：响应于终端设备电路传输由较高电压电平所表示的第一数据值，而将电荷存储设备连接到总线线路，以接收功率从而进行存储；以及，响应于终端设备电路传输由较低电压电平所表示的第二数据值，而将电荷存储设备从总线线路上断开连接，以防止电荷存储设备通过总线进行放电。，下面是用于在可连接终端和外围设备电路之间提供接口的控制电路专利的具体信息内容。

权利要求

1.一种用于在可连接终端和外围设备电路之间提供接口的控制电路，其中，所述外围设备电路包括：总线线路，用于在所述外围设备电路与所述终端设备电路之间传送数据和功率；

电荷存储设备，被设置为通过所述总线线路从所述终端设备电路中接收功率，并将所述功率提供给所述控制电路；

其中，所述控制电路可以操作用于：响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将所述电荷存储设备连接到所述总线线路，以接收功率从而进行存储；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电。

2.根据前述任一权利要求所述的控制电路，可操作用于：响应于所述外围设备电路传输由所述较低电压电平所表示的数据值，而将所述电荷存储设备从所述总线线路上断开连接。

3.根据前述任一权利要求所述的控制电路，包括开关，用于实行所述电荷存储设备与总线线路的连接和断开连接。

4.根据权利要求3所述的控制电路，其中，所述开关是p通道增强模式金属氧化物半导体场效应晶体管。

5.一种专用集成电路(ASIC)，包括前述任一权利要求所述的控制电路。

6.一种外围设备电路，包括权利要求1-4中任一项所述的控制电路。

7.一种系统，至少包括终端设备电路和权利要求6所述的外围设备电路。

8.一种外围设备电路，用于在可连接终端和外围设备电路之间提供接口，其中，所述外围设备电路包括：总线线路，用于在所述外围设备电路与所述终端设备电路之间传送数据和功率；

控制电路；

电荷存储设备，被设置为通过所述总线线路从所述终端设备电路中接收功率，并将所述功率提供给所述控制电路；

9.一种外围设备，包括权利要求1至4中任一项所述的控制电路。

10.一种外围设备，包括权利要求8所述的外围设备电路。

11.一种用于控制可连接终端与外围设备电路之间的接口的装置，其中，所述外围设备电路包括：用于在所述外围设备电路与所述终端设备电路之间传送数据和功率的装置；

用于通过传送数据和功率的装置从所述终端设备电路中接收功率，并将所述功率提供给所述控制电路的装置；

其中，用于控制的装置可以操作用于：响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将所述用于接收和提供功率的装置连接到所述用于传送数据和功率的装置，以接收功率从而进行存储；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述用于接收和提供功率的装置从用于传送数据和功率的装置上断开连接，以防止所述用于接收和提供功率的装置通过用于传送数据和功率的装置进行放电。

12.一种在可连接终端和外围设备电路之间提供接口的方法，该方法包括：响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将电荷存储设备连接到总线线路，以接收功率从而进行存储；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电。

13.根据权利要求12所述的方法，包括：响应于所述外围设备电路传输由所述较低电压电平所表示的数据值，而将所述电荷存储设备从总线线路上断开连接。

14.一种在可连接终端和外围设备电路之间提供接口的方法，该方法包括：响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将电荷存储设备连接到总线线路，以接收功率从而进行存储的步骤；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电的步骤。

15.一种计算机可读介质，其具有用于在可连接终端和外围设备电路之间提供接口的计算机可执行组件，包括：用于响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将电荷存储设备连接到总线线路，以接收功率从而进行存储的组件；以及，用于响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电的组件。

16.一种计算机程序，其包括程序代码装置，该程序代码装置在处理器上运行时适用于执行权利要求12或13中任意一项所述的步骤。

17.一种计算机程序产品，其包括存储在计算机可读介质中的程序代码装置，该程序代码装置在处理器上运行时适用于执行权利要求12或13中任意一项所述的步骤。

说明书全文

技术领域

本发明涉及一种用于在可连接终端和外围设备电路之间提供接口的控制电路。

背景技术

多种附件或外围设备可以连接到电子设备例如移动电话手机。外围设备或附件所连接的设备被称作终端。可以连接到各种终端的附件的一个例子是耳机。终端和附件之间的接口可以使用有线连接器或可选地使用无线连接来实现。在单个有线连接中，可能需要传送音频和数据信号，并且终端还可以向附件提供能量。
图1给出了例如可以连接到移动电话手机的耳机10。耳机10包括左扬声器11、右扬声器12以及插头13。图2更详细地给出了图1 中耳机10的插头13。插头13的本体包括套管21、环圈22以及末梢端头(terminating tip)23，它们中的每个均提供与终端中插座的接触点。这些插头接触通常称为电极。在此例子中，端头23连接至左扬声器11，环圈22连接至右扬声器，而插头套管21用于接地连接。
在消费品音频和通信产品中频繁地使用标准音频/视频(A/V) 插头和插座。A/V插头对很多人是熟悉的，其中典型的A/V包括一系列电隔离的圆柱形分段，结束于端头分段。
图3给出了耳机30。在该耳机30中，除了左右扬声器和插头之外，还具有麦克风31。因此，该耳机的插头部分可以包括四个接触点：一个套管、两个环圈以及一个端头。该额外的环圈用于麦克风。可选择地，可以使用具有三个接触的插头，但在此情况下，相同的信号被引导至左扬声器和右扬声器。
还存在更高级的耳机终端配置，其中在终端和耳机之间传送一些控制信号。
这些控制信号可以是例如音量调节信号、控制呼叫(挂机或摘机)的信号，或用于控制音乐播放器操作的信号。
图4示出了此类高级耳机-终端配置的框图。该系统包括终端 401、附件402以及它们之间的单线总线403。在此上下文中，总线是终端401和附件402的专用集成电路(ASIC)413之间的联接器。现有技术解决方案中的系统加以工作，使得在终端401一侧具有通过电阻Rbias 411(通常为2.2k欧姆)连接到该单线总线的2V至2.5V 的偏压Vbias 410。在附件402一例，麦克风412(例如电容式麦克风) 连接到总线403。电阻Rbias 411将调制的麦克风电流转换为交流(AC) 电压，该电压进一步在终端401的音频级中放大。在附件402一例，使用MicCtrl 419来控制麦克风412的操作。
对于附件控制以及将任何用户交互信号发送至终端401，低功率 ASIC 413也连接至总线403。其还使用Rbias 411作为工作电阻，用于通过终端401和附件402一侧上的“漏极开路”型输出来进行数字信号发送。“漏极开路”输出是这样一种输出信号，即通过ASIC 的FET来完成拉低(0比特)，而通过外部电阻来完成拉高(1比特)。 DataCom管脚414用作附件402一侧的输入/输出(I/O)。
ASIC 413也必须经过总线403来接收其供电电压。当将附件 ASIC 413的VDD 415直接连接到总线403时，其供电电容器416对于音频和数据信号变为短路，因为其通常具有相当大电容(例如 47μF)并在音频频率处具有低阻抗。因此，需要电阻Rserial 417来将终端401从VDD 415处解耦合。Rserial 417的值必须不能太大，因为电阻太大的Rserial 417将导致太低的VDD供电电压。当前技术至少要求VDD为1V到1.5V。当在总线上发生数字信号发送时，逻辑低电平数据(0比特)意味着从节点420到GND的电压接近于0V。在逻辑低电平脉冲(0比特)期间，没有二极管418的话，则供电电容器 416将经由Rserial进行相当迅速的放电。为了防止这样，在VDD 415 和Rserial 417之间使用二极管418，从而避免任何电流从ASIC 413的供电电容器416中回流。尽管Rserial 417和二极管418的位置可以互换，但这会使得将二极管418与ASIC 413的集成存在问题。
不幸的是，二极管418的非线性特性对总线403上的音频信号具有整流效应。通过合理的Rserial值(800欧姆至2k欧姆)，这可以在音频信号中引起不可接受的失真。
二极管418的阻抗变化也是一个问题。二极管418的阻抗与合理Rserial处于相同范围(500欧姆)，并且其随着ASIC 413的供电电流(其随温度变化)以及操作状态(激活性)发生变化。二极管418 的阻抗还随组件的变化而变化。二极管418和Rserial 417形成阻抗，其并联于Rbias 411。通过使用上述变化的并联阻抗所确定的因子，麦克风412AC电流在终端401的输入处被转换为麦克风412的电压。这导致了不期望的音频水平变化。

发明内容

根据本发明第一方面，提供一种控制电路，用于在可连接终端和外围设备电路之间提供接口，其中，所述外围设备电路包括：
总线线路，用于在所述外围设备电路与所述终端设备电路之间传送数据和功率；
电荷存储设备，被设置为通过所述总线线路从所述终端设备电路中接收功率，并将所述功率提供给所述控制电路；
其中，所述控制电路可以操作用于：响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将所述电荷存储设备连接到所述总线线路，以接收功率从而进行存储；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电。
以此方式，可以通过该接口将数据(包括音频信号)和功率传送到所述外围设备，并且极大地改进了外围设备的音频性能。该控制电路制造便宜，并且占用很小的空间。在价格和尺寸方面，控制电路可与二极管解决方案相提并论。该控制电路可以容易地集成到 ASIC中。
控制电路可以操作用于，响应于外围设备电路传输由较低电压电平所表示的数据值，而将电荷存储设备从总线线路上断开连接。
控制电路可以包括开关，用于实行电荷存储设备与总线线路的连接和断开连接。
该开关可以是p通道增强模式金属氧化物半导体场效应晶体管。
根据本发明第二方面，提供一种专用集成电路(ASIC)，其包括第一方面的控制电路。
根据本发明第二方面，提供一种外围设备电路，包括第一方面的控制电路。
根据本发明第四方面，提供一种系统，其至少包括终端设备电路和第三方面的外围设备电路。
根据本发明第五方面，提供一种外围设备电路，用于在可连接终端和外围设备电路之间提供接口，其中，所述外围设备电路包括：
总线线路，用于在所述外围设备电路与所述终端设备电路之间传送数据和功率；
控制电路；
电荷存储设备，被设置为通过所述总线线路从所述终端设备电路中接收功率，并将所述功率提供给所述控制电路；
其中，所述控制电路可以操作用于：响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将所述电荷存储设备连接到所述总线线路，以接收功率从而进行存储；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电。
根据本发明第六方面，提供一种外围设备，包括第一方面的控制电路。
根据本发明第七方面，提供一种外围设备，包括第五方面的外围设备电路。
根据本发明第八方面，提供一种用于控制可连接终端与外围设备电路之间的接口的装置，其中，所述外围设备电路包括：
用于在所述外围设备电路与所述终端设备电路之间传送数据和功率的装置；
用于通过传送数据和功率的装置从所述终端设备电路中接收功率，并将所述功率提供给所述控制电路的装置；
其中，用于控制的装置可以操作用于：响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将用于接收和提供功率的装置连接到用于传送数据和功率的装置，以接收功率从而进行存储；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将用于接收和提供功率的装置从用于传送数据和功率的装置上断开连接，以防止用于接收和提供功率的装置通过用于传送数据和功率的装置进行放电。
根据本发明第九方面，提供一种在可连接终端和外围设备电路之间提供接口的方法，该方法包括：
响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将电荷存储设备连接到总线线路，以接收功率从而进行存储；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电。
该方法可以包括：响应于外围设备电路传输由较低电压电平所表示的数据值，而将电荷存储设备从总线线路上断开连接。
根据本发明第十方面，提供一种在可连接终端和外围设备电路之间提供接口的方法，该方法包括：
响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将电荷存储设备连接到总线线路，以接收功率从而进行存储的步骤；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电的步骤。
根据本发明第十一方面，提供一种计算机可读介质，其具有用于在可连接终端和外围设备电路之间提供接口的计算机可执行组件，包括：
用于响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将电荷存储设备连接到总线线路，以接收功率从而进行存储的组件；以及，响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电的组件。
根据本发明第十二方面，提供一种计算机程序，其包括程序代码装置，该程序代码装置在处理器上运行时适用于执行第九方面的方法步骤中的任意一个。
根据本发明第十三方面，提供一种计算机程序产品，其包括存储在计算机可读介质中的程序代码装置，该程序代码装置在处理器上运行时适用于执行第九方面的方法步骤中的任意一个。
任何电路可以包括一个或多个处理器、存储器和总线线路。所描述的一个或多个电路可以共享电路元件。
本发明包括一个或多个分离的或各种组合的方面、实施方式或特征，而不管是否在该组合或隔离中进行了特定声明(包括所要求保护的)。
上述发明内容仅旨在示例而非限制。

附图说明

当结合附图进行考虑时，从随后的详细描述中，本发明的这些和其他特征将通过示例而变得清楚明了，其中：
图1示出了一种耳机；
图2示出了A/V插头；
图3示出了一种耳机；
图4是现有技术耳机-终端配置的示意框图；
图5是耳机-终端配置的示意框图；
图6是耳机-终端配置的示意框图；
图7表示p通道晶体管的输出特性；
图8表示p通道晶体管的输出特性，其示出了ID相对于Vds图的所有四个象限；以及
图9是表示在可连接终端与外围设备电路之间提供接口的方法流程图。

具体实施方式

除了二极管418现在被开关所替代，并且还有在附件侧413处具有新管脚VDDCtrl 519用于控制该开关之外，图5和图6与图4相同。在整个说明书中，使用相同的数字标记来描述相同的模块。终端401与附件402的ASIC 413之间的接口在本说明书中称为总线，其可以例如是终端401与附件402的ASIC 413之间的连接器或导线。
在图5中，图4的二极管418被开关518所替代，在此情况下该开关为模拟开关。开关518可以由附件侧的VDDCtrl 519来控制。该开关可以是开路(电阻高)或闭合(电阻很小)。开关518的一端(节点520)连接至Rserial 417，而另一端(节点521)连接至附件 402的ASIC 413的VDD 415。连接至Rserial 417的该端(节点520) 主要为(通常如此，例外在于当附件402的终端401在总线上拉到逻辑低电平(0比特)的时候)基本上与连接至VDD 415的端(节点 521)处于相同的电压，因为开关518是闭合的。在此上下文中，当参考电压的时候，它们均是相对于地来测量的，除非另行提及。开关518是由附件ASIC 413所控制的低阻抗开关。当总线403通过 Rbias 411被拉至逻辑高电平时，开关518应当闭合以向ASIC 413提供功率。逻辑高电平在总线403上是缺省值。
开关518主要为(通常如此，例外之处在于当在总线403上拉动逻辑低电平时)闭合(低电阻)，并且允许经由Rserial 417来向ASIC 413供电。由于开关518的电阻范围为几欧姆并且跨越该电阻具有非常低的电压压降，所以Rserial 417不可避免地可能消耗图4中二极管 418的0.2V至0.5V的电压压降。因此，Rserial 417的电阻值可以高于现有技术解决方案中的电阻值。Rserial 417现在可以处于2k至4k欧姆的范围内(在当前解决方案中，如参考图4所描述，Rserial 417不能高出1k欧姆太多)。这意味着，Rserial 417现在可以支配开关518 的电阻以及开关518的电阻的可能的非线性。通过并联电阻Rbias 411 和Rserial 417将麦克风电流转换为AC电压。由于现在Rserial 417较高，所以在终端401输入处存在有更多可用的AC电压。Rserial 417对于开关518电阻的支配性还最小化了由于开关518的电阻而引起的终端401处AC输入电压温度变化的任何影响。
ASIC 413提供对开关518的控制，从而当由终端401或附件402 在总线403上将逻辑电平拉低时(0比特)，其总是处于开路(高电阻)，因为当在总线403上将逻辑电平拉低时，供电电容器416可以通过Rserial 417来放电。结果，当电流可以流回终端401的时候， ASIC 413的供电电容器416从总线断开连接。ASIC 413自身知道其何时将总线的逻辑电平拉低，因为其将信号信息发送至终端401。此外，其可以通过双向DataCom管脚414来观察总线403，并且当终端401正在将逻辑低电平发送至附件402的时候还可以通过使用 VDDCtrl管脚来打开开关518。每当在总线403上拉至逻辑1时，开关518应当快速地闭合以允许对供电电容器416进行充电。
在图6中，p通道增强模式金属氧化物半导体场效应晶体管 (P-MOSFET)619作为开关操作。如图6所示，晶体管619的栅极连接到VDDCtrl 519，源极连接到ASIC 413的VDD 415，并且漏极连接到Rserial 417。晶体管619现在可以由VDDCtrl 519来控制，从而晶体管619按照其在技术资料(data sheet)中规定的那样操作(栅极电压相对于源极为负，从而使得该晶体管从漏极向源极导通)。
在VDDCtrl 519处的逻辑高电压电平(接近于VDD)使得栅极- 源极电压Vgs接近于0V，这将晶体管619在漏极合源极之间设置为非常高的阻抗(开关开路)。在VDDCtrl 519处的逻辑低电平(接近于GND)将大约VDD的电压应用于跨栅极-源极(其中栅极相对于源极电压为负)。供电电压VDD以及由此的|Vgs|大于1V，因为即使对于低功率ASIC而言，其也是最小的可操作电压。
晶体管619具有0.4V-0.8V的低阈值电压，并且具有低的接通电阻。当栅极电压相对于源极(这里为VDD节点)比阈值更负时，漏极-源极通道在几欧姆的范围内变得电阻很小(开关闭合，即晶体管导通)。
正常情况下，当P-MOSFET晶体管被应用于其它应用时，漏极电压相对于源极(Vgs)为负，并且如果栅极将MOSFET控制为导通，则电流从源极流向漏极。然而，漏极电压相对于源极(Vds)主要为负，这在P-MOSFET的技术资料中并未明确规定。Vds仅当在总线 403上将逻辑电平拉低的时候才是负的。如果P-MOSFET 619仍然被控制为低电阻，则其将允许电流从源极流向漏极，并且由此对供电电容器416进行放电。然而，当将逻辑电平拉低时，MOSFET 619 仍然需要由ASIC 413来控制，使得其具有高电阻。
图7描述了如晶体管销售商通常所描述的典型p通道MOSFET 的输出特性。在水平轴上，具有负的漏极-源极电压Vds，而在垂直轴上，具有负的漏极电流ID。图中的每条曲线表示具有不同的负Vgs 值的输出特性。图7仅示出了图表的第一象限(其它三个象限在此图中不可见)。
图8示出了-ID相对于-Vds图表的所有4个象限。晶体管619主要(当开关闭合时)在该-ID相对于-Vds图表的左下角(第三象限) 中操作，其接近于在图7中不可见的具有正ID(例如+50μA)和Vds (例如+10mV)的原点(origin)。这在ASIC 413控制栅极从而开关闭合(即晶体管处于低电阻)的时候是这样的情况。Vgs然后可以是大约-1.8V。
当Vgs等于-2V的时候，可以从图8中看到的是对应于Vgs＝-2V 的曲线在接近于原点的操作点中几乎为直线。这是相比于图4中的二极管解决方案，本晶体管开关解决方案为何提供了极低的音频失真的另一原因。
当开关开路时(晶体管电阻高)，晶体管619在图8图表的第一象限(右上)仅操作很短时间，因为在总线403上将逻辑电平拉低。示例值例如可以是：总线电压≈0V，VDD≈1.8V，Vds≈-1.8V， Vgs≈0V，并且ID≈1nA。在图8中，该可操作点在Vds轴上的1.8V 处。
如图6所示P通道MOSFET晶体管具有寄生二极管620。在根据FET技术资料的通常应用中，其被反向偏置(阴极相对于阳极为正)并且因此并不导通。然而，当VDD415初始为0V的时候，寄生二极管620在附件402的启动阶段有帮助。没有寄生二极管620的话，ASIC 413将不能将任何电压应用于栅极以使得晶体管619导通。结果，VDD 415将并不开始上升，并且没有电流从漏极流向源极-死锁。然而，寄生二极管620正处于导通并且将电流应用到供电电容器416，并且附件413的VDD 415将要爬升。一旦VDD 415比晶体管 619的阈值大一点，则电流将不再流经寄生二极管，而是二极管619 变得导通，并且最后仅具有几欧姆的电阻。该寄生二极管620对于例如音频信号将不再可见，因为其被导通的晶体管所短路。
代替使用p通道MOSFET 619，也可以应用双极晶体管。然而，双极晶体管并不提供寄生二极管，因此可以使用额外的组件来代替寄生二极管620。
开关518、619可以连接到总线403。
开关518、619可以物理地位于附件402中。
系统可以至少包括开关518、619，附件402，总线403以及终端401。
图9是表示在可连接终端和外围设备电路之间提供接口的方法的流程图。
方法在900开始，并且包括(902)响应于所述终端设备电路传输由较高电压电平所表示的第一数据值，而将所述电荷存储设备连接到所述总线线路，以接收功率从而进行存储；以及，(904)响应于所述终端设备电路传输由较低电压电平所表示的第二数据值，而将所述电荷存储设备从所述总线线路上断开连接，以防止所述电荷存储设备通过所述总线进行放电。该方法在906处结束。
应该理解，前述电路除了上述功能之外还可以具有其他功能，并且这些功能可以由相同的电路来执行。
本申请人在本文单独公开了此处所描述的每个单独特征以及两个或更多此类特征的任意组合，公开的程度在于此类特征或组合能够根据本领域技术人员的一般公知常识并基于本发明来整体实现，而不管此类特征或特征组合是否解决了这里所公开的问题，并且不对权利要求的范围构成限制。本申请人指出，本发明的各种方面可以包括任何此类单独特征或特征的组合。根据前述描述，对于本领域技术人员而言很明显的是，可以在本发明的范围内做出各种修改。
尽管已经示出、描述并指出了应用于本发明优选实施方式的根本新颖特征，但需要理解的是，本领域技术人员在不脱离本发明实质的情况下，可以对所述方法和设备的形式以及细节做出各种省略和替代。例如，在表达上指出，以基本相同方式执行基本相同功能以实现相同结果的那些元素和/或方法步骤的所有组合处于本发明的范围中。此外，应当理解，结合任何公开形式或本发明实施方式而示出和/或描述的结构和/或元素和/或方法步骤可以结合在任何其他已公开或描述或建议的形式或实施方式中作为设计选择的一般问题。因此这意味着，其限制仅由所附权利要求书的范围来指示。
此外，在权利要求中，装置加功能的表述意在于覆盖这里所述描述的结构，其执行所引用的功能以及结构上等同和等同结构。因此，尽管钉子和螺钉在结构上的不等同之处在于钉子采用圆柱表面来将木制部件固定在一起，而螺钉采用螺旋表面，但在紧固木制部件的环境中，钉子和螺钉可以是等同结构。

标题	发布/更新时间	阅读量
外围设备-专利编号CN102426559A	2020-05-11	969
外围设备-专利编号CN101034491A	2020-05-11	730
外围设备-专利编号CN100501790C	2020-05-12	959
外围设备映射-专利编号CN103917953B	2020-05-12	228
外围设备存储-专利编号CN106164885A	2020-05-13	862
外围设备-专利编号CN101247456A	2020-05-11	591
卡式外围设备-专利编号CN101387944A	2020-05-13	797
外围设备-专利编号CN1920801A	2020-05-12	1072
卡式外围设备-专利编号CN101387944B	2020-05-13	716
外围设备-专利编号CN100464316C	2020-05-11	384

用于在可连接终端和外围设备电路之间提供接口的控制电路

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式