已知包括彼此同步操作的多个CPU模块的数据处理装置。传统 地，通过从所有CPU模块共用的时钟源输入时钟，执行CPU模块之 间的同步。然而，这种数据处理装置存在的问题在于，当共用时钟源 中发生故障时，停止所有CPU模块的操作。
为了解决这个问题，例如，在JP 07-73059A中公开的数据处理装 置中，每个CPU模块识别共同(mutual)的时钟计数器的值，并使分 别基于来自各个时钟源的时钟进行操作的CPU模块彼此同步。
在这种情况下，每个CPU模块以分组从其它CPU模块接收共同 的时钟计数器的值并且向其它CPU模块发送共同的时钟计数器的值。 在这种情况下，除非计数器分组的到达时间是常数，否则每个CPU模 块不能执行精确的同步过程。当通过普通信号线路来发送并接收计数 器分组时，计数器分组受到普通分组的影响，并且普通分组的到达时 间不是固定的。因此，在通过普通信号线路来发送并接收计数器分组 时，数据处理装置必须包括专用配置，例如，优选地，在不受普通分 组的任何影响的情况下对计数器分组进行处理的配置。可选地，数据 处理装置必须包括时钟计数器信息专用的信号线(该信号线不同于普 通信号线)，用于发送和接收普通分组等。在任何情况下，数据处理装 置的配置在尺寸上较大并且复杂。

做出本发明以解决上述问题。本发明的示例性特征是给能够使每 个以独立时钟进行操作的多个CPU模块同步的数据处理装置提供简单 配置。
在本发明的一方面，数据处理装置包括多个CPU模块，每个CPU 模块包括CPU。多个CPU模块通过交叉链路彼此连接。多个CPU模块 中的每个包括：时钟源，用于向自身的CPU提供时钟；时钟计数器， 用于对来自时钟源的时钟进行计数；I/O模块，用于向CPU发送预定分 组并从CPU接收预定分组；第一数据加法器，用于在从I/O模块接收到 指定给CPU的分组时，读取时钟计数器的值，将预定偏移值添加至读 取值上以生成计时值，并将所生成的计时值添加至指定给CPU的分组 上；以及计时调整器，用于基于从第一数据加法器接收到的分组的计 时值和时钟计数器的值，来调整将分组发送至CPU的时间。
构成了本发明的数据处理装置的CPU模块将定义了其处理时间的 计时值添加至要从I/O模块发送至CPU的分组，并基于自己的时钟计数 器的值和计时值来处理该分组。因此，数据处理装置可以使每个以独 立时钟操作的多个CPU模块同步。
此外，基于添加至分组的计时值和每个CPU模块的时钟计数器的 值，对本发明的数据处理装置进行操作。因此，不需要知道同步方的 计数器值。结果，根据本发明的数据处理装置，不需要一普通信号线 具有防止计数器分组受到普通分组影响的特定配置。此外，不需要数 据处理装置具有CPU模块之间的计数器分组专用的信号线。

结合附图，本发明的以上和其它目的、特征和优点将从以下的详 细描述中变得显而易见，其中：
图1示出了根据本发明第一实施例的数据处理装置的控制结构框 图的示例；
图2示出了在图1中示出的数据处理装置中，用于复位每个CPU模 块的CPU和时钟计数器的操作的序列图的示例；
图3示出了用于表示在图1中示出的数据处理装置中执行的操作的 序列图的示例，其中，CPU向I/O模块发送请求分组，并从I/O模块中接 收针对该请求分组的响应分组；
图4示出了表示在图1中示出的数据处理装置中执行的操作的序列 图的示例，其中，I/O模块向CPU发送请求分组，并从CPU接收针对该 请求分组的响应分组；
图5示出了表示在图1中示出的数据处理装置中执行的操作的序列 图的示例，其中，CPU接收定期从I/O模块发送来的中断分组，并响应 于该中断分组来复位时钟计数器；
图6是明确地示出了以下事实的图示：通过参照图5阐述的定期复 位过程，使CPU模块之间的时钟计数器偏差量落入特定范围；以及
图7示出了根据本发明第二实施例的数据处理装置的控制结构框 图的示例。

图1示出了根据本发明第一实施例的数据处理装置的控制结构框 图的示例。数据处理装置包括CPU模块1000和CPU模块2000。CPU模 块1000和CPU模块2000通过交叉链路3000进行连接。
CPU模块1000包括时钟源1100、CPU 1201、时钟计数器1202、偏 移值寄存器1203、比较器1204、第一数据加法器1205、计时调整器1206、 交叉链路控制器1207和I/O模块1300。
CPU 1201执行一系列命令行，例如，CPU 1201由CPU(中央处理 单元)及其外围电路组成。
时钟计数器1202对来自时钟源1100的时钟进行计数。当从计时调 整器1206接收到计数器值的复位指令时，时钟计数器1202复位计数器 值。通常，当CPU模块2000中的CPU 1201和CPU 2201启动同步操作时， 将CPU模块2000中的时钟计数器1202和时钟计数器2202复位。
偏移值寄存器1203存储预先设置的偏移值。偏移值是等于或大于 必要最小时钟个数的值，例如，直至CPU模块2000中的计时调整器2206 通过交叉链路3000接收到从CPU模块1000中的第一数据加法器1205发 送的分组所需的最小时钟个数。
比较器1204检查从CPU 1201接收到的分组与通过交叉链路3000 从CPU模块2000中的CPU 2201接收到的分组是否一致。如果分组彼此 一致，则比较器1204选择分组之一，并发送至I/O模块1300。在这种情 况下，比较器1204也可以对从CPU 1201发送的分组和从CPU 2201发送 的分组进行缓冲。
在从I/O模块1300接收到指定给CPU的分组时，第一数据加法器 1205读取时钟计数器1202的值，并将偏移值寄存器1203的值添加到该 值上以生成计时值，然后将所生成的计时值添加至分组。第一数据加 法器1205将具有计时值的分组发送至计时调整器1206和交叉链路控制 器1207。
计时调整器1206从CPU模块1000中的第一数据加法器1205或CPU 模块2000中的第一数据加法器2205接收到添加了计时值的分组。然后， 计时调整器1206等待，直至时钟计数器1202的值与添加至所接收的分 组的计时值一致，并在两值彼此一致时，将分组发送至CPU 1201。应 当注意，计时调整器1206执行控制，从而当从CPU模块1000中的第一 数据加法器1205接收到的分组和从CPU模块2000中的第一数据加法器 2205接收到的分组的计时值彼此一致时，分组的处理顺序在CPU模块 1000和2000之间并无不同。例如，计时调整器1206可以对从第一数据 加法器1205接收到的分组和从第一数据加法器2205接收到的分组进行 缓冲。
交叉链路控制器1207将从CPU 1201发送的分组通过交叉链路 3000和CPU模块2000中的交叉链路控制器2207，发送至CPU 2000中的 比较器2204。此外，交叉链路控制器1207将从第一数据加法器1205发 送的分组通过交叉链路3000和交叉链路控制器2207，发送至计时调整 器2206。此外，交叉链路控制器1207通过交叉链路控制器2207和交叉 链路3000，接收从CPU模块2000中的CPU 2201发送的分组，并发送至 比较器1204。此外，交叉链路控制器1207通过交叉链路控制器2207和 交叉链路3000，接收从CPU模块2000中的第一数据加法器2205发送的 分组，并发送至计时调整器1206。
I/O模块1300包括I/O网桥1301、复位分组生成器1302、计时器1303 和I/O设备1304。I/O网桥1301接收来自比较器1204的分组，并将分组发 送至复位分组生成器1302、计时器1303和I/O设备1304中的至少一个。 此外，I/O网桥1301接收从复位分组发生器1302、计时器1303和I/O设备 1304发送的分组，并将该分组发送至第一数据加法器1205。在CPU 1201和2201要求生成复位分组时，复位分组发生器1302生成复位分组， 并通过I/O网桥1301将该分组发送至第一数据加法器1205。计时器1303 在每段预定时间内生成计时器中断分组，并通过I/O网桥1301将该分组 发送至第一数据加法器1205。I/O设备1304由SCSI控制器、LAN适配器 等组成。
CPU模块2000包括时钟源2100、CPU 2201、时钟计数器2202、偏 移值寄存器2203、比较器2204、第一数据加法器2205、计时调整器2206、 交叉链路控制器2207和I/O模块2300。由于这些构件等同于CPU模块 1000中的那些，所以省略对它们的阐述。
应当注意，各个CPU 1201、2201可以分别区分I/O模块1300、2300。 然而，由于CPU 1201和CPU 2201是同步操作的，所以根据各个I/O模 块1300和2300，将它们识别为一个CPU，不能对它们两个进行区分。
交叉链路3000建立了CPU模块1000和CPU模块2000之间的连接。 交叉链路3000由诸如PCI总线之类的并行接口、以及诸如PCI-Express 之类的串行接口等组成。交叉链路3000对于具有多个CPU模块的数据 处理装置来说非常重要，并且不是专用数据线路。
图2示出了在本发明第一实施例的数据处理设备中，用于复位CPU 模块1000中的CPU 1201和时钟计数器1202、以及CPU模块2000中的 CPU2201和时钟计数器2202的操作的序列图的示例。
基于从CPU模块1000中的复位分组发生器1302或CPU模块2000中 的复位分组发生器2302发送的复位分组，来执行CPU模块1000中的时 钟计数器1202和CPU 1201、以及CPU模块2000中的时钟计数器2202和 CPU2201的复位。
复位分组发生器1302或复位分组发生器2302在接收到来自CPU 1201或CPU 2201的复位请求分组时生成复位分组。并没有限制数据处 理装置使用复位分组发生器1302、还是使用复位分组发生器2302来执 行复位。下面，将以下情况作为示例：将CPU模块1000中的复位分组 发生器1302用于对CPU模块1000中的时钟计数器1202和CPU 1201、以 及CPU模块2000中的时钟计数器2202和CPU 2201进行复位。
首先，CPU 1201向比较器1204发送复位请求分组(步骤S201)。 此时，CPU 1201和CPU 2201彼此不同步。因此，比较器1204在不等待 从CPU 2201发送相同分组的情况下，将复位请求分组发送至I/O模块 1300中的复位分组发生器1302(步骤S202)。
复位分组发生器1302在接收到复位请求分组时生成复位分组，并 将该复位分组发送至第一数据加法器1205(步骤S203)。第一数据加法 器1205在从复位分组发生器1302接收到复位分组时，将复位请求分组 发送至计时调整器1206和交叉链路控制器1207(步骤S204)。
计时调整器1206参照所接收到的复位分组的发送源，并判断复位 分组是否通过了交叉链路3000。在这种情况下，复位分组的发送源是 复位分组发生器1302，并且复位分组未通过交叉链路3000。因此，在 等待了预先设置的时钟周期(步骤S205)之后，计时调整器1206将时 钟计数器1202复位(步骤S206)。之后，计时调整器1206将CPU 1201 复位(步骤S207)。
另一方面，交叉链路控制器1207通过交叉链路3000，将从第一数 据加法器1205接收到的复位分组发送至交叉链路控制器2207(步骤 S208)。交叉链路控制器2207将所接收的复位分组发送至计时调整器 2206(步骤S209)。
计时调整器2206参照所接收到的复位分组的发送源，并判断复位 分组是否通过了交叉链路3000。在这种情况下，发送源是CPU模块1000 中的复位分组发生器1302，并且复位分组通过了交叉链路3000。为此， 计时调整器2206不进入等待状态，而立即将时钟计数器2202复位(步 骤S210)。此外，之后，计时调整器2206将CPU 2201复位(步骤S211)。
通过上述操作，去除了时钟计数器1202与时钟计数器2202之间的 时钟偏差。之后，开始CPU 1201和2201之间的同步操作。
图3示出了表示CPU 1201和CPU 2201向I/O模块1300发送请求分 组、并从I/O模块1300接收针对该请求分组的响应分组的操作的序列图 的示例。
首先，CPU 1201将指定给I/O模块1300的请求分组发送至比较器 1204(步骤S301)。应当注意，例如，这种情况下的时钟计数器1202 的值是10。应当注意，CPU 1201和CPU 2201同步执行相同的命令行。 因此，在时钟计数器2202的值变为10时，CPU 2201也将指定给I/O模块 1300的请求分组发送至交叉链路控制器2207(步骤S302)。交叉链路控 制器2207通过交叉链路3000，将所接收的请求分组发送至交叉链路控 制器1207(步骤S303)。交叉链路控制器1207将所接收的请求分组发送 至比较器1204(步骤S304)。
比较器1204将从CPU 1201接收的响应分组与从CPU 2201接收的 响应分组进行比较(步骤S305)。当在数据处理装置中没有发生故障时， 这两个请求分组是一致的。比较器1204选择请求分组之一，并将该请 求分组发送至I/O模块1300(步骤S306)。
I/O模块1300判断所接收的分组是否是要求响应的分组。在这种情 况下，所接收的分组是请求分组。因此，I/O模块1300生成响应分组， 并将所生成的分组发送至第一数据加法器1205(步骤S307)。
在接收到响应分组时，第一数据加法器1205参照时钟计数器1202 (步骤S308)。应当注意，例如，此时的时钟计数器1202的值是30。除 此之外，例如，偏移值寄存器1203的值是20。第一数据加法器1205将 偏移值寄存器1203的值(＝20)加在时钟计数器1202的值(＝30)上， 并将该值作为计时值TV(＝50)加在响应分组上。第一数据加法器1205 将添加了计时值TV的响应分组发送至计时调整器1206和交叉链路控 制器1207(步骤S309)。
在接收到响应分组时，计时调整器1206参照添加至响应分组上的 计时值TV，并执行等待，直至时钟计数器1202的值变得与计时值TV 相等(步骤S310)。在时钟计数器1202的值与计时值TV相等时，计时 调整器1206将响应分组发送至CPU 1201(步骤S311)。
另一方面，交叉链路控制器1207通过交叉链路3000，将从第一数 据加法器1205接收的响应分组发送至交叉链路控制器2207(步骤 S312)。交叉链路控制器2207将所接收的响应分组发送至计时调整器 2206(步骤S313)。
在接收到响应分组时，计时调整器2206参照添加在响应分组上的 计时值TV，并执行等待，直至时钟计数器2202的值变得与计时值TV 相等(步骤S314)。在时钟计数器2202的值与计时值TV相等时，计时 调整器1206将响应分组发送至CPU 2201(步骤S315)。
如上所述，CPU 1201和CPU 2201均在时钟计数器1202和时钟计数 器2202的值是10时发送请求分组，并在时钟计数器1202和时钟计数器 2202的值是50时接收响应分组。
图4示出了操作的序列图的示例，其中，I/O模块1300将请求分组 发送至CPU 1201和CPU 2201，并从CPU 1201和CPU 2201接收针对该 请求分组的响应分组。
I/O模块1300将指定给CPU 1201和CPU 2201的请求分组发送至第 一数据加法器1205(步骤S401)。在从I/O模块1300接收到请求分组时， 第一数据加法器参照时钟计数器1202(步骤S402)。应当注意，例如， 在这种情况下，时钟计数器1202的值是30。除此之外，例如，偏移值 寄存器1203的值是20。第一数据加法器1205将偏移值寄存器1203的值 (＝20)加在时钟计数器1202的值(＝30)上，并将该值作为计时值TV (＝50)加在请求分组上。第一数据加法器1205将添加了计时值TV的 请求分组发送至计时调整器1206和交叉链路控制器1207(步骤S403)。
在接收到请求分组时，计时调整器1206参照添加至请求分组上的 计时值TV，并执行等待，直至时钟计数器1202的值变得与计时值TV (＝50)相等(步骤S404)。在时钟计数器1202的值与计时值TV相等时， 计时调整器1206将请求分组发送至CPU 1201(步骤S405)。
另一方面，交叉链路控制器1207通过交叉链路3000，将从第一数 据加法器1205接收的请求分组发送至交叉链路控制器2207(步骤 S406)。交叉链路控制器2207将所接收的请求分组发送至计时调整器 2206(步骤S407)。
在接收到请求分组时，计时调整器2206参照添加在请求分组上的 计时值TV，并执行等待，直至时钟计数器2202的值变得与计时值TV 相等(步骤S408)。在时钟计数器2202的值与计时值TV相等时，计时 调整器1206将响应分组发送至CPU 2201(步骤S409)。
CPU 1201判断所接收的请求分组是否是要求响应的分组，并在要 求响应时，将响应分组发送至比较器1204(步骤S410)。
另一方面，CPU 2201判断所接收的请求分组是否是要求响应的分 组，如果要求响应，则将响应分组发送至交叉链路控制器2207(步骤 S411)。交叉链路控制器2207通过交叉链路3000，将响应分组发送至交 叉链路控制器1207(步骤S412)。交叉链路控制器1207将所接收的响应 分组发送至比较器1204(步骤S413)。
比较器1204将从CPU 1201接收的响应分组与从CPU 2201接收的 响应分组进行比较(步骤S414)。
当在数据处理装置中没有发生故障时，这两个响应分组彼此一致。 比较器1204选择响应分组之一，并将该响应分组发送至I/O模块1300 (步骤S415)。
如上所述，CPU 1201和CPU 2201均在时钟计数器1202和时钟计数 器2202的值是50时接收请求分组。
如上所述，如图3和图4所示，构成数据处理装置的CPU模块将定 义了处理时间的计时值添加至要从I/O模块发送至CPU的分组，并基于 它自己的时钟计数器的值和计时值来处理该分组。因此，数据处理装 置可以使每个均以独立时钟操作的多个CPU模块同步。
此外，数据处理装置基于添加至分组的计时值和每个CPU模块的 时钟计数器的值进行操作。因此，不必知道同步方的计数器值。因而 在数据处理装置中，不需要普通信号线具有防止计数器分组受到普通 分组影响的特定配置。此外，不需要数据处理装置具有CPU模块之间 的计数器分组专用的信号线。
图5示出了表示操作的序列图的示例，其中，CPU 1201和CPU 2201 接收定期地从I/O模块1300发送的中断分组，并响应于该中断分组来复 位时钟计数器1202和2202。
I/O模块1300中的计时器1303在每个预定时间段内，将计时器中断 分组发送至第一数据加法器1205(步骤S501)。
在接收到计时器中断分组时，第一数据加法器1205参照时钟计数 器1202(步骤S502)。应当注意，例如，此时的时钟计数器1202的值是 12。除此之外，例如，偏移值寄存器1203的值是20。第一数据加法器 将偏移值寄存器1203的值(＝20)加在时钟计数器1202的值(＝12)上， 并将该值作为计时值TV(＝32)加在计时器中断分组上。第一数据加 法器1205将添加了计时值TV的计时器中断分组发送至计时调整器 1206和交叉链路控制器1207(步骤S503)。
在接收到计时器中断分组时，计时调整器1206参照添加至计时器 中断分组上的计时值TV，并执行等待，直至时钟计数器1202的值变得 与计时值TV(＝32)相等(步骤S504)。在时钟计数器1202的值与计时 值TV相等时，计时调整器1206将计时器中断分组发送至CPU 1201(步 骤S505)。
另一方面，交叉链路控制器1207通过交叉链路3000，将从第一数 据加法器1205接收的计时器中断分组发送至交叉链路控制器2207(步 骤S506)。
交叉链路控制器2207将所接收的计时器中断分组发送至计时调整 器2206(步骤S507)。
在接收到计时器中断分组时，计时调整器2206参照添加在响应分 组上的计时值TV，并执行等待，直至时钟计数器2202的值变得与计时 值TV相等(步骤S508)。在时钟计数器2202的值与计时值TV相等时， 计时调整器1206将计时器中断分组发送至CPU 2201(步骤S509)。
在接收到计时器中断分组时，CPU 1201首先退出环境(escape a context)(步骤S510)。之后，CPU 1201将指定给复位分组发生器1302 的复位请求分组发送至比较器1204(步骤S511)。
另一方面，在接收到计时器中断分组时，CPU 2201首先退出环境 (步骤S512)。之后，CPU 2201将指定给复位分组发生器1302的复位 请求分组发送至交叉链路控制器2207(步骤S513)。
交叉链路控制器2207通过交叉链路3000，将所接收的复位请求分 组发送至交叉链路控制器1207(步骤S514)。
交叉链路控制器1207通过交叉链路3000，将所接收的复位请求分 组发送至比较器1204(步骤S515)。
比较器1204将从CPU 1201接收的复位请求分组与从CPU 2201接 收的复位请求分组进行比较(步骤S516)。当在数据处理装置中没有发 生故障时，这两个响应分组是一致的。比较器1204选择复位请求分组 之一，并将该请求分组发送至I/O模块1300(步骤S517)。
通过I/O网桥1301接收到复位请求分组的复位分组发生器1302将 复位分组发送至第一数据加法器1205(步骤S518)，其中，复位分组分 配了发送源ID用以识别I/O模块。
第一数据加法器1205将所接收的复位分组发送至计时调整器1206 和交叉链路控制器1207(步骤S519)。
计时调整器1206参照所接收的复位分组的发送源ID，并判断复位 分组是否通过了交叉链路3000。在这种情况下，复位分组的发送源是 复位分组发生器1302，复位分组未通过交叉链路3000。在这种情况下， 在等待了预定时钟周期(步骤S520)之后，计时调整器1206将时钟计 数器1202复位(步骤S521)。之后，计时调整器1206将CPU 1201复位 (步骤S522)。
另一方面，交叉链路控制器1207通过交叉链路3000，将从第一数 据加法器1205接收的复位分组发送至交叉链路控制器2207(步骤 S523)。交叉链路控制器2207将所接收的复位分组发送至计时调整器 2206(步骤S524)。
计时调整器2206参照所接收的复位分组的发送源ID，并判断复位 分组是否通过了交叉链路3000。在这种情况下，发送源是CPU模块1000 中的复位分组发生器1302，复位分组通过了交叉链路3000。在这种情 况下，计时调整器2206不进入等待状态，而立即将时钟计数器2202复 位(步骤S525)。此外，之后，计时调整器2206将CPU 2201复位(步 骤S526)。
另外，完成了复位的CPU 1201返回复位之前退出的环境(步骤 S527)。另一方面，CPU 2201返回复位之前退出的环境(步骤S528)。
图6是明确地示出了以下事实的图示：通过参照图5示出的定期复 位过程，时钟计数器1202和时钟计数器2202之间的偏差量落入特定范 围。在图6中，横坐标表示时间，纵坐标表示时钟计数器1202和时钟计 数器2202之间的偏差量。在时间t2处执行复位之后，时钟计数器1202 和时钟计数器2202之间的偏差量基于时钟源1100的平均频率与时钟源 2100的平均频率之间的比而增加。然而，通过每个Δ周期发出的计时 器中断，再次将CPU 1201和2201、以及时钟计数器1202和2202复位。 利用该操作，可以将时钟计数器1202和时钟计数器2202之间的偏差量 限制在特定范围，例如，图6中的7或更小。以这种方式，可以继续CPU 1201和CPU 2201之间的同步操作。
图7示出了根据本发明第二实施例的数据处理装置的控制结构框 图的示例。第二实施例中的数据处理装置与第一实施例中的数据处理 装置之间的差异在于，各个CPU模块1000和2000还包括第二数据加法 器1208和2208。
第二数据加法器1208(2208)将时钟计数器1202(2202)的值添 加在从CPU 1201(CPU 2201)发送的分组上。在同步操作期间，比较 器1204(2204)将从CPU 1201发送的分组与从CPU 2201发送的分组进 行比较。然而，在这种情况下，比较器1204(2204)对添加在各个分 组上的时钟计数器的值进行比较。该比较导致了对CPU 1201和CPU 2201之间的同步失配的早期检测。
应当注意，在上述示例中，以包括两个系统的CPU模块的数据处 理装置为例。然而，系统的个数并不局限于两个系统，可以使用三个 系统或多个系统。
尽管结合特定的示例性实施例对本发明进行了描述，但是可以理 解，本发明所包括的主题并不局限于那些特定实施例。相反，本发明 的主题意在包括可包括在所附权利要求的精神和范围内的所有可选 项、修改和等同物。
此外，即使在审查期间修改了权利要求，发明人也意图保留所要 求保护的本发明的等同物。