低功率数据总线接收器专利检索-数据接收器电脑零配件专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

低功率数据总线接收器

阅读：1022发布：2020-05-13

IPRDB可以提供低功率数据总线接收器专利检索，专利查询，专利分析的服务。并且本发明涉及一种用于对从电子通信总线系统获得的比特流进行接收和处理的电路。该电路包括比特流处理单元，用于比特流的同步和比特采样以提供采样输出信号。该电路包括用于对在该采样输出信号中编码的数据帧进行解码的帧解码单元。该电路包括用于产生比特流处理单元用的第一时钟信号的时钟信号发生器。该电路包括用于产生频率低于第一时钟信号的第二时钟信号的时钟信号下采样器，其中，第二时钟信号在第一时钟信号中的时钟脉冲和采样输出信号中比特的发出同时出现的情况下产生。该第二时钟信号被提供给帧解码单元。该比特流处理单元被适用于将第一时钟信号同步至传入比特流的外部协议定时。，下面是低功率数据总线接收器专利的具体信息内容。

权利要求

1.一种接收电路，用于接收从电子通信总线系统获得的传入比特流并用于处理所述传入比特流，所述接收电路包括：比特流处理器，该比特流处理器用于所述传入比特流的比特流同步和比特采样，以提供采样输出信号；

帧解码器，该帧解码器用于对所述采样输出信号中编码的数据帧进行解码；

时钟信号发生器，该时钟信号发生器用于产生第一时钟信号，并将所述第一时钟信号提供给所述比特流处理器，使得所述比特流处理器以第一时钟信号的频率工作；以及时钟信号下采样器，该时钟信号下采样器用于生成具有比所述第一时钟信号低的频率的第二时钟信号，所述第二时钟信号在所述第一时钟信号中的时钟脉冲和由比特流处理器提供的采样输出信号中的一个比特的发出同时出现的情况下产生，并且该时钟信号下采样器用于向所述帧解码器提供所述第二时钟信号，使得所述帧解码器以所述第二时钟信号的频率工作，其中，所述比特流处理器适于将所述第一时钟信号同步至所述传入比特流的外部协议定时。

2.如权利要求1所述的接收电路，其特征在于，所述帧解码器适于根据控制器局域网协议对所述采样输出信号中的数据帧进行解码。

3.如权利要求1所述的接收电路，其特征在于，所述接收电路包括唤醒决定单元，该唤醒决定单元用于检测由所述帧解码器提供的数据帧信息中的选择性唤醒消息，并响应于所述选择性唤醒消息产生唤醒信号，并且其中所述第二时钟信号被提供给所述唤醒决定单元，使得所述唤醒决定单元以第二时钟信号的频率工作。

4.如权利要求1所述的接收电路，其特征在于，所述时钟信号下采样器生成具有与经处理的数据流的波特率频率相对应的频率的所述第二时钟信号。

5.如权利要求1所述的接收电路，其特征在于，所述时钟信号发生器包括RC振荡器。

6.如权利要求1所述的接收电路，其特征在于，所述比特流处理器包括同步器，所述同步器适于使所述传入比特流同步以便形成与所述第一时钟信号同步的同步比特流并且用于产生总线同步信号，并且其中所述比特流处理器包括边沿检测器，用于检测所述同步比特流中的下降沿模式并产生检测到的下降沿信号。

7.如权利要求6所述的接收电路，其特征在于，所述边沿检测器包括移位寄存器和比较器，该移位寄存器用于存储传入比特流的数据样本，该比较器用于通过将存储在移位寄存器中的至少两个值和由同步器提供的总线同步信号与预定的下降沿模式进行比较来检测下降沿，以便产生所述检测到的下降沿信号。

8.如权利要求6所述的接收电路，其特征在于，所述比特流处理器包括边沿验证器，该边沿验证器包括：计数器，用于在由所述检测到的下降沿信号传送的每个检测到的下降沿处重新开始计数；

样本选择器，用于在所述检测到的下降沿之后，在所述计数器的预定计数器值处从数字输入数据中选择样本；以及比较器，用于验证所选择的样本以通过多数表决来确定所述检测到的边沿的有效性，并且用于生成有效边沿信号。

9.如权利要求8所述的接收电路，其特征在于，所述比特流处理器包括比特采样器，该比特采样器包括采样选择器，该采样选择器用于在预定时刻在当前比特帧中提取样本，并且经由所述采样输出信号提供所述样本。

10.如权利要求9所述的接收电路，其特征在于，所述样本选择器还被配置成用于在所述计数器的多个预定计数值处选择多个数据帧验证样本，其中所述比特采样器包括另一个比较器，所述另一个比较器用于应用多数表决来检测所述通信总线上的稳定显性状态以检测有效帧，其中所述比特采样器包括另一个计数器，所述另一个计数器被配置成用于在检测到所述有效帧时重置，并且被配置成用于当达到预定计数值时重置，该预定计数值与所述第一时钟信号的频率和所述通信总线系统的传输波特率之间的比率相对应，其中所述采样选择器被配置成用于在所述另一个计数器的另一个预定计数值所指示的当前比特帧中的所述预定时刻提取所述样本。

11.一种集成电路设备，用于通过电子通信总线系统发送和/或接收数据，该设备包括收发器，所述收发器包括：用于与电子通信总线系统对接的总线系统连接器；以及用于对经由总线系统连接器从电子通信总线系统获得的传入数据进行处理的根据权利要求1的接收电路。

12.如权利要求11所述的集成电路设备，其特征在于，所述集成电路设备是控制器局域网节点，用于通过控制器局域网总线系统形式的电子通信总线系统发送和/或接收数据。

13.如权利要求12所述的集成电路设备，其特征在于，所述集成电路设备适于对控制器局域网总线系统的选择性唤醒和/或部分联网进行支持。

14.一种用于对从电子通信总线系统获得的传入比特流进行处理的方法，该方法包括：产生第一时钟信号；

使用比特流处理器将所述第一时钟信号同步至所述传入比特流的外部协议定时，并对所述传入比特流进行比特采样以提供采样输出信号，所述比特流处理器由第一时钟信号计时；

产生频率低于第一时钟信号的第二时钟信号，其中，所述第二时钟信号在第一时钟信号中的时钟脉冲和由比特流处理器提供的采样输出信号中比特的发出同时出现的情况下产生；以及使用帧解码器对在所述采样输出信号中编码的数据帧进行解码，所述帧解码器由所述第二时钟信号计时。

15.如权利要求14所述的方法，其特征在于，所述数据帧的所述解码包括根据控制器局域网协议解码所述数据帧，该方法还包括使用唤醒决定单元来检测所述解码的数据帧中的选择性唤醒消息并且响应于所述选择性唤醒消息来生成唤醒信号，其中所述唤醒决定单元由所述第二时钟信号计时。

说明书全文

低功率数据总线接收器

技术领域

[0001] 本发明涉及电子数据通信总线系统领域，例如涉及控制器局域网(CAN)总线。更具体而言，涉及用于通过电子数据通信总线系统、例如通过CAN总线接收数据的接收器电路、用于通过电子数据通信总线系统、例如通过CAN总线发送和/或接收数据的集成电路设备以及相关方法。

背景技术

[0002] 在适用于经由数字数据通信总线系统发送和/或接收信息的设备中，提供一种低功率总线监视工作模式是有利的，该低功率总线监视工作模式中，该设备保守地消耗功率来对通过数据总线传输的传入数据进行监视，来检测意图指令该设备恢复正常工作模式的信号或消息。

[0003] 例如，在本领域中已知例如按照ISO11898-6标准的控制局域网(CAN)来提供一种选择性唤醒功能。这有利于减少此类网络中的功耗。例如，车辆的CAN总线系统上的节点可能在大部分、例如80％或更高、例如90％或95％的时间内不被需要。如本领域所知，不具有选择性唤醒能力的节点可能在等待请求时消耗例如数瓦、例如2W功率，而在支持部分联网的CAN网络中节点或节点组可以被维持在选择性唤醒状态而不浪费功率。由此，在节点不需要被激活时的节点的空闲模式期间，功耗能够大幅降低。

[0004] 部分联网使得节点或节点组能与连接到总线系统的其它节点分开被唤醒。例如与响应于任何总线活动的通用唤醒相反，唤醒信号可以以预定的CAN消息的形式发送，像ISO11898-5所定义的那样。然而，CAN收发设备可能因此需要在严重的功率限制下为了特定的唤醒消息对经由总线发送的比特流进行监视和分析，这例如是因为在其非激活状态期间，仅允许有限的功耗。为此，接收器需要能恰当地对传入的数据比特流进行采样，而例如该非激活模式下的时钟精度可能因功率要求而受到限制。

[0005] 美国专利US8090210公开了一种明确地唤醒总线系统的用户的方法。该方法涉及基于总线上的消息传输来决定是否将总线节点从其非激活状态唤醒的多阶段方法。在第一阶段，检测传入的消息。在第二阶段，该消息用的正确的通信协议被验证，在第三阶段，可以通过处理该消息中的逻辑信息来选择总线节点。

[0006] 美国专利US7430261涉及一种使用多数表决的方法和比特流解码单元。该方法中，定义了检测窗口，并且对连续样本进行的多数表决用于检测比特值。反复执行该采样方法来决定所发送的数据比特流的每一个比特。

发明内容

[0007] 本发明的实施例的一个目的在于提供一种例如在实现用于在CAN总线上接收和/或发送数据的电子控制单元的集成电路、例如在CAN收发器中，对通过电子数据通信总线系统、例如控制器局域网发送的比特流进行低功率处理的有效手段和方法。

[0008] 以上目的通过根据本发明的方法和设备来实现。

[0009] 本发明的实施例的一个优点是提供比特流同步，以在设备、例如CAN节点的低功耗模式下实现比特流的准确数据采样。

[0010] 在提到低功耗模式或低功率模式的情况下，其指的是设备的省电工作模式，其特征在于，比正常或主动工作模式低得多的功耗，其中该设备仅为了检测预定的唤醒消息(例如专门分配给该节点或节点所属节点簇、例如子网的预定唤醒消息)而处理传入数据比特流。例如，其具体指的是依照ISO11898-6标准的低功率模式。

[0011] 本发明的实施例的一个优点是可以在根据本发明的实施例的方法或设备中使用低成本RC振荡器来实现精确和低功率比特流采样。

[0012] 本发明的实施例的一个优点是例如使用具有有限精度、例如低精度的高能效的时钟源提供了高能效且准确的CAN数据比特流处理，其适用于低功率模式下的CAN局部联网。

[0013] 本发明的实施例的一个优点是可以提供仅具有少数需要高频时钟的组件的CAN节点。

[0014] 本发明实施例的一个优点是，例如至少在低功率模式下工作时，不需要高精度振荡器、例如晶体振荡器(XTAL)和/或例如由PLL生成的高速高精度时钟信号来提供固定的时钟参考信号。

[0015] 在第一方面，本发明涉及用于接收从电子通信总线系统获得的传入比特流并且用于处理该传入比特流的接收电路。接收电路包括比特流处理单元，该比特流处理单元用于对传入比特流进行比特流同步和比特采样来提供采样输出信号。该接收电路包括：帧解码单元，用于对在采样输出信号中编码的数据帧进行解码；以及时钟信号发生器，用于生成第一时钟信号并将第一时钟信号提供给比特流处理单元，使得比特流处理单元以第一时钟信号的频率工作。该接收电路还包括用于产生频率低于第一时钟信号的第二时钟信号的时钟信号下采样器，其中，第二时钟信号在第一时钟信号中的时钟脉冲和由比特流处理单元提供的采样输出信号中比特的发出同时出现、例如一起出现的情况下产生。时钟信号下采样器也适用于向帧解码单元提供第二时钟信号，从而帧解码单元以第二时钟信号的频率进行操作。该比特流处理单元被适用于将第一时钟信号同步至传入比特流的外部协议定时。

[0016] 在根据本发明实施例的接收电路中，帧解码单元可以适用于根据控制器局域网协议对采样输出信号中的数据帧进行解码。

[0017] 根据本发明的实施例的接收电路可以包括唤醒决定单元，用于检测由帧解码单元提供的数据帧信息中的选择性唤醒消息，并且响应于该选择性唤醒消息来产生唤醒信号。第二时钟信号可以被提供给唤醒决定单元，使得唤醒决定单元以第二时钟信号的频率工作。

[0018] 在根据本发明的实施例的接收电路中，时钟信号下采样器可以产生具有与经处理的数据流的波特率频率对应的频率的第二时钟信号。

[0019] 在根据本发明的实施例的接收电路中，时钟信号下采样器可以通过用由比特流处理单元产生的采样输出指示信号选通第一时钟信号来生成第二时钟信号。

[0020] 在根据本发明实施例的接收电路中，时钟信号发生器可以包括具有在1％至10％范围内的精度的振荡器。

[0021] 在根据本发明实施例的接收电路中，时钟信号发生器可以包括RC振荡器。

[0022] 在根据本发明实施例的接收电路中，比特流处理单元可以包括同步器，适用于将传入比特流同步成与第一时钟信号同步并用于生成总线同步信号。比特流处理单元可以包括用于检测同步比特流中的下降沿模式并生成检测到的下降沿信号的边沿检测器。

[0023] 在根据本发明实施例的接收电路中，

[0024] 边沿检测器包括移位寄存器和比较器，该移位寄存器用于存储传入比特流的数据样本，该比较器用于通过将存储在移位寄存器中的至少两个值和由同步器提供的总线同步信号与预定的下降沿模式进行比较来检测下降沿，以便产生所述检测到的下降沿信号。

[0025] 在根据本发明实施例的接收电路中，

[0026] 比特流处理单元可以包括边沿验证单元，该边沿验证单元包括：

[0027] -计数器，适于在由所述检测到的下降沿信号传送的每个检测到的下降沿处重新开始计数；

[0028] -样本选择器，用于在所述检测到的下降沿之后，在计数器的预定计数器值处从数字输入数据中选择样本；以及

[0029] -比较器，用于验证所选择的样本以通过多数表决来确定检测到的边沿的有效性，并且用于生成有效边沿信号。

[0030] 在根据本发明的实施例的接收电路中，比特流处理单元可以包括比特采样单元，该比特采样单元包括采样选择器，用于在当前比特帧中的预定时刻提取样本并且经由所述采样输出信号来提供所述样本。

[0031] 在根据本发明的实施例的接收电路中，样本选择器可以进一步适于在计数器的多个预定计数值处选择多个数据帧验证样本，其中比特采样单元包括另一个比较器，该另一个比较器适用于应用多数表决来检测通信总线上的稳定显性状态以检测有效帧。比特采样单元可以包括另一个计数器，该另一个计数器适于在检测到有效帧时重置，并且适于当达到预定计数值时重置，该预定计数值与第一时钟信号的频率和通信总线系统的传输波特率之间的比率相对应。采样选择器适于在该另一个计数器的另一个预定计数值所指示的当前比特帧中的预定时刻提取样本。

[0032] 在第二方面，本发明也涉及一种用于经由电子通信系统总线发送和/或接收数据的集成电路设备。该设备包括收发器，其中收发器包括用于与电子通信总线系统对接的总线系统连接器和根据本发明第一方面的实施例的接收电路，用于处理经由总线系统连接器从电子通信总线系统获得的传入数据。

[0033] 根据本发明实施例的集成电路设备可以是用于通过控制局域网总线系统形式的电子通信总线系统发送和/或接收数据的控制器局域网节点，例如该电子通信总线系统是控制器局域网总线系统。

[0034] 在根据本发明实施例的集成电路器件中，集成电路器件可以适用于支持控制器局域网总线系统的选择性唤醒和/或部分联网。

[0035] 在根据本发明实施例的集成电路设备中，总线系统连接器可以包括用于将从电子通信总线系统接收到的模拟信号转换为数字格式的模拟前端总线接口。

[0036] 在第三方面，本发明涉及一种用于处理从电子通信总线系统获得的传入比特流的方法。该方法包括产生第一时钟信号。该方法包括使用比特流处理单元将第一时钟信号与传入比特流的外部协议定时同步并对传入比特流进行比特采样以提供采样输出信号。比特流处理单元由第一时钟信号计时。该方法包括产生频率低于第一时钟信号的第二时钟信号，其中，第二时钟信号在第一时钟信号中的时钟脉冲和由比特流处理单元提供的采样输出信号中比特的发出同时出现的情况下产生。该方法包括使用帧解码单元对在采样输出信号中编码的数据帧进行解码，该帧解码单元由第二时钟信号计时。

[0037] 在根据本发明实施例的方法中，数据帧的解码可以包括根据控制器局域网协议对数据帧进行解码。该方法还可以包括使用唤醒决定单元来检测解码数据帧中的选择性唤醒消息并且响应于选择性唤醒消息来生成唤醒信号，其中唤醒决定单元由第二时钟信号计时。

[0038] 本发明的特别和优选方面在所附独立和从属权利要求中阐述。从属权利要求中的特征可以与独立权利要求的特征以及其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的。

[0039] 本发明的这些以及其他方面从下文所描述的(诸)实施例中将变得显而易见并且将参考这些实施例来进行阐明。

附图说明

[0040] 图1示出根据本发明实施例的设备的示意性概览。

[0041] 图2示出根据本发明实施例的设备。

[0042] 图3示出根据本发明实施例的设备的不同时钟域。

[0043] 图4示出根据本发明实施例的设备中的比特流处理单元。

[0044] 图5示出根据本发明实施例的与设备中的同步有关的信号时序图。

[0045] 图6示出根据本发明实施例的与设备中的下降沿检测以及验证有关的信号时序图。

[0046] 图7示出根据本发明实施例的与设备中的比特采样有关的信号时序图。

[0047] 这些附图只是示意性而非限制性的。在附图中，出于图示性目的，某些元素的尺寸可能被放大而不按比例绘制。

[0048] 权利要求中的任何附图标记不应被解释为限制范围。

[0049] 在不同的附图中，相同的附图标记指示相同或相似的要素。

具体实施方式

[0050] 将针对具体实施例且参考特定附图来描述本发明，但是本发明不限于此而仅由权利要求书来限定。所描述的附图只是示意性的且非限制性的。在附图中，出于图示性目的，某些元素的尺寸可能被放大而不按比例绘制。尺寸和相对尺寸不对应于本发明实践的实际缩减。

[0051] 此外，说明书中和权利要求中的术语第一、第二等等用于在类似的元素之间进行区分，并且不一定用于在时间上、空间上、以排名或任何其他方式来描述序列。应该理解，如此使用的这些术语在合适情况下是可互换的，并且本文描述的本发明的实施例能够以除了本文描述或说明的之外的其他顺序来操作。

[0052] 此外，说明书和权利要求中的术语顶、下方等等用于描述性的目的，并且不一定用于描述相对位置。应该理解，如此使用的这些术语在合适情况下可以互换，并且本文描述的本发明的实施例能够以除了本文描述或说明的之外的其他取向来操作。

[0053] 要注意，权利要求中使用的术语“包括”不应被解释为限定于其后列出的装置/手段；它并不排除其他要素或步骤。因此，该术语被解释为指定所陈述的特征、整数、步骤或部件的存在，但不排除一个或多个其他特征、整数、步骤或部件，或其群组的存在或添加。因此，措辞“一种包括装置A和B的设备”的范围不应当被限定于仅由组件A和B构成的设备。这意味着该设备的唯一与本发明有关的部件是A和B。

[0054] 贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。由此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部引用同一实施例，而是可以引用同一实施例。此外，在一个或多个实施例中，如本领域普通技术人员将从本公开中显而易见的，特定特征、结构或特性可以用任何合适的方式进行组合。

[0055] 类似地，应当领会，在本发明的示例性实施例的描述中，出于精简本公开和对各个发明性方面中的一者或多者辅助理解的目的，本发明的各个特征有时被一起编组在单个实施例、附图或其描述中。然而，这种公开的方法不应被解释为反映所要求保护的本发明需要比每项权利要求中所明确记载的更多特征的意图。相反，如所附权利要求所反映的，发明性方面存在于比单个在前公开的实施例的全部特征更少的特征。由此，详细描述之后所附的权利要求由此被明确纳入该详细描述中，其中每一项权利要求本身代表本发明的单独实施例。

[0056] 此外，尽管本文所描述的一些实施例包括其他实施例中所包括的一些特征但没有其他实施例中包括的其他特征，但是不同实施例的特征的组合旨在落在本发明的范围内，并且形成如本领域技术人员所理解的不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均可以任何组合来使用。

[0057] 在本文所提供的描述中，阐述了众多具体细节。然而应理解，在没有这些具体细节的情况下也可实践本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出以免混淆对本描述的理解。

[0058] 在第一方面，本发明涉及用于接收从电子通信总线系统、比如CAN总线系统获得的传入比特流并且用于处理该传入比特流的接收器电路。接收器电路包括比特流处理单元，该比特流处理单元用于对传入比特流进行比特流同步和比特采样来提供采样输出信号。接收器电路包括用于对编码在该采样输出信号中的数据帧进行解码的帧解码单元。接收器电路包括时钟信号发生器，该时钟信号发生器用于产生第一时钟信号并且将该第一时钟信号提供给比特流处理单元，从而该比特流处理单元以第一时钟信号的频率(例如由第一时钟信号计时)进行工作。接收器电路还包括用于产生频率低于第一时钟信号的第二时钟信号的时钟信号下采样器，其中，第二时钟信号基于第一时钟信号中的时钟脉冲和由比特流处理单元提供的采样输出信号中发出的比特的同时出现来产生。时钟信号下采样器也适用于向帧解码单元提供第二时钟信号，从而帧解码单元以第二时钟信号的频率进行工作。比特流处理单元适用于将第一时钟信号同步至传入比特流的外部协议定时，例如与传入比特流相对应的外部通信协议定时。比特流处理单元适用于在采样时间点对传入比特流进行比特采样，以便提供采样输出信号。

[0059] 本发明的实施例也涉及用于通过电子通信总线系统发送和/或接收数据的集成电路设备，该设备包括收发器，该收发器包括：与电子通信总线系统对接的总线系统连接器；以及用于对经由总线系统连接器从电子通信总线系统获得的传入数据进行处理的根据本发明实施例的接收器电路。集成电路设备可以是用于通过作为控制器局域网总线系统的电子通信总线系统来发送和/或接收数据的控制器局域网节点。集成电路设备可适用于对控制器局域网总线系统的选择性唤醒和/或部分联网进行支持。

[0060] 参照图1，示出了根据本发明实施例的通过电子通信总线系统20发送和/或接收数据的集成电路设备1。

[0061] 例如，参照图2，电子通信总线系统20可以包括至少一个信号携带导体，例如至少一根引线。例如，电子通信总线系统可以是控制器局域网(CAN)总线系统，例如包括一对总线数据信号携带导体CANL,CANH。

[0062] 集成电路设备1可以是CAN节点，例如特别是支持选择性唤醒和/或部分联网(PN)的CAN节点，例如适用于根据ISO/DIS 11898-6标准对CAN网络选择性唤醒进行支持。

[0063] 设备1包括收发器2，该收发器2包括用于对接到电子通信总线系统20的总线系统连接器21，例如适用于可操作地连接到CAN总线系统的一对信号携带导体CANL,CANH。收发器可以包括适用于向电子通信总线系统20发送数据并从电子通信总线系统20接收数据的电路。总线系统连接器21例如可以包括图2所示的模拟前端总线接口4，用于将从电子通信总线系统20接收到的模拟信号转换为例如本领域已知的数字格式。

[0064] 收发器2包括接收电路24，用于在形成接收路径的处理链中，对例如经由总线系统连接器21从电子通信总线系统获得的传入数据进行处理。

[0065] 收发器也可以包括发送电路23，用于在形成发送路径的处理链中，对例如要经由总线系统连接器21被提供给电子通信总线系统的传出数据进行处理。发送电路23可以是本领域已知的发送电路，适用于例如基于数字输入信号产生适合根据预定的通信总线系统规范、例如根据控制器局域网规范而在电子通信总线系统中发送的输出信号。

[0066] 接收电路24和发送电路23可以指代功能拓扑的特征，而不一定是完全分开的收发器的物理组件，例如，接收电路和发送电路可以共享至少一个电路元件、例如支持组件17和/或时钟信号发生器19，但实施例也不一定限于在接收路径和发送路径中的组件的任何共享使用。

[0067] 收发器2可以包括至少一个支持组件17，诸如用于对收发器的功能进行监视的组件、用于调节电源的组件、和/或本领域已知的类似支持电路。

[0068] 接收电路24包括用于产生第一时钟信号32并将该第一时钟信号32提供给比特流处理单元5的时钟信号发生器19。时钟信号发生器19可以包括振荡器，例如可以包括低精度振荡器，例如具有低精度的低功率振荡器。振荡器可以具有1％至20％范围、例如2％至10％范围、例如约7.5％或约5％的精度。振荡器具有100kHz至64MHz范围、例如1MHz至32MHz范围、例如2MHz至16MHz范围、例如4MHz至8MHz范围、例如8MHz的振荡频率。时钟信号发生器19可以包括模拟电子电路。时钟信号发生器可以包括RC振荡器33，例如可调RC振荡器。

[0069] 接收器电路24还包括用于基于第一时钟信号中的时钟脉冲和由比特流处理单元5提供的采样输出信号中发出的比特的同时出现来产生频率低于第一时钟信号的第二时钟信号60的时钟信号下采样器51。

[0070] 时钟信号下采样器51可以通过利用由比特流处理单元5产生的采样输出指示信号53对第一时钟信号进行选通来产生第二时钟信号。第二时钟信号具有比第一时钟信号低的频率，例如可对应于经处理的数据流的波特率频率。

[0071] 第二时钟信号可以被提供给帧解码单元6和唤醒决定单元7，使得这些单元以第二时钟信号的较低频率进行工作。

[0072] 参照图3，由于对应于第二时钟信号60的时域61中的块可以包含接收电路中的大多数时钟组件，为了处理选择性唤醒，功耗基本上由这些块产生。例如，比特流处理单元5可以对应于接收电路的总复杂度的约20％。例如，本发明的实施例不限于这样的具体示例，当第二时钟信号的时钟频率是第一时钟信号的时钟频率的1/16时，接收电路的大约80％的逻辑的数字功耗可以被降低到约1/16，从而例如与在第一时钟信号的高速时钟速度下运行整个接收器逻辑链相比可以实现约75％的总节电。

[0073] 在根据本发明实施例的设备中使用低成本和高功效的振荡器是有利的。例如，根据本发明的实施例，通过在把由振荡器19提供的高速时钟信号、即第一时钟信号限制为仅用于CAN从节点的少数时钟元件的同时，向该从节点的时钟元件、例如该从节点的大部分时钟元件引入低速时钟、即第二时钟信号，从而能够降低该从节点的功耗。

[0074] 接收电路24包括比特流处理单元5，该比特流处理单元5适用于对经由电子通信总线系统20接收到的传入比特流、例如由模拟前端总线接口4提供的数字输入数据34进行比特流同步和比特采样。由此，比特流处理单元5适用于将由时钟信号发生器19产生的第一时钟信号32同步至经由电子通信总线系统20接收到的传入比特流的外部协议定时。比特流处理单元5可进一步适用于在优化后的采样时间点对传入比特流进行比特采样，以便提供采样输出信号52。比特流处理单元5也可以适用于发出采样输出指示信号53，用于指示何时在采样输出信号52中发出输出采样比特，例如用于控制第一时钟信号的选通来提供第二时钟信号。

[0075] 比特流处理单元5可以包括同步器9、边沿检测器10、边沿验证单元11、和/或比特采样单元12。

[0076] 例如，同步器9、边沿检测器10、边沿验证单元11和/或比特采样单元12可以接收由时钟信号发生器19产生的第一时钟信号，来例如在与由时钟信号发生器19提供的第一时钟信号32相对应的时钟域31中进行工作。

[0077] 同步器9可适用于通过对从总线系统连接器21获取到的、例如由模拟前端总线接口4提供的传入比特流信号34进行多次输入采样和/或滤波来将经由电子通信总线系统20接收到的比特流34、例如传入CAN比特流同步到与由时钟信号发生器19提供的第一时钟信号32同步，从而例如通过发出指示数据流定时和第一时钟信号在预定公差范围内同步的总线同步信号35来提供同步比特流。同步器可以实施本领域已知的标准同步技术。例如，同步器可适用于对传入比特流起源的电子通信总线系统20上的发射器与设备1之间的物理延迟时间进行补偿。例如，同步器可适用于对例如因温度或电压波动引起的第一时钟信号32的变化、和/或传入信号的传输波特率的变化进行补偿。

[0078] 边沿检测器10适用于对同步比特流中的下降沿模式进行检测。例如，在本发明的一些实施例中，可以仅检测下降沿来代替对称地检测上升沿和下降沿，来产生传入数据的比特流。有利的是，例如信号从隐性变为显性的下降沿可能比信号从显性变为隐性的上升沿具有时间上更陡的斜率。

[0079] 参照图4，边沿检测器10可以包括移位寄存器40和比较器41。数字输入数据34的数据样本可以被加载到移位寄存器40中，且比较器41可适用于通过比较存储在移位寄存器40中的至少两个值与由同步器9提供的总线同步信号35来检测下降沿。例如，数字输入数据34可以在第一时钟信号32的边沿、例如上升沿处被采样并加载到移位器中。检测到的下降沿可以以检测到的下降沿信号36的形式输出。

[0080] 例如，参照图5，移位寄存器40可以是三比特移位器，比较器可以是四比特比较器，用于将移位寄存器中的三比特位和同步总线值与下降沿模式、例如4'hE模式(即十六进制0xE或二进制1110值)进行比较。例如，比较器可以检测以下模式：插入到移位寄存器中的最新比特值为0、而前两个比特值和同步总线值为1。

[0081] 例如与同所述同步总线值组合的4'hE模式一起，移位寄存器的三比特位宽可以有利地提供针对总线振铃或其他干扰的足够的鲁棒性。然而，例如根据具体的应用要求，移位器和/或比较器的宽度可以不同于根据本发明实施例的该示例。

[0082] 比特流处理单元5可以进一步包括边沿验证单元11，例如来有利地改善下降沿识别的鲁棒性和抗噪性。

[0083] 边沿验证单元11可以包括计数器42和样本选择器43，用于在考虑计数器42的计数器值的情况下在检测到的下降沿信号36之后从数字输入数据34中选择样本。样本选择器可适用于在检测到的下降沿之后，例如在预定的时间，例如对应于预定的计数器值，相对于检测到的下降沿，例如如由检测到的下降沿信号36所传达地那样，选择样本作为从数字输入数据34采样的多个值。由此，例如通过在预计传入数据流保持在稳定水平的、检测边缘之后的预定时刻进行采样，能确保在检测到的下降沿之后的时间帧中信号的稳定性。样本选择可以有利地提供针对传入比特流中的外部干扰的稳定性。边沿验证单元11还可以包括用于验证所选样本的比较器44，例如来确定相对于所选样本的预定位置上的边沿的有效性，例如作为起始位检测或同步序列。

[0084] 在下面的例子中，如图6所示，1个比特时间被分成16个时间量。然而，16个时间量的数量仅用于说明的目的，并且本发明的实施例不限于此。例如，根据这个例子，第一时钟信号可以具有十六倍于从通信总线接收到的发送信号的波特率的频率。

[0085] 样本选择器43可以选择例如单个比特时间帧中的预定时间量比特，例如第一、第三和第五时间量比特。计数器42可以针对每个比特时间帧、例如在每个检测到的下降沿重置，从而相对于最近检测到的下降沿对通信总线上的数字输入数据34的时间量进行索引。

[0086] 比较器44可以接收所选择的比特来使用多数表决对下降沿进行验证。例如，比较器可以比较这些值以与预定义的模式相匹配，例如与3'b000匹配来作为信号中没有明显噪声的指示，或者与模式3'b001、3'b010或3'b100匹配来作为检测到的噪音的指示，同时可以确定0的多数表决。例如，可以允许三个中出现一个噪声样本。

[0087] 例如，当检测到的下降沿信号36指示检测到的下降沿时，计数器42可以被启动并且样本选择器43的存储器元件可以加载计数器值为1和3的数字输入数据34。在计数器值为5处，将两个先前存储的总线值，例如来自于对应于计数器值为1和3的时刻的总线值，与最近的数字输入数据值进行比较。只有当这些比特的大部分等于0时，下降沿才可以被验证。
这由有效边沿信号54及其采样后的悬挂(pendant)有效性信号55指示，该悬挂(pendant)有效性信号55将检测到的下降沿的有效性信息维持到下一个比特采样阶段。

[0088] 在检测到下降沿后，如上所述，直到采样点之前的时间可以用于对传入数据进行进一步滤波。只有当数据对于样本选择器43选择的多个样本稳定时才可以接受该数据。使用哪个或哪些样本可取决于比较器44的宽度和检测到下降沿之后直到达到用于数据采样的采样点为止的可用时间。出于样本选择的目的，计数器42可以在下降沿启动。

[0089] 比特采样单元12可以基于边验证单元11的输入、例如检测到的下降沿信号36，来确定采样点，例如优化的采样时间点，例如最佳采样点。比特采样单元12可以使用边沿验证单元11的计数器42或者可以包括单独的计数器59，其适用于例如在检测到有效帧时在每个比特帧中的预定时间量处(重新)开始计数，从而保持采样点基本均匀地间隔有以比特量化的时间。比特采样单元12可以包括用于在确定的采样点处、例如在计数器的预定计数处提取样本的样本选择器。比特采样单元可适用于经由采样输出信号52提供样本，并且将该信息馈送到帧解码单元6。比特采样单元12也可以适用于发出采样输出指示信号53，用于指示何时在采样输出信号52中发出输出采样比特，从而例如控制第一时钟信号的选通来提供第二时钟信号。

[0090] 可以假定在传入数据和第一时钟信号之间具有固定的时钟比率，例如固定的和预定的时钟比率。例如，该设备可适用于通过通信总线接收具有预定波特率的通信流，并且时钟信号发生器19可适于生成频率为该波特率的预定整数倍的第一时钟信号。可以选择此比率以便采样点符合由传入数据流定义的条件。例如，对于CAN数据，可以允许一个理想比特时间的55％到95％的窗口用于数据采样。继续上文给出的示例，本发明的实施例不限于此，可以选择传输波特率与第一时钟信号的频率之间的比为1比16。

[0091] 参考图7，在该示例中，可以将采样点设置为在每个比特帧的16个时钟脉冲中的第13个之后，例如，在13/16＝81.25％。然而，本发明的实施例不限于此，例如，根据波特率与时钟比率以及某个比特的时间帧(timeframe)内的目标采样点，可以进行其他设置。

[0092] 在实现CAN总线的例子中，有效数据帧可以由显性的起始位开始。因此，可以通过比特采样单元12来实现对显性比特位的附加验证。例如，如果采样的悬挂有效性信号55指示有效检测到的边缘，则比特采样样本选择器56可以在多个预定采样点、例如在边沿验证单元11的计数器42的多个预定计数值处选择多个数据帧验证样本，来例如在检测到的下降沿处选择相对于零参考索引位置位于由计数器值9、10和11索引位置处的样本。比特采样单元12可以包括另一个比较器57，其适于应用多数表决来检测通信总线上的稳定显性状态。在噪声或干扰的情况下，比特采样可能被中止，并且比特流可能被重置成在下一个下降沿同步。

[0093] 当比较器57成功地确定了一次显性(例如＝0)电平的多数表决时，可以设置用于指示该帧有效的内部信号58，并且可以重置、例如启动另一个计数器59，该另一个计数器59可以根据时钟比率在多次计数之后被重新启动，例如在16个周期后被重新启动。因此，如上所述，计数间隔可以由第一时钟信号频率和波特率频率之间的比率来确定。比较器57可以产生信号来对传入比特流进行采样。该信号可以作为采样输出指示信号53来提供，用于选通第一时钟信号以生成第二时钟信号。

[0094] 接收电路24包括帧解码单元6。帧解码单元可以包括去填充(de-stuffing)单元13。这样的帧解码单元在本领域中已知，例如用于对经由采样输出信号52从比特采样单元
12传输来的比特流中的编码数据帧进行解码。帧解码单元6可适用于对CAN帧进行解码。

[0095] 接收电路24包括唤醒决定单元7。唤醒决定单元可以包括用于对由帧解码单元6提供的数据帧信息进行处理的帧处理单元15。唤醒决定单元7可以适用于检测专门针对该设备或该设备所属的一组设备的选择性唤醒消息，例如根据CAN协议标准的选择性唤醒消息，并且响应于这种消息而产生唤醒信号。

[0096] 设备1还可以包括用于处理通信协议的微控制器3，或者可替代地，用于连接到用于处理通信协议的外部处理器的输出端口。通信协议可以是CAN协议。例如，微控制器或外部处理器可以实现用于根据CAN协议通过总线系统接收和/或发送数据的电子控制单元(ECU)。微控制器或外部处理器还可以进一步适用于实现设备专用功能，例如由通信总线系统控制和/或经由通信总线系统报告的传感器功能和/或控制功能。

[0097] 接收电路24还可以包括用于将接收电路24与微控制器3或外部处理器对接的接口单元8。

[0098] 本发明的实施例的一个优点是，传入数据流与数据采样的同步可以以高能效的方式执行，例如，在低功耗或省电模式下，不需要消息内容的特定低功耗处理来唤醒总线节点。例如，可能不需要作为一系列预定义的信号边沿的同步模式来检测唤醒消息。

[0099] 特别地，帧解码单元6和唤醒决定单元7可以以降低的时钟频率、例如基本上在通信总线上发送的数据流的波特率频率上工作。由于帧解码单元和唤醒决定单元接收纠错比特流，例如假定通过总线发送的重构的比特流，以便由这些组件进一步分析，因此在这个阶段不再需要过采样或滤波，从而能把时钟频率降低至例如传输波特率所规定的最低要求。

[0100] 在第二方面，本发明还涉及一种用于处理从电子通信总线系统获得的传入比特流的方法。该方法包括产生第一时钟信号。该方法包括使用比特流处理单元将第一时钟信号与传入比特流的外部协议定时同步并对传入比特流进行比特采样以提供采样输出信号。比特流处理单元由第一时钟信号计时。该方法还包括产生频率低于第一时钟信号的第二时钟信号，其中，在第一时钟信号中的时钟脉冲和由比特流处理单元提供的采样输出信号中比特的发出同时出现的情况下，产生第二时钟信号。该方法包括使用帧解码单元对在采样输出信号中编码的数据帧进行解码，其中帧解码单元由第二时钟信号计时。

[0101] 在根据本发明实施例的方法中，数据帧的解码可以包括根据控制器局域网协议对数据帧进行解码。

[0102] 根据本发明实施例的方法还可以包括使用唤醒决定单元来检测解码数据帧中的选择性唤醒消息并且响应于选择性唤醒消息来生成唤醒信号，其中唤醒决定单元由第二时钟信号计时。

[0103] 根据本发明实施例的方法的进一步步骤和/或关于方法的步骤的细节将从上文提供的涉及本发明的第一方面的实施例的描述中变得清楚。特别地，如上所述，根据本发明实施例的设备或接收电路的基本和/或可选组件的功能可以同样涉及根据本发明实施例的方法的方法步骤。

[0104] 下面进一步提供一个示例来说明根据本发明的实施例，这些示例不旨在以任何方式限制本发明，而是帮助理解本发明并将本发明精简到实现方案。

[0105] 已经发现，根据本发明实施例的设备在例如使用可调RC振荡器作为时钟信号发生器的情况下，能够在发送器时钟偏差在±0.5％以内以及+55％显性位扩展和/或插入以及-5％显性位缩短的情况下正确识别所有比特，而这些都是相关CAN标准所要求的。

[0106] 以下参考上文提供的第一时钟信号与波特率的比率为1/16的样本，给出振荡器精确度的计算示例。

[0107] CAN标准需要一个从55％到95％比特时间的窗口，从而形成40％的比特时间范围。根据CAN标准，考虑发送器时钟的最大0.5％的时钟偏差。在最坏的情况下，5个显性位可能跟着5个隐性位，因此总的发送者偏差为10x0.5％＝5％。此外，在这个例子中，边沿同步具有采样时钟(即第一时钟信号)的一个脉冲长度的不确定性，例如，比特时间的1/16，或者相当于6.25％。因此，剩余窗口为40％，减去5％的发送器容差，再减去6.25％的采样不精确，结果为28.75％。理想情况下，采样点设置在该范围的中间，因此位于95％-28.75％/2＝
80.625％。因此，如果这个采样点可以精确匹配，则+/-14％的RC时钟精度将是可接受的。在这个例子中，优选的采样点因此可以被设置为14/16＝87.5％。因此，如果是窗口，为了避免违反95％上界，+/-7.5％的最大RC振荡器容差可能是允许的。因此，该示例性计算示出了，在所生成的时钟信号的+/-7.5％范围内的精度的情况下，可以满足协议要求。

[0108] 按照现有技术方法设计的可调低功率振荡器可以达到这些要求，例如，甚至可以实现5％范围内的更小变化。因此，本发明的实施例确保了成本高效的实现方案，因为可能不需要诸如由晶体振荡器提供的较高的时钟精度。

标题	发布/更新时间	阅读量
一种数据接收器-专利编号CN105958953B	2020-05-12	762
接收器和数据切割器-专利编号CN103595428A	2020-05-13	123
一种数据接收器-专利编号CN105958953A	2020-05-12	601
数据接收器-专利编号CN102932295B	2020-05-11	250
数据接收器-专利编号CN102932295A	2020-05-11	882
数据接收器-专利编号CN100474927C	2020-05-11	804
低功率数据总线接收器-专利编号CN108965082B	2020-05-13	1021
数据接收器-专利编号CN1744711A	2020-05-11	751
积分数据接收器-专利编号CN201113970Y	2020-05-13	623
一种数据接收器-专利编号CN203590208U	2020-05-12	818

低功率数据总线接收器

低功率数据总线接收器

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式