会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
首页 / 专利库 / 电路 / 电压 / 电压电平转换器

电压电平转换器

阅读：325发布：2021-02-23

IPRDB可以提供电压电平转换器专利检索，专利查询，专利分析的服务。并且在一种电压电平转换器中，输入线路经配置以输送待转换的输入电压。一对晶体管耦合到所述输入线路且经配置以从所述输入线路接收所述输入电压。存在第一侧和第二侧，其中每一侧包含以下装置：低电压晶体管，其耦合到所述对晶体管；中间电压晶体管，其耦合到所述低电压晶体管；高电压晶体管，其耦合到所述中间电压晶体管；以及输出线路，其耦合到所述第一侧和第二侧，以用于提供高于所述输入电压的输出电压。，下面是电压电平转换器专利的具体信息内容。

1.一种电压电平转换器，其包含：

输入线路，其用于提供待转换的输入电压；

一对晶体管，其耦合到所述输入线路以用于接收所述输入电压；

第一侧和第二侧，每一侧包含：

低电压晶体管，其耦合到所述对晶体管；

中间电压晶体管，其耦合到所述低电压晶体管；

高电压晶体管，其耦合到所述中间电压晶体管；以及输出线路，其耦合到所述第一侧和第二侧中的每一者，以用于提供高于所述输入 电压的输出电压。

2.根据权利要求1所述的电压电平转换器，所述低电压晶体管中的每一者包含薄氧化 物短沟道晶体管。

3.根据权利要求1所述的电压电平转换器，所述对晶体管被配置为反相器。

4.根据权利要求1所述的电压电平转换器，其中所述中间电压晶体管中的每一者保护 所述低电压晶体管中的每一者不受过大电压影响。

5.根据权利要求1所述的电压电平转换器，其针对所述第一侧和所述第二侧中的每一 者进一步包含：反相器，其用于将所述信号从所述低电压晶体管反相到所述中间电压晶体管。

6.根据权利要求1所述的电压电平转换器，所述中间电压晶体管中的每一者包含阈值 电压为约零伏的中间氧化物厚度晶体管。

7.一种电压电平转换器，其包含：

输入线路，其经配置以接收信号；

第一对晶体管，其耦合到所述输入线路以用于从所述输入线路接收所述信号；

第二对晶体管，其耦合到所述第一对晶体管以用于从所述第一对晶体管接收信 号；

第三对晶体管，其耦合到所述输入线路以用于从所述输入线路接收所述信号；

第一晶体管，其耦合到所述第二对晶体管以用于从所述第二对晶体管接收信号，来自所述第二对晶体管的所述信号解除断言所述第一晶体管；

第二晶体管，其耦合到所述第三对晶体管以用于从所述第三对晶体管接收信号，来自所述第三对晶体管的所述信号断言所述第二晶体管；

第四对晶体管，其耦合到所述第一和第二晶体管以用于从所述第一和第二晶体管 接收信号；以及输出线路，其耦合在所述第一晶体管与所述第四对晶体管之间以用于在所述第一 晶体管被解除断言时传输电压电平经转换的信号。

8.根据权利要求6所述的电压电平转换器，所述第一、第二和第三对晶体管包含薄氧 化物短沟道晶体管。

9.根据权利要求7所述的电压电平转换器，所述第一、第二和第三对晶体管被配置为 反相器。

10.根据权利要求8所述的电压电平转换器，所述第四对晶体管彼此交叉耦合。

11.根据权利要求7所述的电压电平转换器，所述第一和第二晶体管具有比所述第二和 第三对晶体管高的电压容量，其中所述第一和第二晶体管保护所述第二和第三对晶 体管不受过大电压影响。

12.根据权利要求7所述的电压电平转换器，所述第四对晶体管具有比所述第一和第二 晶体管高的电压容量。

13.根据权利要求11所述的电压电平转换器，所述第四对晶体管具有比所述第一和第 二晶体管高的电压容量。

14.根据权利要求7所述的电压电平转换器，其进一步包含：用于将所述信号从所述第二对晶体管反相到所述第一晶体管的构件；以及用于将所述信号从所述第三对晶体管反相到所述第二晶体管的构件。

15.根据权利要求7所述的电压电平转换器，所述第一和第二晶体管包含阈值电压为约 零伏的中间氧化物晶体管。

16.一种电压电平转换器，其包含：

输入线路，其用于输送待转换的输入电压；

一对晶体管，其耦合到所述输入线路以用于从所述输入线路接收所述输入电压；

第一对低电压晶体管，其耦合到所述对晶体管以用于从所述对晶体管接收信号；

第二对低电压晶体管，其耦合到所述输入线路以用于接收所述输入电压；

第一中间电压晶体管，其耦合到所述第一对低电压晶体管以用于从所述第一对低 电压晶体管接收信号；

第二中间电压晶体管，其耦合到所述第二对低电压晶体管以用于从所述第二对低 电压晶体管接收信号；以及高电压晶体管，其耦合到所述第一中间电压晶体管以用于在所述输入线路接收所 述输入电压时将输出电压输送到耦合在所述高电压晶体管与所述第一中间电压晶 体管之间的输出线路，其中所述输出电压高于所述输入电压。

17.根据权利要求16所述的电压电平转换器，所述第一和第二对低电压晶体管包含薄 氧化物短沟道晶体管。

18.根据权利要求16所述的电压电平转换器，所述对晶体管被配置为反相器。

19.根据权利要求16所述的电压电平转换器，其进一步包含：用于将所述信号从所述第一对低电压晶体管反相到所述第一中间电压晶体管且 从所述第二对低电压晶体管反相到所述第二中间电压晶体管的构件。

20.根据权利要求16所述的电压电平转换器，所述第一和第二中间电压晶体管包含阈 值电压为约零伏的中间氧化物厚度晶体管。

说明书全文

技术领域

本发明大体上涉及集成电路，且具体地说，涉及一种用于集成电路的电压电平转换 器。

背景技术

集成电路包括许多不同组件，且由许多不同设计表示。不同设计的实例是数字信号 处理器、中央处理单元、现场可编程门阵列、存储器等。非易失性存储器是使用或不使 用电力保存数据的一类存储器。非易失性存储器的制造商不断努力改进其存储器操作的 速度，且电压转换器是存储器中的一个组件。
在将较低输入电压转换到存储器所使用的较高电压所花费的时间方面发现一个存 储器速度问题。常规电压转换器将相对较低的电压(例如，1.8V逻辑信号)转换到相对 较高的电压(例如，3.3V信号)。
图1是常规电压电平转换器10的一个实例。转换器10在输入12处接收1.8V信号， 且将其“转换”为输出14处的3.3V输出信号。转换器10如下操作。
晶体管16和18是薄氧化物短沟道晶体管，其本来就较快且较小，但仅承受来自电 源20的至多VDD的电压。晶体管16和18具有反相器配置。
晶体管22和24是厚氧化物长沟道晶体管(相对于晶体管16和18来说)，因此其 与晶体管16和18相比可承受较高电压。晶体管22连接到输入12，且接收与晶体管18 和16相同的输入信号。然而，由于晶体管16和18的反相器配置的缘故，晶体管24接 收输入12的反相信号。假定输入12是高(VDD)电压，那么解除断言晶体管24的栅 极(例如，针对N沟道晶体管的低电压)，而断言晶体管22的栅极(例如，针对N沟 道晶体管的高电压)。
晶体管22因为其被断言而接通或开始导电，而晶体管24因为其被解除断言而关断。 此作用是接通或断言晶体管26且关断或解除断言晶体管28，所述晶体管26和28两者 均连接到3.3V电压电平VCC下的电源30。晶体管28和26是厚氧化物长P沟道晶体管 (相对于晶体管16和18来说)，因此其与晶体管16和18相比可承受较高电压。因为晶 体管26接通且导电而晶体管24关断，所以输出14处于VCC。因此，已经将1.8V的输 入电压电平转换为3.3V。如果输入12转为零，那么相反情况也成立，因为输出14同样 将转为零。
电压电平转换器10所具有的一个问题是其较慢。在许多电子系统中(举例来说， 存储器)，快速作用的电路对于整体系统性能来说较为重要。
因此，需要一种较快的电压电平转换器。本发明解决此类需要。

发明内容

本发明提供一种包含以下装置的电压电平转换器。在电压电平转换器中，输入线路 经配置以输送待转换的输入电压。一对晶体管耦合到所述输入线路且经配置以从输入线 路接收输入电压。存在第一侧和第二侧，其中每一侧包含以下装置：低电压晶体管，其 耦合到所述对晶体管；中间电压晶体管，其耦合到所述低电压晶体管；高电压晶体管， 其耦合到所述中间电压晶体管；以及输出线路，其耦合到所述第一和第二侧，以用于提 供高于输入电压的输出电压。
根据本文所揭示的方法和系统，本发明用与中间电压晶体管串联的低电压晶体管取 代高电压开关晶体管。所述低电压晶体管具有非常低的“接通”电阻和低电容，从而使 得它们相对较快，而中间电压晶体管与高电压晶体管相比对断言信号作出较快响应。所 述取代的整体作用是增加从输入到输出电压的转换速度。

附图说明

图1是常规电压电平转换器的一个实例。
图2是说明根据本发明一个实施例的电压电平转换器的示意图。
图3是说明根据本发明一个实施例的电压电平转换器的示意图。
图4是说明由图3电路实施的一个逻辑功能的示意图。

具体实施方式

本发明大体上涉及集成电路，且具体地说，涉及一种用于集成电路的电压电平转换 器。呈现以下描述以使得所属领域的技术人员能够制作和使用本发明，且在专利申请案 和其要求的情形中提供以下描述。所属领域的技术人员将容易了解本文所描述的对优选 实施例的各种修改和一般原理及特征。因此，本发明不希望限于所展示的实施例，而是 应符合与本文描述的原理和特征一致的最宽范围。
图2是说明根据本发明一个实施例的电压电平转换器200的示意图。转换器200在 输入202处接收输入电压(例如，1.8V)，且将所述输入电压转换为输出204处的(例 如)3.3V的输出电压。可使用不同的输入和输出电压，其中在必要时对晶体管大小进行 相应变化。转换器200如下操作。
晶体管206和208是薄氧化物短沟道晶体管，其本质上较快且较小，但仅承受来自 电源210的至多VDD的电压。在一个实施例中，VDD在电源节点处可以是1.8V，其中 晶体管206和208具有32埃的氧化物厚度和0.18μm的沟道长度。晶体管208是N沟 道晶体管，而晶体管206是P沟道晶体管。晶体管对211处于反相器配置。
晶体管206和208从输入202处接收输入电压。因为晶体管对211被配置为反相器， 所以晶体管对211输出输入电压的反相信号。举例来说，如果输入电压为高，那么晶体 管对211输出低电压，且反之亦然。
晶体管212、214、216和218也是薄氧化物短沟道晶体管，其本质上较快且较小， 但仅承受来自电源210的至多VDD的电压。在一个实施例中，VDD可以是1.8V，而晶 体管212、214、216和218具有32埃的氧化物厚度和0.78μm的沟道长度。晶体管214 和218是P沟道晶体管，而晶体管212和216是N沟道晶体管。晶体管对220和222 处于反相器配置。
晶体管对222连接到输入202，且接收与晶体管对211相同的输入信号。然而，由 于晶体管对211的反相器配置的缘故，晶体管对220接收输入202的反相信号。假定输 入202是高(VDD)电压，那么晶体管对220接收逻辑低输入(例如，针对N沟道晶体 管的低电压)，而晶体管对222接收逻辑高输入(例如，针对N沟道晶体管的高电压)。 对于高(VDD)电压输入，晶体管对220产生断言信号，而晶体管对222产生解除断言 信号。
已经在图3中较详细地描述了电路224和226。图3与图2相同，只是添加了电路 224和226的详细实施例。电路224和226在图3中彼此相同，且产生图4的逻辑等效 物。电路224和226分别从晶体管对220和222接收输入，且分别输出到晶体管228和 230。出于简单起见，接下来相对于所实施的逻辑来描述电路224和226的功能。
图4是说明由图3的电路224和226实施的一个逻辑功能的示意图。输入电路300 可以是来自图3的晶体管对220或222中的任一者，且连接到“与非”门310。反相器 320和325的逻辑作用是彼此相抵，因此当输入电路300是低电压(或针对N沟道晶体 管的解除断言)时，“与非”门310将高(VDD)电压(或针对N沟道晶体管断言)传 输到输出电路340。输出电路340可以是来自图2或3的晶体管228或230中的任一者。
当输入电路300从高逻辑转为低逻辑时，在“与非”门310接收低输入、实施所述 低输入且向输出电路340输出高逻辑时存在延迟。此延迟是“与非”门310的正常操作 特性的一部分。然而，当输入电路300从低逻辑转为高逻辑时，存在由反相器320及325 和电容器330引入的额外延迟。为了使“与非”门310从高逻辑输出切换到低逻辑输出， 与非门310的两个输入必须为高，因此在反相器325和320处理信号且电容器330放电 且接着“与非”门310接收两个输入作为高逻辑时存在额外延迟。下文将论述此额外延 迟在从高逻辑输入切换到低逻辑输入时的重要性。
转向图3，相对于图4所述的逻辑来描述电路224和226。已经一起标记和描述电 路224和226每一者的组件，因为在此实施例中，其功能是相同的。晶体管块232包括 晶体管234和236，且被配置为反相器，例如图4的反相器320。晶体管块238包括晶 体管240和242，且被配置为反相器，例如图4的反相器325。电容器244连接在晶体 管区块232与238之间，且充当来自图4的电容器330。晶体管块250包括晶体管252、 254、256和258，且充当来自图4的“与非”门310。电路224和226的作用是分别从 晶体管对220和222接收信号，使所述信号反相且将其传递到晶体管228和230。电路 224和226中的晶体管驱动晶体管228和230。
继续参看图2，晶体管228和230具有(例如)90埃的中间氧化物厚度(相对于晶 体管206、208、212、214、216和218来说)和约零伏的阈值电压。晶体管228和230 是N沟道晶体管且保护晶体管对220和222不受过大电压影响，从而允许它们由较小、 具有较小电容并具有较低“接通”电阻且因此比常规系统中的那些晶体管快的低电压晶 体管构建。晶体管228和212以及晶体管230和216是串联的，且可视为针对常规系统 中某些晶体管的功能取代。晶体管228(其具有比常规系统低的阈值电压)与晶体管212 (其是低电压晶体管且高度导电)的串联组合与常规系统中的单个高电压装置相比更具 导电性。
继续参看输入202处的高(VDD)电压信号的实例，晶体管对220向电路224输出 高(VDD)电压信号(或在此实施例中为断言信号)，而晶体管对222向电路226输出 低电压信号(或在此实施例中为解除断言信号)。电路224产生到达晶体管228的低电 压(OV)信号，而电路226产生到达晶体管230的高电压(VDD)信号。
继续参看所述电路的描述，晶体管260和262是厚氧化物长P沟道晶体管(相对于 晶体管228和230来说)，因此其与晶体管228和230相比可承受较高电压。晶体管260 和262彼此交叉耦合且连接到电源264，其中输入电压应被转换到的电压电平例如为 3.3V。
继续参看输入202处的高(VDD)电压信号的实例，晶体管228接收低电压或解除 断言信号，而晶体管230接收高电压或断言信号。晶体管22g和212在此实例中被解除 断言，而晶体管230和216被断言。晶体管260的栅极被拉到接地且因此被断言。因为 晶体管228和212被解除断言，所以来自电源264的电压被带到输出204。同样，高电 压对晶体管262的栅极解除断言。
相反，当输入202为低时，晶体管216被解除断言且晶体管对222的输出为高。在 此实施例中，为了完全关断晶体管230，晶体管230的栅极电压应达到零伏(其中输入 202处为零伏)，且晶体管21 6与230之间的线路应当升高到零伏以上，否则晶体管230 由于其低阈值电压的缘故而可能泄漏电流。当输入202从高到低时，晶体管216和218 切换状态。晶体管230在一段时间之后才开关，部分是因为其相对于晶体管216和218 来说较慢，且部分是由于先前论述的来自电路226的额外延迟。通过接通晶体管218和 230且关断晶体管216，由晶体管218提升的电压辅助升高晶体管260的栅极电压且进 而加速电平转换。在开关晶体管230的延迟过去之后，晶体管230切断，晶体管260的 栅极已经通过晶体管218而稍微提升且将通过晶体管262来提升直到其切断为止。
本发明的优点包括用薄氧化物低电压晶体管来改进电压电平转换的速度。本发明大 体上适用于电压电平转换器且具体地说适用于在非易失性存储器中将电压从1.8V输入 信号转换到3.3V输出信号。
已经根据所展示的实施例描述了本发明，且所属领域的技术人员将容易认识到可能 存在所述实施例的变化，且任何变化将属于本发明的精神和范围内。N和P沟道晶体管 仅仅是示范性的，且所属领域的技术人员将认识到每一者可用于替代另一者且具有此项 技术中众所周知的随后的设计变化。而且，本发明可应用于任何利用电平转换器的集成 电路。因此，所属领域的技术人员可在不脱离所附权利要求书的精神和范围的情况下作 出许多修改。
相关专利内容
标题 发布/更新时间 阅读量
电压调节设备-专利编号CN101238423B 2020-05-11 92
一种冲击电压发生器-专利编号CN105044410A 2020-05-11 582
电压调节设备-专利编号CN101238423A 2020-05-11 769
一种直流电压发生器-专利编号CN101493476A 2020-05-12 755
一种电压调节装置-专利编号CN103576823A 2020-05-11 716
一种电压调节装置-专利编号CN103576823B 2020-05-12 995
直流电压发生器-专利编号CN201364349Y 2020-05-12 505
一种冲击电压发生器-专利编号CN205336147U 2020-05-13 390
一种冲击电压试验系统-专利编号CN205333789U 2020-05-13 818
高电压大容量冲击电压发生器-专利编号CN201892694U 2020-05-13 603
高效检索全球专利

IPRDB是专利检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据，专利查询、专利分析。

电话：13651749426

侵权分析

IPRDB的侵权分析产品是IPRDB结合多位一线专利维权律师和专利侵权分析师的智慧，开发出来的一款特色产品，也是市面上唯一一款帮助企业研发人员、科研工作者、专利律师、专利分析师快速定位侵权分析的产品，极大的减少了用户重复工作量，提升工作效率，降低无效或侵权分析的准入门槛。

立即试用

电压热门专利
热门文章

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号