一种氮化镓基LED外延片及其生长方法专利检索-外延微电子学专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

一种氮化镓基LED外延片及其生长方法

阅读：638发布：2020-05-12

IPRDB可以提供一种氮化镓基LED外延片及其生长方法专利检索，专利查询，专利分析的服务。并且一种氮化镓基LED外延片及其生长方法，其结构从下至上依次为衬底、氮化镓基缓冲层、非掺杂氮化镓层、n型氮化镓层、多量子阱层、p型铝镓氮层、p型氮化镓层和接触层，其特征在于所述接触层为n型InxGa1‑xN层，或者为p型InxGa1‑xN层，其中x为摩尔系数，0＜x＜1。通过在接触层中加入In组分和浓度渐变的掺杂层来获得调制掺杂接触层外延结构，缓解静电对氮化镓基LED的冲击，提高LED对静电的耐受能力。按照标准芯片工艺制作成300×300μm2的芯片，其反向4000V的ESD良品率为90％以上。，下面是一种氮化镓基LED外延片及其生长方法专利的具体信息内容。

权利要求

1.一种氮化镓基LED外延片，其结构从下至上依次为衬底、氮化镓基缓冲层、非掺杂氮化镓层、n型氮化镓层、多量子阱层、p型铝镓氮层、p型氮化镓层和接触层，所述接触层为n型InxGa1-xN层或者为p型InxGa1-xN层；其特征在于所述n型InxGa1-xN层包括低In组分的低摻杂n型InxGa1-xN层和高In组分的高摻杂n型InxGa1-xN层；其中，所述低In组分的低摻杂n型InxGa1-xN层厚度为1～5nm，选用Si作为n型掺杂，浓度在1e-17cm-3～5e-18cm-3，摩尔系数x的范围为： 0.05≤x≤0.15；所述高In组分的高摻杂n型InxGa1-xN层厚度为1～5nm，选用Si作为n型掺杂，浓度在5e-18cm-3～2e-19cm-3，摩尔系数x的范围为：0.1≤x≤0.25。

2.如权利要求1所述的氮化镓基LED外延片，其特征在于所述的p型InxGa1-xN层包括低In组分的低摻杂p型InxGa1-xN层和高In组分的高摻杂p型InxGa1-xN层；其中，低In组分的低摻杂p型InxGa1-xN层厚度为1～5nm，选用Mg作为p型掺杂，浓度在1e-17cm-3～1e-19cm-3，摩尔系数x的范围为：0.05≤x≤0.15；所述高In组分的高摻杂p型InxGa1-xN层厚度为1～5nm，选用Mg作-19 -3 -20 -3为p型掺杂，浓度在1e cm ～5e cm ，摩尔系数x的范围为：0.1≤x≤0.25。

说明书全文

一种氮化镓基LED外延片及其生长方法

技术领域

[0001] 本发明本发明涉及一种LED外延片及其生长方法，特别涉及一种提高其抗静电能力的氮化镓基LED外延片及其生长方法，属于半导体技术领域。

背景技术

[0002] 氮化镓基材料，包括InGaN、GaN、AlGaN合金，为直接带隙半导体，且带隙从1.8～6.2eV连续可调，是生产高亮度蓝、绿光和白光LED的首选材料，广泛应用于全彩大屏幕显示、LCD背光源、信号灯、照明等领域。

[0003] 一般采用ITO作为电极的GaN LED器件，因为ITO与pGaN直接接触普遍不良，会造成电流密度不均匀，局部电流密度过大。而GaN基材料又大多生长在蓝宝石衬底上，由于GaN基材料与蓝宝石衬底之间的晶格失配度较大，约为13.5％，所以会在外延层中产生大量的位错与缺陷，缺陷的密度高达1×108～1×1010/cm3。因为p型电极的局部电流密度过高，会使该位置的电荷沿着外延层的缺陷进入LED的pn结区。同时蓝宝石衬底为绝缘材料，因摩擦、感应、传导等因素而产生的静电电荷难以从衬底方向释放，当电荷积累到一定程度就会发生静电释放现象(Electro Static Discharge，ESD)。故以蓝宝石为衬底的GaN基LED芯片属于静电敏感器件，其抗静电能力较差。GaN基LED芯片的抗ESD能力在人体模式标准下测量值通常小于±1000V(参考Chang，S.J.等人2003年在Electron Device Letters，IEEE Volume 24，Issue 3发表的Improved ESD protection by combining InGaN-GaN MQW LEDswith GaN Schottky diodes)。有些机构为了提高GaN基LED器件的ESD而引入了较复杂的器件制造方法(中国专利公开号CN 1988119A)，提高了器件制造的成本。

[0004] 静电释放会以极高的强度很迅速地发生，放电电流流经LED的PN结时，产生的焦耳热使芯片PN两极之间局部介质熔融，造成PN结短路或漏电，从而造成LED器件突发性失效或潜在性失效。突发性失效造成LED的永久性失效，即短路。潜在性失效则可使LED的性能参数劣化，例如漏电流加大，一般GaN基LED受到静电损伤后所形成的隐患并无任何方法可治愈，而且因为参数劣化导致恶性循环，最终导致永久性失效。

[0005] 因此，必须在外延过程中引入新的结构以抵抗ESD对器件的损伤。本发明通过采用调制掺杂的接触层结构，缓解静电对氮化镓基LED的冲击，从材料生长方面提高LED对静电的耐受能力，节省了为提高LED器件的ESD而附加的芯片制造成本。

发明内容

[0006] 本发明的目的在于提供一种氮化镓基LED外延片结构及其生长方法。通过采用调制掺杂接触层结构，在调制掺杂接触层中产生二维空穴气，使电荷首先沿着调制掺杂界面水平运动，从而对瞬间高压静电的冲击起到了分散、缓冲的作用，减小了高压静电的破坏力，从而提高氮化镓基LED器件的抗静电能力。

[0007] 本发明的技术方案时：

[0008] 一种氮化镓基LED外延片，其结构从下至上依次为衬底、氮化镓基缓冲层、非掺杂氮化镓层、n型氮化镓层、多量子阱层、p型铝镓氮层、p型氮化镓层和接触层；该接触层为n型InxGa1-xN层，或者为p型InxGa1-xN层，其中x为摩尔系数，0＜x＜1。

[0009] 所述的n型InxGa1-xN层包括低In组分的低掺杂n型InxGa1-xN层和高In组分的高掺杂n型InxGa1-xN层；其中：所述低In组分的低掺杂n型InxGa1-xN层厚度为1～5nm，选用Si作为n型掺杂，浓度在le-17cm-3～5e-18cm-3，摩尔系数x的范围为：0.05≤x≤0.15；所述高In组分的高掺杂n型InxGa1-xN层厚度为1～5nm，选用Si作为n型掺杂，浓度在5e-18cm-3～2e-19cm-3，摩尔系数x的范围为：0.1≤x≤0.25。

[0010] 所述的p型InxGa1-xN层包括低In组分的低掺杂p型InxGa1-xN层和高In组分的高掺杂p型InxGa1-xN层；其中：低In组分的低掺杂p型InxGa1-xN层厚度为1～5nm，选用Mg作为p型掺杂，浓度在le-17cm-3～le-19cm-3，摩尔系数x的范围为：0.05≤x≤0.15；所述高In组分的高掺杂p型InxGa1-xN层厚度为1～5nm，选用Mg作为p型掺杂，浓度在le-19cm-3～5e-20cm-3，摩尔系数x的范围为：0.1≤x≤0.25。

[0011] 本发明采用金属有机物化学气相沉积法(MOCVD，Metalorganic ChemicalVapor Deposition)生长，衬底选用(0001)晶向的蓝宝石，金属有机源和氮源分别是三甲基镓(TMGa)、三甲基铟(TMIn)、三乙基镓(TEGa)、三甲基铝(TMAl)和氨气(NH3)，n型掺杂剂为200ppm的H2携载的硅烷(SiH4)，p型掺杂剂为二茂镁(Cp2Mg)。

[0012] 所述氮化镓基LED外延片的生长方法，采用MOCVD方法，依次进行以下生长步骤：

[0013] 1)在1050～1250℃下在H2环境中高温净化蓝宝石衬底5～10分钟；

[0014] 2)降温至530～560℃生长20～35nm厚度的低温氮化镓基缓冲层；

[0015] 3)升温至1100～1200℃生长1～2.5μm厚度的非掺杂氮化镓层；

[0016] 4)生长1.5～3μm厚度的n型氮化镓层；

[0017] 5)降温至740～860℃，生长5～15个周期的InGaN/GaN的多量子阱层；

[0018] 6)升温至960～1080℃，生长30～120nm厚度的p型铝镓氮层；

[0019] 7)生长150～400nm厚度的p型氮化镓层；

[0020] 8)降温至740～860℃，生长2～10nm厚度的n型InxGa1-xN层或者p型InxGa1-xN层作为接触层。

[0021] 将外延片按照标准芯片工艺制作成300×300μm2的以ITO为透明电极的芯片。对芯片抗ESD能力的测试参照GJB 548A-1996《微电子器件试验方法和程序》，采用人体模式标准(HBM，Human Body Model)，对300×300μm2的芯片通过反向4000V的ESD后，测试其在8V反向电压下的漏电流，失效标准为0.5μA，统计达到反向漏电流(Ir)符合标准的芯片的良品率。

[0022] 本发明的优点在于：通过采用低In组分的低掺杂n型InxGa1-xN层和高In组分的高掺杂n型的InxGa1-xN层，或者是低In组分的低掺杂p型InxGa1-xN层和高In组分的高掺杂p型的InxGa1-xN层构成的接触层，在双层式接触层结构中因为掺杂的浓度差而在界面产生调制掺杂结构。，由ESD引起的瞬间高压放电所产生的电荷在调制掺杂结构中形成二维空穴气，从而被分散，降低了瞬间放电产生的瞬间电流的密度，从而减小了ESD对器件结构的破坏力，提高了器件的抗静电能力。按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为90％以上。

附图说明

[0023] 图1：氮化镓基LED外延片结构示意图示意图。其中：101为衬底，102为低温氮化镓基缓冲层，103为非掺杂氮化镓层，104为氮化镓基n型层，11为多量子阱层，105为p型铝镓氮层，106为氮化镓基p型层，12为接触层。

具体实施方式

[0024] 实施例1

[0025] 1.将(0001)晶向的蓝宝石衬底放入反应室中，然后在H2环境中升温至1050℃，稳定10分钟，对衬底进行高温净化。

[0026] 2.降温至530℃生长20nm厚度的低温氮化镓基缓冲层。

[0027] 3.升温至1100℃生长1μm厚度的非掺杂氮化镓。

[0028] 4.在1100℃生长1.5μm厚度的n型氮化镓。

[0029] 5.在N2环境中生长10个周期的多量子阱层，GaN垒层：厚度为20nm，生长温度为850℃；InGaN阱层：厚度为2nm，生长温度为810℃。

[0030] 6.升温至960℃生长30nm厚度的p型Al0.15Ga0.85N层。

[0031] 7.在940℃生长150nm厚度的p型氮化镓。

[0032] 8.在810℃生长2nm厚度的低掺杂p型In0.1Ga0.9N和2nm高掺杂p型In0.2Ga0.8N电极接触层。

[0033] 9.降温至室温，生长结束。

[0034] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为95％。

[0035] 实施例2

[0036] 采用MOCVD法生长：除步骤8以外，其它步骤如实施例1中所示。而第8步为：

[0037] 8.在810℃生长2nm厚度的低掺杂n型In0.1Ga0.9N和2nm高掺杂n型In0.2Ga0.8N电极接触层。

[0038] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为90％。

[0039] 实施例3

[0040] 采用MOCVD法生长。

[0041] 1.将(0001)晶向的蓝宝石衬底放入反应室中，然后在H2环境中升温至1050℃，稳定10分钟，对衬底进行高温净化。

[0042] 2.降温至530℃生长20nm厚度的低温氮化镓基缓冲层。

[0043] 3.升温至1100℃生长1.5μm厚度的非掺杂氮化镓。

[0044] 4.在1100℃生长2μm厚度的n型氮化镓。

[0045] 5.在N2环境中生长5个周期的多量子阱层，GaN垒层：厚度为20nm，生长温度为850℃；InGaN阱层：厚度为1.6nm，生长温度为810℃。

[0046] 6.升温至960℃生长30nm厚度的p型Al0.15Ga0.85N层。

[0047] 7.在940℃生长150nm厚度的p型氮化镓。

[0048] 8.在810℃生长2nm厚度的低掺杂p型In0.05Ga0.95N和2nm高掺杂p型In0.1Ga0.9N电极接触层。

[0049] 9.降温至室温，生长结束。

[0050] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为92％。

[0051] 实施例4

[0052] 采用MOCVD法生长。

[0053] 除步骤8以外，其它步骤如实施例3中所示；

[0054] 8.在810℃生长2nm厚度的低掺杂n型In0.05Ga0.95N和2nm高掺杂n型In0.1Ga0.95N电极接触层。

[0055] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0056] 实施例5

[0057] 采用MOCVD法生长。

[0058] 除步骤8以外，其它步骤如实施例3中所示；

[0059] 8.在810℃生长1nm厚度的低掺杂p型In0.15Ga0.85N和1nm高掺杂p型In0.25Ga0.75N电极接触层。

[0060] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为95％。

[0061] 实施例6

[0062] 采用MOCVD法生长。

[0063] 除步骤8以外，其它步骤如实施例4中所示；

[0064] 8.在810℃生长1nm厚度的低掺杂n型In0.15Ga0.85N和1nm高掺杂n型In0.25Ga0.75N电极接触层

[0065] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为92％。

[0066] 实施例7

[0067] 采用MOCVD法生长。

[0068] 除步骤8以外，其它步骤如实施例3中所示；

[0069] 8.在810℃生长1nm厚度的低掺杂p型In0.1Ga0.9N和3nm高掺杂p型In0.2Ga0.8N电极接触层

[0070] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为96％。

[0071] 实施例8

[0072] 采用MOCVD法生长。

[0073] 除步骤8以外，其它步骤如实施例4中所示；

[0074] 8.在810℃生长1nm厚度的低掺杂n型In0.1Ga0.9N和3nm高掺杂n型In0.2Ga0.8N电极接触层。

[0075] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0076] 实施例9

[0077] 采用MOCVD法生长。

[0078] 除步骤8以外，其它步骤如实施例3中所示；

[0079] 8.在810℃生长2nm厚度的低掺杂p型In0.15Ga0.85N和5nm高掺杂p型In0.25Ga0.75N电极接触层。

[0080] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为99％。

[0081] 实施例10

[0082] 采用MOCVD法生长。

[0083] 除步骤8以外，其它步骤如实施例4中所示

[0084] 8.在810℃生长2nm厚度的低掺杂n型In0.15Ga0.85N和5nm高掺杂n型In0.25Ga0.75N电极接触层。

[0085] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为95％。

[0086] 实施例11

[0087] 采用MOCVD法生长。

[0088] 除步骤8以外，其它步骤如实施例3中所示；

[0089] 8.在810℃生长5nm厚度的低掺杂p型In0.15Ga0.85N和1nm高掺杂p型In0.25Ga0.75N电极接触层。

[0090] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为96％。

[0091] 实施例12

[0092] 采用MOCVD法生长。

[0093] 除步骤8以外，其它步骤如实施例4中所示；

[0094] 8.在810℃生长5nm厚度的低掺杂n型In0.15Ga0.85N和1nm高掺杂n型In0.25Ga0.75N电极接触层。

[0095] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为96％。

[0096] 实施例13

[0097] 采用MOCVD法生长。

[0098] 除步骤8以外，其它步骤如实施例3中所示；

[0099] 8.在760℃生长1nm厚度的低掺杂p型In0.15Ga0.85N和1nm高掺杂p型In0.25Ga0.75N电极接触层。

[0100] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为95％。

[0101] 实施例14

[0102] 采用MOCVD法生长。

[0103] 除步骤8以外，其它步骤如实施例4中所示：

[0104] 8.在760℃生长1nm厚度的低掺杂n型In0.15Ga0.85N和3nm高掺杂n型In0.25Ga0.75N电极接触层。

[0105] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0106] 实施例15

[0107] 采用MOCVD法生长。

[0108] 除步骤8以外，其它步骤如实施例4中所示：

[0109] 8.在760℃生长2nm厚度的低掺杂p型In0.15Ga0.85N和2nm高掺杂p型In0.25Ga0.75N电极接触层。

[0110] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为97％。

[0111] 实施例16

[0112] 采用MOCVD法生长。

[0113] 除步骤8以外，其它步骤如实施例4中所示：

[0114] 8.在760℃生长2nm厚度的低掺杂n型In0.15Ga0.85N和2nm高掺杂n型In0.25Ga0.75N电极接触层。

[0115] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0116] 实施例17

[0117] 采用MOCVD法生长。

[0118] 1.将(0001)晶向的蓝宝石衬底放入反应室中，然后在H2环境中升温至1050℃，稳定10分钟，对衬底进行高温净化。

[0119] 2.降温至530℃生长20nm厚度的低温氮化镓基缓冲层。

[0120] 3.升温至1180℃生长1μm厚度的非掺杂氮化镓。

[0121] 4.在1180℃生长1.5μm厚度的n型氮化镓。

[0122] 5.在N2环境中生长5个周期的多量子阱层，GaN垒层：厚度为20nm，生长温度为850℃；InGaN阱层：厚度为1.6nm，生长温度为810℃。

[0123] 6.升温至1000℃生长30nm厚度的p型Al0.15Ga0.85N层。

[0124] 7.在950℃生长150nm厚度的p型氮化镓。

[0125] 8.在810℃生长2nm厚度的低掺杂p型In0.1Ga0.9N和2nm高掺杂p型In0.2Ga0.8N电极接触层。

[0126] 9.降温至室温，生长结束。

[0127] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为97％。

[0128] 实施例18

[0129] 采用MOCVD法生长。

[0130] 除步骤8以外，其它步骤如实施例17中所示：

[0131] 8.在810℃生长2nm厚度的低掺杂n型In0.1Ga0.9N和2nm高掺杂n型In0.2Ga0.8N电极接触层。

[0132] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为95％。

[0133] 实施例19

[0134] 采用MOCVD法生长。

[0135] 1.将(0001)晶向的蓝宝石衬底放入反应室中，然后在H2环境中升温至1050℃，稳定10分钟，对衬底进行高温净化。

[0136] 2.降温至530℃生长20nm厚度的低温氮化镓基缓冲层。

[0137] 3.升温至1180℃生长1μm厚度的非掺杂氮化镓。

[0138] 4.在1180℃生长1.5μm厚度的n型氮化镓。

[0139] 5.在N2环境中生长15个周期的多量子阱层，GaN垒层：厚度为20nm，生长温度为850℃；InGaN阱层：厚度为1.6nm，生长温度为810℃。

[0140] 6.在950℃生长150nm厚度的p型氮化镓。

[0141] 7.在810℃生长2nm厚度的低掺杂p型In0.1Ga0.9N和2nm高掺杂p型In0.2Ga0.8N电极接触层。

[0142] 8.降温至室温，生长结束。

[0143] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为96％。

[0144] 实施例20

[0145] 采用MOCVD法生长。

[0146] 除步骤7以外，其它步骤如实施例19中所示

[0147] 7.在810℃生长2nm厚度的低掺杂n型In0.1Ga0.9N和2nm高掺杂n型In0.2Ga0.8N电极接触层。

[0148] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0149] 实施例21

[0150] 采用MOCVD法生长。

[0151] 1.将(0001)晶向的蓝宝石衬底放入反应室中，然后在H2环境中升温至1050℃，稳定10分钟，对衬底进行高温净化。

[0152] 2.降温至530℃生长20nm厚度的低温氮化镓基缓冲层。

[0153] 3.升温至1100℃生长1μm厚度的非掺杂氮化镓。

[0154] 4.在1100℃生长1.5μm厚度的n型氮化镓。

[0155] 5.在N2环境中生长15个周期的多量子阱层，GaN垒层：厚度为20nm，生长温度为760℃；InGaN阱层：厚度为1.6nm，生长温度为760℃。

[0156] 6.升温至960℃生长30nm厚度的p-Al0.15Ga0.85N层

[0157] 7.在930℃生长150nm厚度的p型氮化镓。

[0158] 8.在760℃生长2nm厚度的低掺杂p型In0.1Ga0.9N和2nm高掺杂p型In0.2Ga0.8N电极接触层。

[0159] 9.降温至室温，生长结束。

[0160] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0161] 实施例22

[0162] 采用MOCVD法生长。

[0163] 除步骤8以外，其它步骤如实施例21中所示。

[0164] 8.在760℃生长2nm厚度的低掺杂n型In0.1Ga0.9N和2nm高掺杂n型In0.2Ga0.8N电极接触层。

[0165] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为95％。

[0166] 实施例23

[0167] 采用MOCVD法生长。

[0168] 1.将(0001)晶向的蓝宝石衬底放入反应室中，然后在H2环境中升温至1050℃，稳定10分钟，对衬底进行高温净化。

[0169] 2.降温至530℃生长20nm厚度的低温氮化镓基缓冲层。

[0170] 3.升温至1100℃生长1μm厚度的非掺杂氮化镓。

[0171] 4.在1100℃生长1.5μm厚度的n型氮化镓。

[0172] 5.在N2环境中生长10个周期的多量子阱层，GaN垒层：厚度为20nm，生长温度为860℃；InGaN阱层：厚度为2nm，生长温度为760℃。

[0173] 6.升温至960℃生长100nm厚度的p-Al0.15Ga0.85N层。

[0174] 7.在930℃生长150nm厚度的p型氮化镓。

[0175] 8.在760℃生长2nm厚度的低掺杂p型In0.1Ga0.9N和2nm高掺杂p型In0.2Ga0.8N电极接触层。

[0176] 9.降温至室温，生长结束。

[0177] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为92％。

[0178] 实施例24

[0179] 采用MOCVD法生长。

[0180] 除步骤8以外，其它步骤如实施例23中所示。

[0181] 8.在760℃生长2nm厚度的低掺杂n型In0.1Ga0.9N和2nm高掺杂n型In0.2Ga0.8N电极接触层。

[0182] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0183] 实施例25

[0184] 采用MOCVD法生长。

[0185] 1.将(0001)晶向的蓝宝石衬底放入反应室中，然后在H2环境中升温至1050℃，稳定10分钟，对衬底进行高温净化。

[0186] 2.降温至530℃生长20nm厚度的低温氮化镓基缓冲层。

[0187] 3.升温至1100℃生长1μm厚度的非掺杂氮化镓。

[0188] 4.在1100℃生长1.5μm厚度的n型氮化镓。

[0189] 5.在N2环境中生长10个周期的多量子阱层，GaN垒层：厚度为20nm，生长温度为930℃；InGaN阱层：厚度为2nm，生长温度为760℃。

[0190] 6.升温至960℃生长100nm厚度的p-Al0.15Ga0.85N层。

[0191] 7.在930℃生长150nm厚度的p型氮化镓。

[0192] 8.在760℃生长2nm厚度的低掺杂p型In0.1Ga0.9N和2nm高掺杂p型In0.2Ga0.8N电极接触层。

[0193] 9.降温至室温，生长结束。

[0194] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为94％。

[0195] 实施例26

[0196] 采用MOCVD法生长。

[0197] 除步骤8以外，其它步骤如实施例25中所示。

[0198] 8.在760℃生长1nm厚度的低掺杂p型In0.15Ga0.85N和2nm高掺杂p型In0.25Ga0.75N电极接触层。

[0199] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为95％。

[0200] 实施例27

[0201] 采用MOCVD法生长。

[0202] 除步骤8以外，其它步骤如实施例25中所示。

[0203] 8.在760℃生长1nm厚度的低掺杂p型In0.15Ga0.85N和3nm高掺杂p型In0.25Ga0.75N电极接触层。

[0204] 本实施例按标准芯片工艺制作的300×300μm2的以ITO为透明电极的芯片，其反向4000V的ESD良品率为97％。

标题	发布/更新时间	阅读量
一种GaN基LED外延片的生长方法-专利编号CN105118900A	2020-05-11	702
一种氮化镓基LED外延片及其生长方法-专利编号CN102194939A	2020-05-12	324
一种LED外延片及其外延生长方法-专利编号CN102044606A	2020-05-11	1062
一种氮化镓基LED外延片及其生长方法-专利编号CN101847673A	2020-05-13	679
一种氮化镓基LED外延片及其生长方法-专利编号CN101752480A	2020-05-13	207
一种级联GaN基LED外延片及其制备方法-专利编号CN103022286A	2020-05-11	945
一种GaN基LED外延片及其生长方法-专利编号CN102332517A	2020-05-12	522
一种氮化镓基LED外延片及其生长方法-专利编号CN101752480B	2020-05-13	721
一种氮化镓基LED外延片及其生长方法-专利编号CN102194939B	2020-05-12	636
一种氮化镓基外延片及生长方法-专利编号CN106098886A	2020-05-11	596

一种氮化镓基LED外延片及其生长方法

一种氮化镓基LED外延片及其生长方法

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式