当例如对过采样型A/D转换器的高速数字信号输出进行下采样时，产 生了一个问题，即，在期望的信号带中生成量子噪声的混叠(alias)分量，并 由此导致信号劣化。为了解决现有技术中的这个问题，已经通过使用抽取 滤波器来消除混叠分量以及执行下采样。作为在这种情况下使用的抽取滤 波器，经常使用能够获得包括相位线性度在内的特性的有限冲击响应(FIR) 滤波器，特别是，使用正弦型滤波器(例如，参见日本专利申请KOKAI No. 10-209815和美国专利No.6501406)。
然而，由于正弦型滤波器具有梳形频率特性，所以随着期望信号变成 宽带，混叠分量增加，不仅消除混叠分量的能力降低，而且信号幅度也劣 化。为此，在需要具有高混叠信号消除比的系统中，需要高阶抽取滤波器， 并且硬件很大。
作为用于提高消除混叠的能力的手段，使用低通滤波器来形成抽取滤 波器是有效的。特别地，使用无限冲击响应(IIR)滤波器的实现方式是作为 利用小硬件来设计高阶滤波器的手段的有效技术。然而，在这种系统中， 由于滤波器的特性导致不能确保相位线性度。
在常规的采样率转换器中，在期望信号带中满足平坦的幅度特性和相 位线性度的同时，获得对不必需的信号的足够的抑制特性是非常困难的， 并且产生下述问题，即，为了获取期望的特性而硬件变大，以及相位特性 变为非平坦。
本发明的一个目的在于提供一种采样率转换器，其能够利用相对小的 硬件数量来在期望信号带中获取平坦的幅度特性和平坦的相位特性，以及 能够获得必要的混叠信号消除能力。

本发明的一个方面提供一种采样率转换器，其通过利用反馈混叠对以 频率fS采样的输入信号进行滤波来对采样率进行转换。所述采样率转换器 包括合成单元，其在从0到fS/N(其中N表示自然数)的频段中，以至少大于 1的增益，将以频率fS采样的输入信号与频率为fS的反馈信号进行合成， 以生成合成信号；下采样器，其对所述合成信号进行下采样，以获取采样 率为fS/N的输出信号；以及上采样器，其对所述输出信号进行上采样，以 生成所述反馈信号。

图1是示出根据第一实施例的采样率转换器的配置的方框图；
图2是示出负反馈电路的配置的方框图；
图3是示出图1中示出的采样率转换器的配置的方框图；
图4是示出图1中示出的采样率转换器中的滤波器电路的频率特性的 图表；
图5是示出图1中示出的采样率转换器中的滤波器电路的频率特性的 图表；
图6是示出在图1中示出的采样率转换器处的混叠分量的功率水平和 期望信号的功率水平之间的比较的图表；
图7是示出图1中示出的采样率转换器的配置实例的方框图；
图8是示出在图7中示出的采样率转换器处的混叠分量的功率水平和 期望信号的功率水平之间的比较的图表；
图9是示出图1中示出的采样率转换器的配置实例的方框图；
图10是示出在图9中示出的采样率转换器处的混叠分量的功率水平和 期望信号的功率水平之间的比较的图表；
图11是示出图1中示出的采样率转换器的配置实例的方框图；
图12是示出根据第二实施例的采样率转换器的配置的方框图；
图13是示出图12中示出的采样率转换器的配置实例的方框图；
图14是示出根据第三实施例的采样率转换器的配置的方框图；
图15是示出根据第四实施例的采样率转换器的配置的方框图；
图16是示出根据第四实施例的采样率转换器的修改实例的配置的方框 图；
图17是示出根据实施例的采样率转换器的修改配置的方框图；和
图18是示出图17中示出的修改实例的效果的表格。

(第一实施例)
下面将会参照附图来说明根据本发明第一实施例的采样率转换器。图1 中示出的采样率转换器包括滤波器电路1、下采样器电路2和上采样器电路 3，这些电路形成反馈回路电路。
滤波器电路1是线性滤波器电路，其输入以频率fS采样的输入信号和 从上采样器电路3输出的反馈信号，并输出所述输入信号和所述反馈信号 的合成信号。更为具体地，滤波器电路1具有在期望信号带fS/N中向两个 输入信号提供至少大于1的增益以及输出采样率为频率fS的所述输入信号 的合成信号的功能。在下采样时比期望信号带中的增益小的增益被提供给 在期望信号带中被反转的信号带。因此，从滤波器电路1输出采样率为频 率fS的信号序列作为合成信号。
下采样器电路2通过对从滤波器电路1输出的采样率为频率fS的信号 序列执行下采样以从每N个采样中抽取N-1个数据元素(其中N表示等于或 大于2的整数)，来将合成信号的采样率下采样为fS/N，并且将该下采样后 的信号输出到上采样器电路3和后续级的电路(未示出)。
上采样器电路3通过对采样率为fS/N的下采样后的信号执行上采样以 在采样值数据之间插入N-1个0数据元素，来再次将下采样器电路2所降 低的采样率升高到fS，并且将该信号输出给滤波器电路1作为反馈信号。
换言之，采样率转换器包括滤波器电路1、下采样器电路2和上采样器 电路3，这些电路形成反馈回路电路，滤波器电路1通过向通过下采样而获 得的期望信号的带fS/N中的每个信号提供大于1的增益来合成输入信号和 反馈信号，并且利用下采样器电路2对合成信号进行下采样，然后输出下 采样后的信号。
由此，可以获得在幅度上几乎不劣化的基本上平坦的幅度特性和相位 线性度，作为经过了采样率转换的期望信号。另外，所述采样率转换器可 以利用反馈效应有效地仅仅消除混叠分量。由此可以相对容易地消除高阶 混叠分量，同时维持基本平坦的幅度特性。
这里将会参照图2中示出的负反馈电路来说明采样率转换器的效果。 图2示出了图1中示出的采样率转换器的反馈回路电路的概念。如果负反 馈电路具有由X表示的输入信号、由Y表示的输出信号、由A表示的增益、 由β表示的反馈系数以及由E表示的在该电路中混合的误差，则该负反馈 电路包括放大器电路4、加法器5和系数乘法器6，其中放大器电路4输入 输入信号X和反馈信号，以及输出A倍的放大信号；加法器5输出通过将 放大信号和误差E相加而获得的相加信号；系数乘法器6将所述相加信号 乘以反馈系数β。放大器电路4、加法器5和系数乘法器6形成反馈回路来 输出所述相加信号作为反馈信号。
在该电路中，以下面的公式(1)表示输入和输出之间的关系：
$Y=\frac{A}{1+\mathrm{A\beta }}X+\frac{1}{1+\mathrm{A\beta }}E...\left(1\right)$
如果假设与1相比，放大器电路4的增益A足够高，且反馈系数为1， 则公式(1)被修改为公式(2)。

公式(2)表明，由于放大器电路4的增益A，使得误差E对输出的影响 变为增加1/A倍。因此，如果与1相比，放大器电路4的增益A足够高， 则负反馈电路具有避免在放大器电路4的输出中混合的误差E的大部分影 响以及输出几乎不劣化的输入信号的反馈效果。
图1中示出的采样率转换器利用了所述反馈效果。与图2中的误差E 对应的分量相当于在图1中的下采样时生成的混叠分量。由此，通过在滤 波器电路1中在期望信号带中设置与1相比足够高的增益，所述采样率转 换器可以输出被下采样而几乎不受到混叠分量影响的期望信号，以实现线 性滤波器的特性。
因此，通过使用所述采样率转换器，可以获得幅度几乎不劣化的基本 上平坦的幅度特性和相位线性度，作为经过了采样率转换的期望信号。另 外，所述采样率转换器可以利用反馈效应来有效地去除混叠分量。由此可 以相对容易地消除高阶混叠分量，同时维持基本平坦的幅度特性。
所述采样率转换器例如可以使用如下的IIR型滤波器，如果该滤波器具 有上述特性，则其具有相位失真问题但是可以以小的电路面积来设计高阶 滤波器。与现有技术相比，由此可以减小电路面积和功耗。
接着，将描述根据第一实施例的采样率转换器的更为具体的配置实例 1。图3示出了该配置实例1。在该实例中，滤波器电路1包括加法器7、 加法器8、延迟单元9和延迟单元10。另外，滤波器电路1使用下采样器 电路11和上采样器电路12，下采样器电路11将下采样器电路2的频分数 设置为2，上采样器电路12将上采样器电路3的倍数设置为2。
加法器7从以频率fS采样的输入信号中减去由延迟单元10对来自上采 样器电路12的反馈信号进行延迟而获得的延迟信号101，并且输出相减结 果作为合成信号102。
加法器8将合成信号102和由延迟单元10对要从加法器8输出的合成 信号104进行延迟而获得的延迟信号103相加，并且输出相加结果作为合 成信号104。延迟单元9和延迟单元10将输入信号延迟一个采样。
下采样器电路11输入作为滤波器电路1的输出的合成信号104，并且 对该输入信号进行下采样，以对信号序列进行抽取，从而使得采样率变为 fS/2。
上采样器电路12将0数据插入由下采样器电路11下采样后的信号中， 将该信号上采样到二倍采样率fS，并且将上采样后的信号输出给延迟单元 10作为反馈信号。
通过这样形成采样率转换器，当在下采样器电路11中进行下采样时， 在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制该混叠分量。 通过利用将极点插入DC点的一阶积分器的特性作为滤波器电路1的特性， 图3中示出的采样率转换器可以消除混叠分量，同时使得期望的信号特性 基本上平坦。
图3中示出的采样率转换器中的滤波器电路1的传递函数可以表示为 公式(3)。
$H\left(z\right)=\frac{1}{1-Z^{-1}}...\left(3\right)$
该传递函数的频率特性在图4中示出的DC附近具有无限增益。为了理 解具有图4中示出的滤波器电路的频率特性的图3中示出的下采样器电路 的频率特性，在图5中示出了对下采样器电路中的反馈信号的频率特性的 观测结果。由于反馈信号的采样率为fS，所以图5中示出的特性中的频率 轴表示最大为Nyquist采样率(fS/2)。如图5的结果所示，通过使用图4的滤 波器特性，可以获得在期望信号处为1的幅度特性或在Nyquist采样率处为 0的幅度特性。实际上，输出图6中示出的下采样后的信号。下采样后的信 号的特性在于，在fS/4处，在期望信号带中频率特性反转。
因此，如图6中所示，鉴于滤波器电路1的特性，可以基于反馈效应 来限制期望信号带中的混叠分量。当期望信号带是fS的1％时，可以实现的 混叠信号消除比为25[dB]。
接着，将描述根据第一实施例的采样率转换器的更为具体的配置实例 2。图7示出了该配置实例2。在该实例中，下采样器电路2的频分数被设 置为4，上采样器电路3的倍数被设置为4。滤波器电路1包括加法器13、 加法器14、延迟单元15、加法器16、延迟单元17和除法器18。
加法器13从以频率fS采样的输入信号中减去由延迟单元17对来自上 采样器电路3的反馈信号进行延迟并由除法器18对信号幅度进行除法运算 而获得的延迟信号105，并且输出相减结果作为合成信号106。
加法器14将合成信号106和由延迟单元15对要从加法器14输出的合 成信号107进行延迟而获得的延迟信号108相加，并且输出相加结果作为 合成信号107。延迟单元15和延迟单元17将输入信号延迟一个采样。
加法器16将合成信号107和延迟信号108相加，并且输出相加结果作 为合成信号109。
下采样器电路2输入作为滤波器电路1的输出的合成信号109，并且对 所述输入信号进行下采样，以对信号序列进行抽取，从而使得采样率变为 fS/4。
上采样器电路3将0数据插入由下采样器电路2下采样后的信号中， 将该信号上采样到四倍采样率fS，并且将上采样后的信号输出给延迟单元 17作为反馈信号。
通过将加法器16添加到图3中示出的滤波器电路1并由此将由延迟单 元15延迟的延迟信号108和从加法器14输出的合成信号107相加，采样 率转换器实现了如下以公式(4)表示的传递函数。
$H\left(z\right)=\frac{1+Z^{-1}}{1-Z^{-1}}...\left(4\right)$
具有此种配置的滤波器电路1可以通过以极点、频率fS/2将零点插入 DC点中而在DC附近具有无限增益，并且具有在频率为fS/2时变为0的频 率特性。可以基于反馈效应来限制期望信号带中的混叠分量，同时初步降 低线性滤波器特性中的混叠分量，并且就二阶特性而言，可以消除混叠分 量，同时获得类似于图3中示出的采样率转换器的基本平坦的期望信号特 性。
由于滤波器电路1可以获得二阶特性作为混叠分量消除能力，所以当 下采样比为4时，与传统正弦型滤波器相比，电路面积能够减小到基本一 半。由此，通过对传统电路进行较少的修改，与图3中示出的采样率转换 器相比，使用图7中示出的滤波器电路1的采样率转换器具有增强的混叠 分量消除能力。
图8示出了仿真结果。在图7中示出的滤波器电路1中，当期望信号 带为fS的1％时，可以实现的混叠信号消除比为73[dB]，并且与图3中示 出的采样率转换器相比，混叠信号消除比大约增强50[dB]。
接着，将描述根据第一实施例的采样率转换器的更为具体的配置实例 3。图9示出了该配置实例3。在该实例中，滤波器电路1包括加法器19、 加法器20、延迟单元21和延迟单元22。下采样器电路2的频分数被设置 为4，上采样器电路3的倍数被设置为4。
加法器19从以频率fS采样的输入信号中减去由延迟单元22对来自上 采样器电路3的反馈信号进行延迟而获得的延迟信号110，并且输出相减结 果作为合成信号111。
加法器20将合成信号111和由延迟单元21对要从加法器20输出的合 成信号113进行延迟而获得的延迟信号112相加，并且输出相加结果作为 合成信号113。延迟单元21和延迟单元22将输入信号延迟一个采样。
下采样器电路2输入作为滤波器电路1的输出的合成信号113，并且对 输入信号进行下采样，以对信号序列进行抽取，从而使得采样率变为fS/4。
上采样器电路3将0数据插入由下采样器电路2下采样后的信号中， 将该信号上采样到四倍采样率fS，并且将上采样后的信号输出给延迟单元 21作为反馈信号。
通过由此形成采样率转换器，当在下采样器电路2中进行下采样时， 在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制混叠分量。 通过利用将极点插入DC点的一阶积分器的特性作为滤波器电路1的特性， 图9中示出的采样率转换器可以消除混叠分量，同时使得期望的信号特性 基本平坦。
另外，由于与图3中示出的采样率转换器相比，下采样的频分数从2 增加到4，所以频率变为0，即DC分量的混叠频率变为fS/2和fS/4，并且 与频分数为2的情形相比，混叠分量增加。为了避免这点，在现有技术中， 需要对抽取滤波器进行设计，使得当频分数为4时，在频率fS/2和fS/4处 出现零点。换言之，在传统抽取滤波器中，随着频分数增加，在滤波器的 设计上需要进行改变。
另一方面，在图9中示出的采样率转换器中，由于即使下采样的频分 数增加也能够减少期望信号带中叠合的混叠分量，所以电路结构不需要根 据下采样器电路的频分数进行改变，并且电路设计也会很方便。
图10示出了图9中示出的采样率转换器的仿真结果。在该采样率转换 器中，当期望信号带为fS的1％时，可以实现的混叠信号消除比为24[dB]， 并且即使频分比增加，也可以实现与图3中示出的采样率转换器基本相同 的混叠信号消除比。
接着，将描述根据第一实施例的采样率转换器的更为具体的配置实例 4。图11示出了该配置实例4。在该实例中，滤波器电路1包括加法器24、 加法器25、延迟单元26、加法器27、加法器28、延迟单元29和延迟单元 30。另外，还使用下采样器电路31和上采样器电路32，在下采样器电路 31中，下采样器电路2的频分数被设置为2，在上采样器电路32中，上采 样器电路3的倍数被设置为2。
加法器24从以频率fS采样的输入信号中减去由延迟单元25对来自上 采样器电路32的反馈信号进行延迟而获得的延迟信号114，并且输出相减 结果作为合成信号115。
加法器25将合成信号115和由延迟单元26对要从加法器25输出的合 成信号117进行延迟而获得的延迟信号116相加，并且输出相加结果作为 合成信号117。
加法器27从合成信号117中减去由延迟单元30延迟的延迟信号114， 并且输出相减结果作为合成信号118。
加法器28将合成信号118和由延迟单元29对要从加法器28输出的合 成信号120进行延迟而获得的延迟信号119相加，并且输出相加信号作为 合成信号120。延迟单元29和延迟单元30将输入信号延迟一个采样。
下采样器电路31输入作为滤波器电路1的输出的合成信号120，并且 对所述输入信号进行下采样以对信号序列进行抽取，从而使得采样率变为 fS/2。
上采样器电路32将0数据插入由下采样器电路31下采样后的信号中， 以将该信号上采样到二倍采样率fS，并且将上采样后的信号输出给延迟单 元30作为反馈信号。
通过由此形成采样率转换器，当在下采样器电路31中进行下采样时， 在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制混叠分量。 通过利用其中将极点插入DC点且阶数为一阶的积分器的特性作为滤波器 电路1的特性，图11中示出的采样率转换器可以消除混叠分量，同时使得 期望的信号特性基本平坦。
另外，由于与图3中示出的采样率转换器相比，传递函数的阶数更高， 所以与图3中示出的采样率转换器相比，可以增强混叠分量消除能力。为 了说明简单，图11中示出的滤波器电路的阶数为二阶。然而，当阶数为二 阶或更高时，可以获得增强混叠分量消除能力的效果。
(第二实施例)
将说明根据本发明的第二实施例的采样率转换器。图12中示出的采样 率转换器包括滤波器电路33、下采样器电路34、上采样器电路35和内插 滤波器电路36，这些电路形成反馈回路电路。
滤波器电路33是线性滤波器电路，其输入以频率fS采样的输入信号， 还输入从上采样器电路35经由内插滤波器电路36输出的反馈信号，输出 所述输入信号和所述反馈信号的合成信号。更为具体地，滤波器电路33具 有在期望信号带中向两个输入信号提供至少大于1的增益以及以频率fS的 采样率输出输入信号的合成信号的功能。因此，从滤波器电路33输出采样 率为频率fS的信号序列作为合成信号。
下采样器电路34通过对从滤波器电路33输出的采样率为频率fS的信 号序列执行下采样以从每N个采样中抽取N-1个数据元素(其中N表示等于 或大于2的整数)，来将合成信号的采样率下采样为fS/N，并且将该下采样 后的信号输出到上采样器电路35和后续级的电路(未示出)。
上采样器电路35通过对采样率为fS/N的下采样后的信号执行上采样以 在采样值数据之间插入N-1个0数据元素，来再次将下采样器电路2所降 低的采样率升高到fS，并且将该信号输出给内插滤波器电路36作为反馈信 号。
内插滤波器电路36包括例如FIR滤波器，通过将从上采样器电路35 输出的采样率为fS的输出与窗口函数相乘来执行滤波，并且将滤波结果输 出到滤波器33作为反馈信号。
同样，在具有上述配置的采样率转换器中，通过在滤波器电路33中的 期望信号带中设置与1相比足够高的增益，可以基于反馈效应来实现线性 滤波器的特性，并输出基本上没有受到混叠分量影响的经过下采样后的期 望信号。
因此，通过使用上述采样率转换器，可以获得幅度几乎没有恶化的基 本上平坦的幅度特性和相位线性度，作为采样率转换后的期望信号。所述 采样率转换器可以利用反馈效应来有效地仅仅消除混叠分量。由此可以相 对容易地消除高阶混叠分量，同时维持基本平坦的幅度特性。
另外，在图12中示出的采样率转换器中，内插滤波器电路36设置在 反馈回路中。通过将反馈信号的幅度特性与窗口函数相乘，内插滤波器电 路36可以校正被滤波器电路33降低或失真的幅度特性。由此可以将期望 信号的幅度特性改进为平坦的。
所述采样率转换器可以使用如下的IIR滤波器，其满足上述特性，具有 相位失真问题但是可以以小的电路面积来设计高阶滤波器。与现有技术相 比，由此可以减小电路面积和功耗。
接着，将描述根据第二实施例的采样率转换器的更为具体的配置实例。 图13示出了该配置实例。在该实例中，滤波器电路33包括加法器37、加 法器38、延迟单元39、延迟单元40、加法器41和延迟单元42。另外，滤 波器电路33使用下采样器电路43和上采样器电路44，下采样器电路43将 下采样器电路34的频分数设置为2，上采样器电路44将上采样器电路35 的倍数设置为2。
加法器37从以频率fS采样的输入信号中减去由延迟单元42对经由内 插滤波器电路36来自上采样器电路44的反馈信号进行延迟而获得的延迟 信号201，并且输出相减结果作为合成信号202。
加法器38将合成信号202和由延迟单元39对要从加法器38输出的合 成信号204进行延迟而获得的延迟信号203相加，并且输出相加结果作为 合成信号204。
加法器41将合成信号204和由延迟单元40对合成信号204进行延迟 而获得的延迟信号205相加，并且输出相加结果作为合成信号206。延迟单 元39、延迟单元40和延迟单元42将输入信号延迟一个采样。延迟单元39 的输出可以被加法器41用作延迟信号205，而不使用延迟单元40。
下采样器电路43输入作为滤波器电路33的输出的合成信号206，并且 对输入信号进行下采样，以对信号序列进行抽取，从而使得采样率变为fS/2。
上采样器电路44将0数据插入由下采样器电路43下采样后的信号中， 将该信号上采样到二倍采样率fS。
内插滤波器电路36包括加法器45和延迟单元46。加法器45将从上采 样器电路44输出的采样率为fS的输出和通过延迟单元46对该输出进行延 迟而获得的延迟信号207相加，并将相加结果输出给延迟单元42作为反馈 信号。
通过由此形成采样率转换器，当在下采样器电路43中进行下采样时， 在输出信号中生成混叠分量。根据滤波器电路33的特性来抑制混叠分量。 滤波器电路33是具有双线性频率特性的滤波器电路，该双线性频率特性在 DC附近具有极点以及在采样频率fS的Nyquist频率附近具有零点。因此， 可以获得将极点插入DC点的一阶积分器的特性作为滤波器电路33的特性， 并且可以消除混叠分量，同时使得期望的信号特性基本平坦。
另外，在具有上述配置的采样率转换器中，由于内插滤波器电路36设 置在反馈回路中，所以可以改进高通部分的幅度衰减。为了说明简单，图 13中所示的滤波器电路33的阶数被设置为二阶，即使阶数为二阶或更高， 也可以获得相同的增强混叠分量消除能力的效果。
(第三实施例)
接着，将描述根据本发明的第三实施例的采样率转换器。图14是示出 该采样率转换器的配置的方框图。在该采样率转换器中，滤波器电路1包 括加法器47、加法器48、延迟单元49、延迟单元50和加法器51。另外， 该采样率转换器包括下采样器电路52和D触发器电路53，这些电路形成 反馈回路电路。
加法器47从以频率fS采样的输入信号中减去从下采样器电路52经由 D触发器电路53输入反馈信号而获得的延迟信号301，并且输出相减结果 作为合成信号302。
加法器48将合成信号302和由延迟单元49对要从加法器48输出的合 成信号304进行延迟而获得的延迟信号303相加，并且输出相加结果作为 合成信号304。
加法器51将合成信号304和由延迟单元50对合成信号304进行延迟 而获得的延迟信号305相加，并且输出相加结果作为合成信号306。延迟单 元49和延迟单元50将输入信号延迟一个采样。延迟单元49的输出可以被 加法器51用作延迟信号305，而不使用延迟单元50。
下采样器电路52输入作为滤波器电路1的输出的合成信号306，并且 对所述输入信号进行下采样，以对信号序列进行抽取，从而使得采样率变 为fS/2。
通过以时钟2/fS对下采样器电路52的输出进行采样，D触发器电路53 用作上采样器电路和内插滤波器电路。另外，D触发器电路53还用作延迟 单元，该延迟单元通过以1/fS采样率将采样边缘延迟1个时钟(即，对下采 样器电路52的时钟的相位进行反相)，对反馈信号进行延迟。
通过由此形成采样率转换器，当在下采样器电路52中进行下采样时， 在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制混叠分量。 因此，通过利用将极点插入DC点的一阶积分器的特性作为滤波器电路1 的特性，可以消除混叠分量，同时使得期望的信号特性基本平坦。
另外，在具有上述配置的采样率转换器中，由于D触发器电路53设置 在反馈回路中作为内插滤波器电路，所以可以改进高通部分的幅度衰减。 为了说明简单，图14中示出的滤波器电路1的阶数被设置为二阶，即使阶 数为二阶或更高，也可以获得相同的增强混叠分量消除能力的效果。
由于图13中示出的上采样器电路44、内插滤波器电路36和延迟单元 42的功能由D触发器电路53来实现，所以可以简化电路配置和减小电路 面积。
(第四实施例)
接着，将描述根据第四实施例的采样率转换器。通过使图1中示出的 滤波器电路具有如图15中所示的二阶滤波器特性，可以形成该采样率转换 器。
在该采样率转换器中，滤波器电路1包括加法器54、加法器55、延迟 单元56、加法器57、加法器58、延迟单元59、延迟单元60和乘法器61。 另外，采样率转换器包括图1中示出的下采样器电路2和上采样器电路3。
来自上采样器电路3的反馈信号由延迟单元60进行延迟，并被输出作 为延迟信号401。延迟信号401被输出到加法器57，并且在乘法器61中与 系数k1相乘，并被输出给加法器54作为信号402。
加法器54从以频率fS采样的输入信号中减去信号402，并且输出相减 结果作为合成信号403。
加法器55将合成信号403和由延迟单元56对要从加法器55输出的合 成信号405进行延迟而获得的延迟信号404相加，并且输出相加结果作为 合成信号405。
加法器57从合成信号405中减去由延迟单元60延迟的延迟信号401， 并且输出相减结果作为合成信号406。
加法器58将合成信号406和由延迟单元59对从加法器58输出的合成 信号408进行延迟而获得的延迟信号407相加，并且输出相加结果作为合 成信号408。延迟单元56、延迟单元59和延迟单元60将输入信号延迟一 个采样。
下采样器电路2输入作为滤波器电路1的输出的合成信号408，并且通 过对信号408执行下采样以从每N个采样中抽取N-1个数据元素(其中N表 示等于或大于2的整数)，来将合成信号的采样率下采样为fS/N，并且将该 下采样后的信号输出到上采样器电路3和后续级的电路(未示出)。
上采样器电路3通过对采样率为fS/N的下采样后的信号执行上采样以 在采样值数据之间插入N-1个0数据元素，来再次将下采样器电路2所降 低的采样率升高到fS，并且将该信号输出给滤波器电路1作为反馈信号。
这样，滤波器电路1使用两个反馈信号来实现二阶滤波器特性，将所 述反馈信号中的一个与系数k1相乘，并且使用相乘的输出作为反馈信号。 由此，通过适当地设置用于下采样和上采样的比值N以及系数k1，可以获 得与二阶正弦函数相同的滤波器特性。
因此，由于该采样率转换器包含具有与二阶正弦函数相同的滤波器特 性的滤波器电路1，所以与图3中示出的采样率转换器相比，可以进一步地 增强混叠分量消除能力，并且该采样率转换器可以应用于要求高混叠分量 消除比的系统中。
在图15中示出的采样率转换器中，滤波器电路1的滤波器特性是二阶 滤波器特性，但是它可以是三阶滤波器特性。图16中示出了其一个实例。
在该采样率转换器中，滤波器电路1包括加法器54、加法器55、延迟 单元56、加法器57、加法器58、延迟单元59、延迟单元60、乘法器61、 加法器62、乘法器63、加法器64和延迟单元65。另外，该采样率转换器 包括图1中示出的下采样器电路2和上采样器电路3。
来自上采样器电路3的反馈信号由延迟单元60进行延迟，并被输出作 为延迟信号401。延迟信号401被输出到加法器62，并且在乘法器61中与 系数k1相乘，并作为信号402输出给加法器54。同样地，延迟信号401在 乘法器63中与系数k2相乘，并作为信号409被输出给加法器57。
加法器54从以频率fS采样的输入信号中减去信号402，并且输出相减 结果作为合成信号403。
加法器55将合成信号403和由延迟单元56对要从加法器55输出的合 成信号405进行延迟而获得的延迟信号404相加，并且输出相加结果作为 合成信号405。
加法器57从合成信号405中减去信号409，并且输出相减结果作为合 成信号406。
加法器58将合成信号406和由延迟单元59对从加法器58输出的合成 信号408进行延迟而获得的延迟信号407相加，并且输出相加结果作为合 成信号408。
加法器62从合成信号408中减去延迟信号401，并且输出相减结果作 为合成信号410。
加法器64将合成信号410和由延迟单元65对要从加法器64输出的合 成信号412进行延迟而获得的延迟信号411相加，并且输出相加结果作为 合成信号412。延迟单元56、延迟单元59、延迟单元60和延迟单元65将 输入信号延迟一个采样。
下采样器电路2输入作为滤波器电路1的输出的合成信号412，并且通 过对信号412执行下采样以从每N个采样中抽取N-1个数据元素(其中N表 示等于或大于2的整数)，来将合成信号的采样率下采样为fS/N，并且将该 下采样后的信号输出到上采样器电路3和后续级的电路(未示出)。
上采样器电路3通过对采样率为fS/N的下采样后的信号执行上采样以 在采样值数据之间插入N-1个0数据元素，来再次将下采样器电路2所降 低的采样率升高到fS，并且将该信号输出给滤波器电路1作为反馈信号。
这样，滤波器电路1使用三个反馈信号来实现三阶滤波器特性，将所 述反馈信号中的一个与系数k1相乘，将另一个与系数k2相乘，并且使用它 们中每个作为反馈信号。由此，通过适当地设置用于下采样和上采样的比 值N以及系数k1和k2，可以获得与三阶正弦函数相同的滤波器特性。
因此，由于该采样率转换器包含具有与三阶正弦函数相同的滤波器特 性的滤波器电路1，所以与图3中示出的采样率转换器相比，可以进一步地 增强混叠分量消除能力，并且该采样率转换器可以应用于要求高混叠分量 消除比的系统中。
在二阶或更高阶滤波器中，通过以与图15或图16中所示相同的方式， 适当地将反馈信号与一个系数相乘，可以实现与正弦函数相同的特性。
本发明并不限于上述实施例，而是在不背离本发明的精神和范围的情 况下本发明的组成元素可以以各种方式进行修改。还可以从实施例中公开 的多个组成元素的任意合适组合中提取出本发明的各个方面。在实施例中 公开的所有组成元素中，可以删除部分组成元素。可以任意组合不同实施 例中描述的组成元素。
例如，在上述实施例中，使用一个采样率转换器，但是可以串联连接 多个采样率转换器。
例如，如图17中所示，可以串联连接常规使用的正弦型滤波器66和 与第一到第四实施例中描述的采样率转换器中的任何一个相对应的采样率 转换器67。
常规正弦型滤波器电路的问题在于，当实现高的下采样比时，功耗不 增加但电路面积增加。另一方面，在本发明的采样率转换器中，可以减小 电路面积，但是功耗可能增加，以实现高的下采样比。
为了解决这个问题，将长处在于功耗的常规正弦型滤波器电路66布置 为前段电路，而将本发明的电路布置为后段电路，如图17中所示。在此种 配置中，与单独利用常规正弦型滤波器来实现高的下采样比的电路相比， 电路面积变小，并且可以实现具有小功耗的电路。前段中的正弦型滤波器 电路66的阶数被设置为与后段中的采样率转换器67的阶数相同。
图18示出了小功耗和小面积方面的效果。在图18中，将单独使用正 弦型滤波器电路66情况下的功耗和电路面积与使用正弦型滤波器电路66 和采样率转换器67的组合的情况下的功耗和电路面积进行比较。在该实例 中，当总的下采样量为16时，正弦型滤波器电路的电路面积被设置为1， 以及当总的下采样量为16时，正弦型滤波器电路的功耗被设置为1。
在上述实施例中，对过采样型A/D转换器的输出进行采样率转换。然 而，本发明并不局限于此，而是可以广泛地一般性地应用于数字信号的采 样率转换。
另外，利用频率fS对输入到实施例的滤波器电路的输入信号进行采样。 例如，利用将模拟信号转换为数字信号的delta-sigma转换器将输入信号转 换为数字信号。滤波器函数的传递函数的阶数可以设置为等于或高于 delta-sigma转换器的阶数。