具有保护结构的凸块专利检索-凸块汽车轮胎车轮和轮胎专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

具有保护结构的凸块

阅读：1058发布：2020-06-12

IPRDB可以提供具有保护结构的凸块专利检索，专利查询，专利分析的服务。并且本发明涉及一种半导体器件，该半导体器件包括形成在后钝化互连(PPI)线上并且被保护结构所包围的凸块结构。该保护结构包括聚合物层和至少一个介电层。介电层可形成为在聚合物层的顶面上，聚合物层的下方，插入到凸块结构和聚合物层之间，插入到PPI线和聚合物层之间，覆盖聚合物层的外侧壁或它们的组合。本发明还涉及具有保护结构的凸块。，下面是具有保护结构的凸块专利的具体信息内容。

权利要求

1.一种半导体器件，包括：

半导体衬底；

钝化层，位于所述半导体衬底上方；

后钝化互连(PPI)线，位于所述钝化层上方；

保护结构，位于所述钝化层和所述PPI线上方；其中，所述保护结构具有至少暴露出部分所述PPI线的开口；以及凸块结构，形成在所述保护结构中并且穿过所述保护结构的所述开口与所述PPI线电连接；

其中，所述保护结构包括聚合物层、形成在所述聚合物层下方的第一介电层以及形成在所述钝化层上方的第二介电层。

2.根据权利要求1所述的半导体器件，其中，所述第一介电层由氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅或它们的组合形成。

3.根据权利要求1所述的半导体器件，其中，所述第二介电层由氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅或它们的组合形成。

4.根据权利要求1所述的半导体器件，其中，所述聚合物层具有大于30μm的厚度。

5.一种半导体器件，包括：

半导体衬底；

钝化层，位于所述半导体衬底上方；

后钝化互连(PPI)线，位于所述钝化层上方；

保护结构，位于所述钝化层和所述PPI线上方，其中，所述保护结构具有至少暴露出部分所述PPI线的开口；以及凸块结构，形成在所述保护结构中并且穿过所述保护结构的所述开口与所述PPI线电连接；

其中，所述保护结构包括聚合物层和包围着所述聚合物层的介电层。

6.根据权利要求5所述的半导体器件，其中，所述介电层由氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅或它们的组合形成。

7.根据权利要求5所述的半导体器件，其中，所述聚合物层通过所述介电层与所述凸块结构分隔开。

8.根据权利要求5所述的半导体器件，其中，所述聚合物层通过所述介电层与所述PPI线分隔开。

9.根据权利要求5所述的半导体器件，其中，所述聚合物层的所述顶面和外侧壁被所述介电层覆盖。

10.根据权利要求5所述的半导体器件，其中，所述聚合物层具有大于30μm的厚度。

说明书全文

具有保护结构的凸块

[0001] 相关申请的交叉参考

[0002] 本发明涉及于2011年6月16日提交的第13/162,297号共同待决美国专利申请和于2011年6月28日提交的第13/170,973号共同待决美国专利申请，这两个专利申请的全部公开内容通过引用明确地结合到本文中。

技术领域

[0003] 本发明涉及半导体技术领域，更具体地，涉及具有保护结构的凸块。

背景技术

[0004] 现代集成电路由基本上百万个有源器件(诸如，晶体管和电容器)组成。这些器件最初是彼此隔离的，但后来被互连形成功能电路。典型的互连结构包括横向互连，诸如，金属线(导线)和纵向互连，诸如，通孔和接触件。互连对现代集成电路的性能和密度产生了越来越多的局限性影响。接合焊盘形成在互连结构的顶部上并且在相应的芯片表面上暴露出来。穿过接合焊盘形成电连接，从而将芯片与封装衬底或其他管芯相连接。接合焊盘被用于引线接合或倒装芯片接合。倒装芯片封装使用凸块来在芯片的I/O焊盘和封装件的衬底或引线框之间建立电接触。在结构上，凸块实际上包括凸块本身以及位于凸块和I/O焊盘之间的所谓的凸块下金属化层(UBM)。然后可以将焊球设置在UBM上。

[0005] 近来，晶圆级芯片尺寸封装(WLCSP)由于其成本和相对简单的工艺而被广泛应用。在典型的WLCSP中，后钝化互连(PPI)线(诸如，再分配线(RDL))被形成在钝化层上，然后形成聚合物膜和凸块。通常，WLCSP可以被接合到印刷电路板上。为了能够具有利用好的WLCSP替换接合在PCB上的有缺陷的WLCSP的选择，在WLCSP和PCB之间没有填充底部填充材料。然而，由于管芯和PCB之间的热失配在热循环或抛掷测试过程中可以导致焊料结点断裂，所以这种结构限制了现有的WLCSP技术的管芯尺寸。现在又对由PPI线上方的钝化结构所导致的压力产生了疑虑，这可能影响器件的性能和可靠性。

发明内容

[0006] 为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，所述半导体器件包括：

[0007] 半导体衬底；

[0008] 钝化层，位于所述半导体衬底上方；

[0009] 后钝化互连(PPI)线，位于所述钝化层上方；

[0010] 保护结构，位于所述钝化层和所述PPI线上方；其中，所述保护结构具有至少暴露出部分所述PPI线的开口；以及

[0011] 凸块结构，形成在所述保护结构中并且穿过所述保护结构的所述开口与所述PPI线电连接；

[0012] 其中，所述保护结构包括聚合物层、形成在所述聚合物层下方的第一介电层以及形成在所述钝化层上方的第二介电层。

[0013] 在可选实施例中，所述第一介电层由氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅或它们的组合形成。

[0014] 在可选实施例中，所述第二介电层由氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅或它们的组合形成。

[0015] 在可选实施例中，所述聚合物层具有大于30μm的厚度。

[0016] 在可选实施例中，所述保护结构的所述开口进一步暴露出与所述PPI线相邻的部分所述钝化层。

[0017] 在可选实施例中，所述凸块结构包括内衬所述保护结构的所述开口的凸块下金属化(UBM)层。

[0018] 在可选实施例中，所述UBM层包括位于所述保护结构的所述顶面上的伸出部分。

[0019] 在可选实施例中，所述凸块结构包括形成在所述UBM层上并且填充了所述保护结构的所述开口的导电凸块。

[0020] 在可选实施例中，所述导电凸块从所述保护结构的所述顶面伸出。

[0021] 根据本发明的另一方面，还提供了一种半导体器件，所述半导体器件包括：

[0022] 半导体衬底；

[0023] 钝化层，位于所述半导体衬底上方；

[0024] 后钝化互连(PPI)线，位于所述钝化层上方；

[0025] 保护结构，位于所述钝化层和所述PPI线上方，其中，所述保护结构具有至少暴露出部分所述PPI线的开口；以及

[0026] 凸块结构，形成在所述保护结构中并且穿过所述保护结构的所述开口与所述PPI线电连接；

[0027] 其中，所述保护结构包括聚合物层和包围着所述聚合物层的介电层。

[0028] 在可选实施例中，所述介电层由氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅或它们的组合形成。

[0029] 在可选实施例中，所述聚合物层通过所述介电层与所述凸块结构分隔开。

[0030] 在可选实施例中，所述聚合物层通过所述介电层与所述PPI线分隔开。

[0031] 在可选实施例中，所述聚合物层的所述顶面和外侧壁被所述介电层覆盖。

[0032] 在可选实施例中，所述聚合物层具有大于30μm的厚度。

[0033] 在可选实施例中，所述保护结构的所述开口进一步暴露出与所述PPI线相邻的部分所述钝化层。

[0034] 在可选实施例中，所述凸块结构包括内衬所述保护结构的所述开口的凸块下金属化(UBM)层。

[0035] 在可选实施例中，所述UBM层包括位于所述保护结构的所述顶面上的伸出部分。

[0036] 在可选实施例中，所述凸块结构包括形成在所述UBM层上并且填充了所述保护结构的所述开口的导电凸块。

[0037] 在可选实施例中，所述导电凸块从所述保护结构的所述顶面伸出。

附图说明

[0038] 为更完整的理解实施例及其优点，现将结合附图所进行的以下描述作为参考，其中：

[0039] 图1是根据一实施例的具有位于PPI线上的保护结构的凸块结构的横截面图；

[0040] 图2-4是根据多个可选实施例的具有保护结构的凸块结构的横截面图；

[0041] 图5-9示出了形成根据图1所示实施例的半导体器件中的具有保护结构的凸块结构的示例性方法的各个中间阶段的横截面图；以及

[0042] 图10-14示出了形成根据图2所示实施例的半导体器件中的具有保护结构的凸块结构的示例性方法的各个中间阶段的横截面图。

具体实施方式

[0043] 下面详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅是对制造和使用本发明的具体方式的举例说明，而不用于限制本发明的范围。在此所述的实施例涉及与半导体器件一起使用的凸块结构的使用。如下面将讨论的，实施例所公开的是使用凸块结构以将一个衬底与另一个衬底相连接的目的，其中，每个衬底可以是管芯、晶圆、中介衬底、印刷电路板、封装衬底或类似物，由此实现了管芯到管芯、晶圆到管芯、晶圆到晶圆、管芯或晶圆到中介衬底或印刷电路板或封装衬底或类似的连接方式。在各个视图和说明性实施例中，类似的标号用于表示类似的元件。

[0044] 现将详细参考附图中所示的示例性实施例。尽可能地，可以在附图和说明书中使用相同的参考标来代表相同或类似的部分。为了清楚和简便，在图中可以对形状和厚度进行放大。本申请尤其集中在形成根据本发明的设备的部分的元件或与根据本发明的设备更为直接地相互协作的元件。应该理解，没有具体示出或描述的元件可以采取各种形式。整个说明书中的“一个实施例”或“实施例”的参考内容指部件、结构或描述的与实施例相关的特性包括在至少一个实施例中。因此，在整个说明书中多处出现的短语“在一个实施例中”或“在实施例中”不必都参考相同的实施例。另外，部件、结构或特性可以适当的方式结合在一个或多个实施例中。应该注意的是，下面的附图没有按比例绘制，这些附图仅用于说明。

[0045] 图1是根据一实施例的具有位于PPI线上的保护结构的凸块的横截面图。

[0046] 参考图1，示出了器件衬底100的一部分，器件衬底100具有形成在其中和/或其上的电路。器件衬底100可以包括半导体衬底，诸如，硅晶圆、硅管芯、绝缘体上半导体(SOI)衬底或任何包括半导体材料的结构。可在半导体衬底的表面上形成被互连以执行一种或多种功能的半导体器件，诸如，晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。互连结构形成在半导体衬底100上方，互连结构可以包括形成在层间介电层(ILD)层中并且与半导体器件电连接的金属线和通孔。在一些实施例中，衬底通孔(TSV)形成在半导体衬底100中并且与互连结构电连接。金属焊盘图案化在位于顶层ILD层上的顶部金属化层中以电连接半导体器件，例如，通过下面的互连结构。

[0047] 钝化层102形成在器件衬底100上并且被图案化以形成暴露出下面的金属焊盘的开口(未示出)。在一个实施例中，钝化层102由无机材料形成，该无机材料选自于未掺杂的硅酸盐玻璃(USG)、氮化硅、氮氧化硅、氧化硅及它们的组合。在另一个实施例中，钝化层102由聚合物层(诸如，环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等)形成，然而也可以使用相对较为柔软的，通常是有机的介电材料。

[0048] 同时将后钝化互连(PPI)线104形成在钝化层102上并且对其进行图案化。PPI线104可以填充钝化层102的开口，从而与下面的金属焊盘电连接。PPI线104的形成，例如，包括沉积导电材料、使用掩模和光刻工艺、蚀刻工艺以及去除掩模。PPI线104可以由导电材料形成，该导电材料包括但并不限于，例如，铜、铝、铜合金、镍或其他移动导电材料(mobile conductive material)。PPI线104的沉积方法可以包括电镀、化学镀、溅射、化学汽相沉积方法或类似方法。PPI线104将金属焊盘与后续形成的凸块部件相连接。PPI线104也可以作为电力线、再分配线(RDL)、电感器、电容器或任何无源部件。在一个实施例中，PPI线104具有小于大约30μm，例如，在大约2μm和大约25μm之间的厚度。

[0049] 然后，在PPI线104上形成保护结构106A并且对其进行图案化以形成暴露出部分PPI线104的开口108A。PPI线104的暴露出的部分是随后凸块结构114形成在其上的装配焊盘区域(landing pad region)。在一个实施例中，凸块结构114A包括形成在开口108A中的凸块下金属化层(UBM)110和导电凸块112。UBM层110内衬开口108A的侧壁和底部。UBM层110可以进一步包括直接位于保护结构106A上方形成伸出部分110a的部分。导电凸块112形成在UBM层110上，从而填充了开口108A，该导电凸块可以从保护结构106A的顶面伸出。然后，可以对器件衬底100进行切割并且利用安装在封装衬底或其他管芯上的焊盘上的焊球或铜柱将该器件衬底100封装到一衬底或另一个管芯上。

[0050] 在一个实施例中，UBM层110包括扩散阻挡层和/或晶种层(seed layer)。扩散阻挡层可以由氮化钽形成，但也可以由其他材料(诸如，氮化钛、钽、钛等)形成。晶种层可以是形成在扩散阻挡层上的铜晶种层。该晶种层可以由铜合金形成，所述铜合金包括银、铬、镍、锡、金及它们的组合。在一个实施例中，UBM层110包括由Ti形成的扩散阻挡层以及由Cu形成的晶种层。导电凸块112可以包括金属层、焊料层或它们的组合。位于导电凸块112中的金属层可以包括铜层、铜合金层、镍层、镍合金层或它们的组合。位于导电凸块112中的焊料层可以包括无铅的预焊料层、SnAg或焊料材料，该焊料材料包括了锡、铅、银、铜、镍、铋或它们的组合的合金。

[0051] 形成在PPI线104上方并且包围凸块结构114A的保护结构106A将产生应力缓冲器钝化方案并且消除与聚合物材料相关的漏气问题。在一个实施例中，保护结构106A包括被夹在第一保护层30I和第二保护层30∏之间的聚合物层32。聚合物层32具有在大约30μm和大约200μm之间的厚度。由于厚度大，聚合物层32实现了有效的应力缓冲器。聚合物层32可以由聚合物材料(诸如，环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等)形成，但也可以使用相对较柔软的、通常是有机的介电材料。在一个实施例中，聚合物层32是聚酰亚胺层。聚合物层32是柔软的并且容易形成几十微米的厚度，并且由此具有减小相应衬底上的固有应力的功能。

[0052] 形成聚合物层32可以需要以下步骤：涂布、固化、清除浮渣和类似步骤。然而，不适当的或不完全的固化聚合物可以导致腐蚀性气体排放问题或漏气问题，从而导致物理/电可靠性问题。为了消除与聚合物层32相关的漏气问题，形成在聚合物层32下面的第一保护层30I被插入到PPI线104和聚合物层32之间并且被插入到凸块结构114A的底部和聚合物层32层之间并且由此具有阻挡从聚合物层32中释放出来的湿气的功能。同时，形成在聚合物层32上的第二保护层30∏被插入到凸块结构114A的顶部与聚合物层32之间，并由此具有覆盖从聚合物层32中释放出来的湿气的功能以避免制造期间和之后的封装部件上的凸块粘附问题和失效。

[0053] 在一个实施例中，通过PECVD技术或高密度等离子体CVD(HDPCVD)或类似的技术由介电材料形成第一保护层30I，该介电材料包括氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅、它们的多层和/或它们的组合。在一个实施例中，通过PECVD技术或高密度等离子体CVD(HDPCVD)或类似的技术由介电材料形成第二保护层30∏，该介电材料包括氮化硅、碳化硅、碳氮化硅、碳氧化硅、四乙基正硅酸盐(TEOS)氧化物、氧化硅、它们的多层和/或它们的组合。在一个实施例中，第一保护层30I具有小于大约2μm，例如，在大约0.2μm和大约1μm之间的厚度。在另一个实施例中，第二保护层30∏具有小于大约2μm，例如，在大约0.11μm和大约0.5μm之间的厚度。

[0054] 图1所示的实施例使用了具有聚合物层32的保护结构106A，以产生了与PPI线104和凸块结构114A相关的应力缓冲器钝化方案，并且使用了具有保护层30I和30∏的保护结构106A以阻挡和覆盖释放出来的与聚合物层32相关的湿气从而消除漏气问题。这改进了凸块114A和PPI线104的物理/电性能和可靠性。而且，保护结构106A包围PPI线
104和凸块结构114A并与它们附接，并且由此为凸块结构114A提供更好的机械强度并且对较大的金属对金属接触区域变得可适用。

[0055] 图2示出了根据可选实施例的保护结构。除非有特定说明，这些实施例中的参考标号表示的是与图1所示的实施例类似的元件。具体地，这些实施例中的结构、材料和厚度可以与图1所示出的基本上相同。参考图2，可选的保护结构106B包括了完全被保护层30阻挡并且与凸块结构114A和PPI线104相隔开的聚合物层32。在一个实施例中，保护层30包括形成在钝化层102上的第一部分30a、延伸到PPI线104的侧壁和外围边缘的第二部分30b、覆盖聚合物层32的外侧壁的第三部分30c、形成在凸块结构114A的侧壁和聚合物层32之间的第四部分30d以及形成在聚合物层32的顶部上的第五部分30e。聚合物层
32因此被保护层30阻挡。

[0056] 图3示出的是根据可选实施例的凸块结构。除非有特定说明，这些实施例中的参考标号表示的是与图1所示的实施例类似的元件。具体地，这些实施例中的结构、材料和厚度可以与图1所示出的基本上相同。参考图3，可选的凸块结构114B形成在开口108B中，开口108B图案化在保护结构106A中并穿过保护结构106A。开口108B具有暴露出PPI线104的顶面的主开口109a以及暴露出PPI线104的侧壁和邻近PPI线104的钝化层102的次开口。因此，与图1所示的UBM层相比，内衬开口108B的UBM层110进一步包括延伸部分110b，该延伸部分直接在PPI线104的暴露出的侧壁以及钝化层102的暴露出的表面的上方。而且，形成在开口108B中的导电凸块112进一步包括填充开口109b并围绕PPI线
104的侧壁的延伸部分112a。

[0057] 图4示出的是根据可选实施例的保护结构。除非有特定说明，这些实施例中的参考标号表示的是与图1和图3所示的实施例类似的元件。具体地，这些实施例中的结构、材料和厚度可以与图1和图3所示的基本上相同。参考图4，可选的保护结构106B包括完全被保护层30阻挡并且与凸块结构114B和PPI线104相隔开的聚合物层32。

[0058] 图5-9示出了形成凸块结构114A的示例性方法的各中间阶段，其中，凸块结构114A是根据图1所示实施例的在半导体器件中具有保护结构106A的凸块结构114A。除非有特定说明，这些实施例中的参考标号表示的是与图1所示的实施例类似的元件。

[0059] 参考图5，示出了具有形成在半导体衬底上和/或中的电路12和器件衬底100的部分。半导体衬底10可以包括，例如，掺杂或未掺杂的体硅，或绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘体层上的半导体材料(诸如，硅)层。该绝缘体层可以是氧化埋层(BOX)层或氧化硅层。绝缘体层被设置在衬底上，通常是硅衬底或玻璃衬底上。也可以使用其他衬底，诸如，多层的或渐变的衬底。形成在衬底10上的电路12可以是任意类型的适于特定应用的电路。在一实施例中，电路12包括形成在衬底10上的电器件，以及在电器件上面的一个或多个介电层。金属层可以被形成在介电层之间以形成电器件之间的电信号的路径。电器件也可以被形成在一个或多个介电层中。例如，电路12可以包括多种被互连在一起以实现一种或多种部件的N型金属氧化物半导体(NMOS)器件和/或P型金属氧化物半导体(PMOS)器件，诸如，晶体管、电容器、电阻器、二极管、光电二极管、熔丝或类似物。这些部件可以包括存储器结构、处理结构、传感器、放大器、配电、输入/输出电路或类似部件。本领域的普通技术人员将理解，上述实例仅用于说明目的，以进一步解释所示的一些实施例的应用并且不旨在以任何方式限制本发明。其他的电路也适用于给定的应用。

[0060] 图5还示出了位于电路12上的层间介电(ILD)层14。可以通过适当的方法(诸如，旋涂、化学汽相沉积(CVD)以及等离子体增强CVD(PECVD))由例如低K介电材料形成ILD层14，低K介电材料可以为诸如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化的硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、其化合物、它们的其复合物、它们的组合或类似物。应该注意的是，ILD层14可以包括多个介电层。可以穿过ILD层14形成接触件(未示出)以提供与电路12的电接触。接触件可以由例如一层或多层的TaN、Ta、TiN、Ti、CoW、铜、钨、铝、银或类似物以及它们的组合形成。

[0061] 在ILD层114上方形成一个或多个金属层间介电(IMD)层16和相关的金属化层18。通常，一个或多个IMD层16和相关的金属化层(诸如，金属线18和通孔19)被用于与电路12彼此互连以及用于提供外部的电连接。IMD层16可以由通过PECVD技术或高密度等离子体CVD(HDPCVD)或类似技术形成的低K介电材料(诸如FSG)来形成并且可以包括中间的蚀刻停止层。应该注意的是，可以将一个或多个蚀刻停止层(未示出)设置在相邻的介电层(例如，ILD层14和IMD层16)之间。通常，在形成通孔和/或接触件时蚀刻停止层提供了用于停止蚀刻工艺的结构。蚀刻停止层由蚀刻选择比与相邻的层(例如，在下面的半导体衬底10、在上面的ILD层14以及在上面的IMD层16)的蚀刻选择比不相同的介电材料形成。在一实施例中，可以通过CVD或PECVD技术沉积SiN、SiCN、SiCO、CN、它们的组合或类似物来形成该蚀刻停止层。金属化层可以由铜或铜合金形成，然而也可以由其他金属形成。本领域的技术人员将意识到金属化层的形成细节。另外，金属化层包括在最上面的IMD层中或其上形成并且被图案化的顶部金属层20，以提供外部的电连接并且保护下面的层免受各种环境污染。最上面的IMD层16T可以由介电材料形成，诸如，氮化硅、氧化硅、未掺杂的硅玻璃或类似材料。在随后的图中，半导体衬底10、电路12、ILD层14、IMD层
16以及金属化层18和19都未示出。顶部金属层20被形成并作为最上面的IMD层16T上的顶部金属化层的一部分。随后形成导电焊盘22并且将其图案化以接触顶部金属层20，或可选地通过通孔电连接到顶部金属层20。导电焊盘22可以由铝、铝铜、铝合金、铜、铜合金或类似物形成。

[0062] 参考图5，一个或多个钝化层，诸如钝化膜24和26被形成并且图案化以成为钝化层102，钝化层102暴露出部分导电焊盘22。在一个实施例中，第一钝化膜24形成在最上面的IMD层16T上方并且随后对其进行图案化以形成暴露出部分导电焊盘22的开口。然后，在第一钝化膜24上形成第二钝化膜26并且随后将其图案化以形成暴露出导电焊盘22的中心部分的相对较大的开口。钝化膜24和26可以通过任何适当的方法(诸如，CVD、PVD或类似方法)由介电材料形成，介电材料可以是诸如未掺杂的硅酸盐玻璃(USG)、氮化硅、氧化硅、氮氧化硅或不渗透材料。钝化膜24和26可以是单层或层压层。本领域的普通技术人员将理解，所示出的单个的导电焊盘层和钝化层仅用于示例说明目的。同样，其他实施例可以包括任意数量的导电层和/或钝化层。

[0063] 然后，在钝化层102上形成后钝化互连(PPI)线104并且将其图案化。PPI线104穿过钝化层102以便电连接导电焊盘22。在一实施例中，PPI线104包括互连线区域28I和装配焊盘区域28P。互连线区域28I和装配焊盘区域28P可以同时形成，并且可以由相同的导电材料形成。在后续工艺中，凸块部件可形成在装配焊盘区域28P的上方并连接到装配焊盘区域28P。PPI线104可以包括但并不限于，例如，铜、铝、铜合金或其他移动导电材料，可以使用电镀、化学镀、溅射、化学汽相沉积方法或类似方法形成该PPI线104。在一些实施例中，PPI线104可以进一步包括位于含铜层的顶部上的含镍层(未示出)。在一些实施例中，PPI线104也可以作为电力线、再分配层线(RDL)、电感器、电容器或其他无源部件。通过PPI线104的布线，装配焊盘区域28P可以直接或可以不直接位于导电焊盘22上方。

[0064] 横截面制造PPI线上的保护结构和凸块结构的后续工艺将联系沿着图5中的线5-5所获的横截面图来描述和示出。为了简单和清楚，图6-9中省略了一些元件。

[0065] 参考图6，第一保护层30I、聚合物层32以及第二保护层30∏相继地形成在衬底100上。聚合物层32由聚合物形成，该聚合物选自于环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等。在一实施例中，聚合物层32是层压膜。聚合物层32可以具有相对较高的弹性。而且，聚合物层32可以由适于在固化之前形成层压膜的材料形成。为了降低用于形成开口的图案化步骤的支出，聚合物层32也可以由在曝光后容易进行图案化的光敏材料形成。聚合物层32的厚度可以大于30μm，并且可以大于大约100μm。聚合物层32的厚度还可以在大约30μm和大约200μm之间。由于厚度大，聚合物层32充当了有效的应力缓冲件。整个说明书中列举的尺寸仅仅是实例，尺寸将依集成电路的缩小比例而决定。

[0066] 然后如图7所示，使用光刻和蚀刻工艺将开口108A形成为，穿过层30∏，32和30I并且暴露出装配焊盘区域28P的至少一部分。由此完成了保护结构106A。然后，通过后续的如图8和9所示的凸块形成工艺，在保护结构106A上形成金属化层。金属化层36被图案化成位于凸块结构112下面的UBM层110。在一实施例中，金属化层36形成在保护结构106A的表面以及暴露出装配焊盘区域28P的表面上。在至少一个实施例中，金属化层36包括扩散阻挡层。该扩散阻挡层可以由钛(Ti)形成，然而也可以由其他材料形成，诸如，氮化钛(TiN)、氧化钛(TiOx)、钽(Ta)、氮化钽(TaN)或它们的组合，例如，Ti/TiN、Ti/TiN/Ti或类似物。该形成方法包括物理汽相沉积(PVD)或溅射。在至少一个实施例中，金属化层36包括位于扩散阻挡层上的铜层。可以通过执行PVD或溅射来形成该铜层。在一些实施例中，铜层由铜合金形成，该铜合金包括银、铬、镍、锡、金或它们的组合。

[0067] 如图9所示，导电凸块112形成在金属化层36上并且填充开口108A。金属化层36被图案化成位于导电凸块112下面的UBM层110，并且因此暴露出第二保护层30∏的顶面。因此，包括UBM层110和导电凸块112的凸块结构114A被完成在半导体器件上。在一些实施例中，UBM层110可以进一步包括直接位于第二保护层30∏的顶面上方形成伸出部分110a的部分。可以在图案化金属化层36的步骤之前或之后形成导电凸块112。在一实施例中，导电凸块112是通过在金属化层36上设置焊球，然后对焊球进行回流从而形成的焊料凸块。焊料凸块可以包括无铅的预焊料层、SnAg、或焊料材料，所述焊料材料包括锡、铅、银、铜、镍、铋或它们的组合的合金。在另一个实施例中，导电凸块112是通过使用掩模层利用光刻工艺、焊料电镀工艺以及光阻剥除工艺接着进行UBM蚀刻和焊料回流工艺来形成的焊料凸块。在至少一个实施例中，可以在焊料电镀工艺之前对另一个金属化膜进行电镀。例如，通过电镀、化学镀或浸入金属沉积工艺来形成铜层、铜合金层、镍层、镍合金层或它们的组合。在一些实施例中，导电凸块112可以是金属柱，例如，铜柱。

[0068] 图10-14示出了形成根据图2所示的实施例的在半导体器件中具有另一保护结构106B的凸块结构114A的示例性方法的各个中间阶段。除非有特定说明，这些实施例中的参考标号表示图5-9所示的实施例中的类似元件。

[0069] 参考图10，在形成第一保护层30I和聚合物层32之后，图案化聚合物层32以暴露出部分第一保护层30I。在一实施例中，从位于钝化层102上的部分第一保护层30I上去除聚合物层32。还从位于装配焊盘区域28P的顶面上的部分第一保护层30I上去除聚合物层32。但在与装配焊盘区域28P的侧壁相邻的部分第一保护层30I区域上仍保留有图案化的聚合物层32。然后，如图11所示，形成第二保护层30∏以覆盖第一保护层30I和聚合物层
32。为了简单和清楚，下面将保护层30I和30∏描述为保护层30。

[0070] 然后，如图12所示，从装配焊盘区域28P的顶面去除保护层30，由此提供了用于后续形成凸块结构的窗口。这完成了保护结构106B，该保护结构包括被保护层30的部分30a、30b、30c、30d和30e阻挡的聚合物层32。

[0071] 接下来，如图13和14所示，通过凸块形成工艺在保护结构106B上形成金属化层36。金属化层36被图案化成位于导电凸块112下面的UBM层110，并且因此暴露出保护层
30的顶面。在一些实施例中，UBM层110可以进一步包括直接位于保护层30的顶面上方的部分以形成伸出部分110a。在一实施例中，导电凸块112是焊料凸块。在一些实施例中，导电凸块112可以是金属柱，例如，铜柱。

[0072] 在以上详细的说明中，利用本发明的具体的示例性实施例对本发明进行了描述。然而，可以在不背离本发明的最广泛的理念和范围的条件下实现本发明的各种更改、结构、工艺以及改变。因此，说明书和附图被视为说明性的而不是限制性的。应该理解，本发明能够适用于各种其他的组合和环境并且能够在此处所述的发明理念的范围内进行改变或更改。

标题	发布/更新时间	阅读量
凸块工艺-专利编号CN103165482A	2020-05-11	350
凸块工艺-专利编号CN100580899C	2020-05-12	931
复合凸块-专利编号CN1992246A	2020-05-11	718
凸块结构-专利编号CN110634828A	2020-05-11	867
凸块工艺-专利编号CN103165482B	2020-05-13	1021
凸块结构-专利编号CN101989590B	2020-05-11	247
凸块制程-专利编号CN101038441B	2020-05-13	507
凸块结构-专利编号CN101335248A	2020-05-12	512
凸块制程-专利编号CN101266936A	2020-05-12	445
凸块制程-专利编号CN101038441A	2020-05-13	873

具有保护结构的凸块

具有保护结构的凸块

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式