专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US09450585B2 Selecting four signals from sixteen inputs 有权
标题翻译：从十六个输入中选择四个信号
公开(公告)号：US09450585B2
公开(公告)日：2016-09-20
申请号：US13449687
申请日：2012-04-18
申请人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
发明人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
IPC分类号： H03K19/173 , H03K19/177
CPC分类号： H03K19/1737 , H03K19/17744
摘要： An apparatus for selecting a plurality of input signals from a plurality of y signals in a device has a switching matrix with a plurality of n to 1 mulitplexers, wherein each n to 1 multiplexer is assigned to a different input set of n of the y signals wherein a subset of less than n input signals of each set of input signals of each of the n to 1 multiplexers is also a subset of input signals of another n to 1 multiplexer.
摘要翻译：一种用于从设备中的多个y信号中选择多个输入信号的装置具有具有多个n至1个多路复用器的交换矩阵，其中每个n至1多路复用器被分配给y信号的n个的不同输入集合其中n至1个多路复用器中的每一个的每组输入信号的小于n个输入信号的子集也是另一n到1个多路复用器的输入信号的子集。

2. 发明授权

US08710863B2 Configurable logic cells 有权
标题翻译：可配置的逻辑单元
公开(公告)号：US08710863B2
公开(公告)日：2014-04-29
申请号：US13449993
申请日：2012-04-18
申请人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
发明人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
IPC分类号： G06F7/38 , H03K19/173
CPC分类号： G06F15/7871 , H03K19/177 , H03K19/17708
摘要： A processor includes a RISC CPU core; and a plurality of peripherals including one or more configurable logic cell peripherals. The configurable logic cell peripheral may be configured to allow real-time software access to internal configuration and signals paths of the processor. The configurable logic cell peripheral may have real-time configuration control.
摘要翻译：处理器包括一个RISC CPU内核; 以及包括一个或多个可配置逻辑单元外围设备的多个外围设备。可配置逻辑单元外设可以被配置为允许实时软件访问处理器的内部配置和信号路径。可配置逻辑单元外设可能具有实时配置控制。

3. 发明申请

US20120271968A1 LOGIC DEVICE FOR COMBINING VARIOUS INTERRUPT SOURCES INTO A SINGLE INTERRUPT SOURCE AND VARIOUS SIGNAL SOURCES TO CONTROL DRIVE STRENGTH 审中-公开
标题翻译：用于将各种中断源组合到单个中断源和各种信号源以控制驱动强度的逻辑设备
公开(公告)号：US20120271968A1
公开(公告)日：2012-10-25
申请号：US13450079
申请日：2012-04-18
申请人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
发明人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
IPC分类号： G06F13/14
CPC分类号： H03K19/17712 , H03K19/17708
摘要： A processor includes a RISC CPU core and a plurality of peripherals including a configurable logic cell peripheral. The configurable logic cell peripheral may be configured to combine a plurality of inputs into a single output. The configurable logic cell may be programmable to function as one of a plurality of predetermined logic functions.
摘要翻译：处理器包括RISC CPU内核和包括可配置逻辑单元外围设备的多个外围设备。可配置逻辑单元外设可以被配置为将多个输入组合成单个输出。可配置逻辑单元可以被编程为用作多个预定逻辑功能之一。

4. 发明申请

US20120268163A1 CONFIGURABLE LOGIC CELLS 有权
标题翻译：可配置逻辑电池
公开(公告)号：US20120268163A1
公开(公告)日：2012-10-25
申请号：US13449993
申请日：2012-04-18
申请人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
发明人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
IPC分类号： H03K19/173
CPC分类号： G06F15/7871 , H03K19/177 , H03K19/17708
摘要： A processor includes a RISC CPU core; and a plurality of peripherals including one or more configurable logic cell peripherals. The configurable logic cell peripheral may be configured to allow real-time software access to internal configuration and signals paths of the processor. The configurable logic cell peripheral may have real-time configuration control.
摘要翻译：处理器包括一个RISC CPU内核; 以及包括一个或多个可配置逻辑单元外围设备的多个外围设备。可配置逻辑单元外设可以被配置为允许实时软件访问处理器的内部配置和信号路径。可配置逻辑单元外设可能具有实时配置控制。

5. 发明申请

US20120268193A1 SELECTING FOUR SIGNALS FROM SIXTEEN INPUTS 有权
标题翻译：从第六代输入选择四个信号
公开(公告)号：US20120268193A1
公开(公告)日：2012-10-25
申请号：US13449687
申请日：2012-04-18
申请人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , zeke Lundstrum , Fanie Duvenhage
发明人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , zeke Lundstrum , Fanie Duvenhage
IPC分类号： H03K17/00
CPC分类号： H03K19/1737 , H03K19/17744
摘要： An apparatus for selecting a plurality of input signals from a plurality of y signals in a device has a switching matrix with a plurality of n to 1 mulitplexers, wherein each n to 1 multiplexer is assigned to a different input set of n of the y signals wherein a subset of less than n input signals of each set of input signals of each of the n to 1 multiplexers is also a subset of input signals of another n to 1 multiplexer.
摘要翻译：一种用于从设备中的多个y信号中选择多个输入信号的装置具有具有多个n至1个多路复用器的交换矩阵，其中每个n至1多路复用器被分配给y信号的n个的不同输入集合其中n至1个多路复用器中的每一个的每组输入信号的小于n个输入信号的子集也是另一n到1个多路复用器的输入信号的子集。

6. 发明申请

US20120268162A1 CONFIGURABLE LOGIC CELLS 审中-公开
标题翻译：可配置逻辑电池
公开(公告)号：US20120268162A1
公开(公告)日：2012-10-25
申请号：US13449850
申请日：2012-04-18
申请人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
发明人： Kevin Lee Kilzer , Sean Steedman , Jerrold S. Zdenek , Vivien N. Delport , Zeke Lundstrum , Fanie Duvenhage
IPC分类号： H03K19/173
CPC分类号： H03K19/17708 , G06F15/7867
摘要： An integrated circuit device, in accordance with embodiments as claimed includes a central processing core; and a plurality of peripherals operably coupled to the RISC CPU core. In some embodiments, the plurality of peripherals include at least one configurable logic cell peripheral having more inputs than input-output connections on the integrated circuit device. In some embodiments, the inputs include one or more inputs from one or more integrated circuit subsystems.
摘要翻译：根据权利要求的实施例的集成电路装置包括中央处理核心; 以及可操作地耦合到RISC CPU核心的多个外围设备。在一些实施例中，多个外围设备包括至少一个可配置逻辑单元外围设备，其具有比集成电路设备上的输入 - 输出连接更多的输入。在一些实施例中，输入包括来自一个或多个集成电路子系统的一个或多个输入。

7. 发明授权

US07925847B2 Method and apparatus for adjusting timing signal between media controller and storage media 有权
标题翻译：用于调整介质控制器和存储介质之间的定时信号的方法和装置
公开(公告)号：US07925847B2
公开(公告)日：2011-04-12
申请号：US12134683
申请日：2008-06-06
申请人： Robert W Ellis , Alan A Fitzgerald , Daniel P Fogelson , Kevin Lee Kilzer
发明人： Robert W Ellis , Alan A Fitzgerald , Daniel P Fogelson , Kevin Lee Kilzer
IPC分类号： G06F12/00 , G06F13/32
CPC分类号： G06F3/0658 , G06F3/0613 , G06F3/0659 , G06F3/0689
摘要： A storage system controller (302) includes a plurality of media controllers (301), a local microprocessor (306), and a host interface logic (310), operably coupled by a multi-drop bus. The multi-drop bus includes a control bus (324), a payload data bus (320), a real-time ready-status (data ready) signaling bus (322) and a general microprocessor bus (330). Each media controller has a storage media (311) operably coupled thereto. Each media controller includes a parameter storage (404), a media interface circuit (406), a control data state machine (408), a command sequencer state machine (410), a media-side multi-mode transfer state machine (412), a dual-port memory (402), a memory controller (420), and a host-side transfer state machine (430). The host interface logic and the media controllers are implemented in one or more Field Programmable Gate Arrays. The storage system architecture allows the microprocessor to simultaneously broadcast a command to the media controllers, which have a capability to substantially simultaneously begin exchanging data with the storage media in response to the command. The storage system has provision for Redundant Array of Independent Disks, method 0, operation.
摘要翻译：存储系统控制器（302）包括多个媒体控制器（301），本地微处理器（306）以及通过多点总线可操作地耦合的主机接口逻辑（310）。多点总线包括控制总线（324），有效载荷数据总线（320），实时就绪状态（数据就绪）信令总线（322）和通用微处理器总线（330）。每个介质控制器具有可操作地耦合到其上的存储介质（311）。每个媒体控制器包括参数存储器（404），媒体接口电路（406），控制数据状态机（408），命令定序器状态机（410），媒体侧多模式传送状态机（412），双端口存储器（402），存储器控制器（420）和主机侧传输状态机（430）。主机接口逻辑和介质控制器在一个或多个现场可编程门阵列中实现。存储系统架构允许微处理器同时向媒体控制器广播命令，媒体控制器具有基本上同时开始与响应于该命令与存储介质交换数据的能力。存储系统提供了独立磁盘冗余阵列，方法0，操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式