专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016170571A1 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル审中-公开
标题翻译：薄膜晶体管生产方法，薄膜晶体管和显示面板
公开(公告)号：WO2016170571A1
公开(公告)日：2016-10-27
申请号：PCT/JP2015/061991
申请日：2015-04-20
申请人：堺ディスプレイプロダクト株式会社
发明人：野寺　伸武 , 石田　茂 , 高倉　良平 , 松島　吉明 , 松本　隆夫
IPC分类号： H01L21/336 , H01L21/20 , H01L29/786
CPC分类号： H01L27/1274 , H01L21/02422 , H01L21/02532 , H01L21/02592 , H01L21/02678 , H01L23/544 , H01L27/1229 , H01L27/1288 , H01L29/66765 , H01L29/786 , H01L29/78609 , H01L29/78618 , H01L29/78669 , H01L29/78678 , H01L2223/54426
摘要：基板の表面にゲート電極を形成し、ゲート電極が形成された基板の表面に絶縁膜を形成する。絶縁膜が形成された基板の表面に第１アモルファスシリコン層を形成する。第１アモルファスシリコン層の離隔した複数の所要箇所にエネルギービームを照射して当該所要箇所をポリシリコン層に変化させる。所要箇所それぞれは、ゲート電極の上側にあり、ソース・ドレイン間のチャネル領域である。　この際、前記第１アモルファスシリコン層であって、前記複数の所要箇所に関連付けられた他の箇所にもエネルギービームを照射してアブレーションさせて、該他の箇所に所要形状の除去部を形成する。　以降、ソース電極及びドレイン電極用の金属層が形成される際、凹部たる前記除去部の形状に倣う窪みが該金属層に形成される。従って、該窪みをアライメントマークとして利用し、チャネル領域の上側の適切な位置にソース電極及びドレイン電極を形成する。
摘要翻译：在本发明中，在基板表面上形成栅电极，在形成栅电极的基板表面上形成绝缘膜。在已经形成绝缘膜的基板表面上形成第一非晶硅层。在第一非晶硅层中将能量束照射到彼此间隔开的多个所要求的位置，以将每个所需位置转变为多晶硅层。每个所需的位置位于栅电极的上侧，并且用作源极和漏极之间的沟道区域。这允许处于第一非晶硅层中并且与多个所需位置有关的其它部位也被能量束照射并烧蚀，以便在其它部位形成具有所需形状的清除部分。此后，当形成用于源电极和漏电极的金属层时，遵循作为凹部的清除部分的形状，从而在金属层中形成凹陷。因此，凹陷被用作对准标记，源电极和漏极形成在沟道区的上侧的适当位置。

2. 发明申请

WO2015021708A1 阵列基板及其制造方法、显示面板和显示装置审中-公开
公开(公告)号：WO2015021708A1
公开(公告)日：2015-02-19
申请号：PCT/CN2013/088312
申请日：2013-12-02
申请人：京东方科技集团股份有限公司 , 北京京东方光电科技有限公司
发明人：李月 , 董学 , 薛海林 , 陈小川
IPC分类号： H01L21/77
CPC分类号： H01L27/1251 , H01L21/02532 , H01L21/02592 , H01L21/02675 , H01L27/1218 , H01L27/1222 , H01L27/1229 , H01L27/1259 , H01L27/127 , H01L29/66757 , H01L29/66765 , H01L29/78669 , H01L29/78675
摘要：一种阵列基板及其制造方法、显示面板和显示装置，该阵列基板包括：衬底基板（1）；以及形成于衬底基板（1）上的像素区和周边区，其中，所述周边区位于所述像素区周边，所述像素区包括非晶硅薄膜晶体管，所述周边区包括低温多晶硅结构。由于阵列基板的像素区采用了非晶硅薄膜晶体管，因此克服了现有技术中低温多晶硅阵列基板中存在的像素区漏电流过大的问题，降低了像素区的漏电流，同时，由于阵列基板的周边区采用了低温多晶硅结构，因此实现了显示面板及显示装置的窄边框设计。

3. 发明申请

WO2013051221A1 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法审中-公开
标题翻译：薄膜元件，薄膜元件阵列和制造薄膜元件的方法
公开(公告)号：WO2013051221A1
公开(公告)日：2013-04-11
申请号：PCT/JP2012/006145
申请日：2012-09-26
申请人：パナソニック株式会社
发明人：尾田　智彦 , 川島　孝啓
IPC分类号： H01L21/20 , H01L21/336 , H01L29/786
CPC分类号： H01L27/1222 , H01L21/02532 , H01L21/02595 , H01L21/02612 , H01L21/02683 , H01L21/02691 , H01L21/268 , H01L21/324 , H01L27/1229 , H01L27/1274 , H01L27/1281 , H01L27/1285 , H01L27/1296
摘要：　本発明に係る薄膜素子（２０１）は、第１素子部（２０１Ａ）と第２素子部（２０１Ｂ）とを有する。第１素子部は、第１ゲート電極（２１１Ａ）と、第１ゲート電極と対向して位置する第１結晶性シリコン薄膜（２１５Ａ）とを備える。第２素子部は、第２ゲート電極（２１１Ｂ）と、第２ゲート電極と対向して位置する第２結晶性シリコン薄膜（２１５Ｂ）とを備える。第１結晶性シリコン薄膜は、帯形状の第１領域（５１）と、帯形状の第１領域よりも平均結晶粒径が小さい第２領域（５２）とを含み、第１素子部は、帯形状の第１領域の少なくとも一部をチャネルとする。第２結晶性シリコン薄膜は、帯形状の第１領域（５１）よりも平均結晶粒径が小さい第２結晶領域（５０Ｂ）を含み、第２素子部は、第２結晶領域をチャネルとする。帯形状の第１領域は、当該帯形状の第１領域の両側に位置する前記第２領域のそれぞれと接触する結晶粒を複数有する。
摘要翻译：根据本发明的薄膜元件（201）包括第一元件部分（201A）和第二元件部分（201B）。第一元件部分设置有与第一栅电极相对定位的第一栅电极（211A）和第一晶体硅薄膜（215A）。第二元件部分设置有与第二栅极相对定位的第二栅电极（211B）和第二晶体硅薄膜（215B）。第一晶体硅薄膜包括其平均晶粒直径小于带状第一区域的带状第一区域（51）和第二区域（52），并且第一元件区段至少使用带状第一区域的一部分作为通道。第二晶体硅薄膜包括其平均晶粒直径小于带状第一区域（51）的第二晶体区域（50B），并且第二元件部分使用第二晶体区域作为沟道。带状的第一区域包括与位于带状第一区域的两侧的每个第二区域接触的多个晶体颗粒。

4. 发明申请

WO2011092781A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2011092781A1
公开(公告)日：2011-08-04
申请号：PCT/JP2010/007032
申请日：2010-12-02
申请人：シャープ株式会社 , 冨安一秀 , ▲高▼藤裕 , 福島康守 , 多田憲史 , 松本晋
发明人：冨安一秀 , ▲高▼藤裕 , 福島康守 , 多田憲史 , 松本晋
IPC分类号： H01L25/04 , H01L25/18
CPC分类号： H01L27/1266 , C09J7/387 , G02F1/13454 , H01L25/0655 , H01L27/1229 , H01L27/124 , H01L27/1251 , H01L2924/0002 , H01L2924/00
摘要：　被接合基板（１００）と、被接合基板（１００）上に形成された薄膜素子（８０）と、被接合基板（１００）上に接合され、各々、絶縁層及びその絶縁層に積層された回路パターンを有する複数の下地層（５１～５４）が半導体素子本体（５０）の被接合基板（１００）側に積層された半導体素子（９０ａ）とを備えた半導体装置（１３０）であって、最も被接合基板（１００）側の下地層（５４）では、回路パターンが薄膜素子（８０）側に引き出された延設部（Ｅ）を有し、薄膜素子（８０）と半導体素子（９０ａ）との間には、樹脂層（１２０）が設けられ、薄膜素子（８０）と半導体素子本体（５０）とは、樹脂層（１２０）上に設けられた接続配線（１２１ａ）、延設部（Ｅ）及び各回路パターンを介して互いに接続されている。
摘要翻译：公开了一种设置有待接合基板（100）的半导体器件（130），形成在待接合基板（100）上的薄膜元件（80），以及半导体元件（90a）待连接的基板（100），其中，在绝缘层上形成的绝缘层和电路图案的多个基础层（51-54）堆叠在半导体元件的被接合基板（100）侧身体（50）。在最接近待接合基板（100）的基底层（54）中，电路图案具有被拉出到薄膜元件（80）侧的延伸部分（E）。树脂层（120）设置在薄膜元件（80）和半导体元件（90a）之间。薄膜元件（80）和半导体元件体（50）经由设置在树脂层（120），延伸部（E）和电路图案上的连接线（121a）彼此连接。

5. 发明申请

WO2010103802A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2010103802A1
公开(公告)日：2010-09-16
申请号：PCT/JP2010/001650
申请日：2010-03-09
申请人：シャープ株式会社 , 伊藤良行 , 前川真司 , 浅野悟久 , 谷山博己
发明人：伊藤良行 , 前川真司 , 浅野悟久 , 谷山博己
IPC分类号： H01L27/14 , G02F1/1368 , G09F9/33 , H01L21/20 , H01L21/336 , H01L29/786 , H01L31/10
CPC分类号： H01L29/861 , G02F2001/13312 , H01L21/02422 , H01L21/02491 , H01L21/02494 , H01L21/02532 , H01L21/02672 , H01L21/02675 , H01L27/12 , H01L27/1229 , H01L27/1285
摘要：　本発明の半導体装置は、基板１１と、基板１１に支持された第１半導体層１６Ａを有する薄膜トランジスタ２０と、基板１１に支持された第２半導体層１６Ｂを有する薄膜ダイオード３０と、基板１１と第２半導体層１６Ｂとの間に形成された金属層１２とを備える。第１半導体層１６Ａは横成長結晶質半導体膜であり、第２半導体層１６Ｂは微細な結晶粒を含む結晶質半導体膜であって、第２半導体層１６Ｂの平均表面粗さは第１半導体層１６Ａの平均表面粗さよりも大きい。これにより、従来よりも、ＴＦＤの光感度を向上させ、かつ、ＴＦＴの信頼性を向上させる。
摘要翻译：公开了一种半导体器件，其包括衬底（11），具有由衬底（11）支撑的第一半导体层（16A）的薄膜晶体管（20），薄膜二极管（30），具有第二半导体层（16B），以及形成在所述基板（11）与所述第二半导体层（16B）之间的金属层（12）。第一半导体层（16A）是横向生长的晶体半导体膜，第二半导体层（16B）是含有细晶粒的结晶半导体膜。第二半导体层（16B）的平均表面粗糙度高于第一半导体层（16A）的平均表面粗糙度。因此，与以往的半导体装置相比，提高了TFD的光学灵敏度，提高了TFT的可靠性。

6. 发明申请

WO2010089988A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2010089988A1
公开(公告)日：2010-08-12
申请号：PCT/JP2010/000593
申请日：2010-02-02
申请人：シャープ株式会社 , 齊藤裕一 , 守口正生 , 星野淳之 , 吉田徳生
发明人：齊藤裕一 , 守口正生 , 星野淳之 , 吉田徳生
IPC分类号： H01L29/786 , G02F1/1333 , G02F1/1345 , G02F1/136 , G02F1/1368 , G09F9/30
CPC分类号： G02F1/13454 , C23F1/26 , H01L27/1229 , H01L27/1233 , H01L29/66765 , H01L29/78696
摘要：　本発明による半導体装置（１００）は、ＴＦＴ（１２０）と、ＴＦＴ（１４０）とを備える。ＴＦＴ（１２０）は、ゲート電極（１２２）と、微結晶半導体膜（１３２）を含む半導体層（１３０）と、ゲート電極（１２２）と半導体層（１３０）との間に設けられたゲート絶縁層（１２４）とを有しており、ＴＦＴ（１４０）は、ゲート電極（１４２）と、微結晶半導体膜（１５２）を含む半導体層（１５０）と、ゲート電極（１４２）と半導体層（１５０）との間に設けられたゲート絶縁層（１４４）とを有している。ＴＦＴ（１４０）の半導体層（１５０）は厚さおよび層構造の点でＴＦＴ（１２０）の半導体層（１３０）と異なる。
摘要翻译：公开了一种设置有TFT（120）和TFT（140）的半导体器件（100）。 TFT（120）包括栅极（122），包含微晶半导体膜（132）的半导体层（130）和栅极绝缘层（124），栅极电极（122）和半导体层（130）。 TFT（140）包括栅极（142），包含微晶半导体膜（152）的半导体层（150）和设置在栅电极（142）和半导体层之间的栅极绝缘层（144）（150）。 TFT（140）的半导体层（150）的厚度和层结构与TFT（120）的半导体层（130）的厚度和层结构不同。

7. 发明申请

WO9749125A3 METHOD OF MANUFACTURING AN ELECTRONIC DEVICE COMPRISING THIN-FILM TRANSISTORS 审中-公开
标题翻译：制造包含薄膜晶体管的电子器件的方法
公开(公告)号：WO9749125A3
公开(公告)日：1999-11-04
申请号：PCT/IB9700471
申请日：1997-04-30
申请人： PHILIPS ELECTRONICS NV , PHILIPS NORDEN AB
发明人： YOUNG NIGEL DAVID
IPC分类号： H01L21/20 , H01L21/336 , H01L29/786 , H01L21/263 , H01L21/268
CPC分类号： H01L29/66757 , H01L21/2026 , H01L27/1229 , H01L27/1281 , H01L29/78609
摘要： A flat panel display or other large-area electronic device comprises at least one TFT (T1; T2) having a crystalline channel region (1) and amorphous edge regions (13) adjacent sidewalls (12) of the TFT island (11). The TFT is fabricated by steps which include: (a) depositing on substrate (10) a thin film (11') of amorphous semiconductor material to provide the semiconductor material, (b) removing areas of the thin film (11') to form the side walls (12a, 12b) of each island (11), (c) forming a masking pattern (20) over the edge regions (13a, 13b) preferably on an insulating film (22), and (d) directing a laser or other energy beam (50) towards the islands (11) and the masking pattern (20) to crystallise the un-masked semiconductor material for the crystalline channel region (1), while retaining amorphous semiconductor material adjacent the side walls (12a, 12b) where the edge regions (13a, 13b) are masked from the energy beam (50) by the masking pattern (20). The resulting device structure has e.g polycrystalline TFTs (T1, T2) with low off-state leakage currents as a result of the amorphous material properties kept for the edge regions (13a) particularly where crossed by the insulated gate (4). The substrate (10) may be of polymer material which also is masked from the beam (50) by the masking pattern (20).
摘要翻译：平板显示器或其他大面积电子器件包括具有晶体沟道区域（1）的至少一个TFT（T1; T2）和与TFT岛（11）的侧壁（12）相邻的非晶边缘区域（13）。 TFT由以下步骤制造，其包括：（a）在衬底（10）上沉积非晶半导体材料的薄膜（11'）以提供半导体材料，（b）去除薄膜（11'）的区域以形成每个岛（11）的侧壁（12a，12b），（c）优选地在绝缘膜（22）上在边缘区域（13a，13b）上形成掩模图案（20），和（d）引导激光或其他能量束（50）朝向岛（11）和掩模图案（20）以结晶用于晶体沟道区域（1）的未掩蔽的半导体材料，同时保持邻近侧壁（12a，12b）的非晶半导体材料），其中所述边缘区域（13a，13b）被所述掩模图案（20）从所述能量束（50）掩蔽。所得到的器件结构具有例如由于对于边缘区域（13a）保持的非晶材料特性，特别是在被绝缘栅极（4）交叉的情况下，具有低截止状态漏电流的多晶硅（T1，T2）。衬底（10）可以是聚合物材料，其也通过掩模图案（20）从光束（50）掩蔽。

8. 发明申请

WO2016108476A1 DISPLAY BACKPLANE HAVING MULTIPLE TYPES OF THIN-FILM-TRANSISTORS 审中-公开
公开(公告)号：WO2016108476A1
公开(公告)日：2016-07-07
申请号：PCT/KR2015/013796
申请日：2015-12-16
申请人： LG DISPLAY CO.,LTD.
发明人： KWON, Hoi Yong , KIM, Hyoung Su , KIM, Dong Yoon
IPC分类号： H01L29/786
CPC分类号： H01L27/1248 , H01L27/1225 , H01L27/1229 , H01L27/1237
摘要： There is provided a TFT backplane having at least one TFT with oxide active layer and at least one TFT with poly-silicon active layer. In the embodiments of the present disclosure, at least one of the TFTs implementing the circuit of pixels in the active area is an oxide TFT (i.e., TFT with oxide semiconductor) while at least one of the TFTs implementing the driving circuit next to the active area is a LTPS TFT (i.e., TFT with poly-Si semiconductor).

9. 发明申请

WO2015136427A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015136427A1
公开(公告)日：2015-09-17
申请号：PCT/IB2015/051697
申请日：2015-03-09
申请人：株式会社半導体エネルギー研究所
发明人：松田慎平 , 山崎舜平
IPC分类号： H01L21/336 , H01L21/8234 , H01L21/8238 , H01L27/06 , H01L27/088 , H01L27/092 , H01L29/786
CPC分类号： H01L27/1225 , H01L27/1229 , H01L27/127 , H01L29/045 , H01L29/24 , H01L29/42384 , H01L29/7854 , H01L29/78648 , H01L29/7869 , H01L29/78696
摘要：微細化に適した半導体装置を提供する。異なる複数のトランジスタを有し、複数のトランジスタの活性層は酸化物半導体であり、複数のトランジスタにおけるチャネル長が最大のトランジスタの電界効果移動度と、チャネル長が最小のトランジスタの電界効果移動度が、概略一定とする。または、チャネル長の範囲が０．０１μｍ乃至１００μｍの範囲でチャネル長が最大のトランジスタの電界効果移動度に対する、チャネル長が最小のトランジスタの電界効果移動度の低下は、７０％以下とする。
摘要翻译：提供了适合于微型化的半导体器件。本发明的半导体器件具有多个不同的晶体管，多个晶体管的有源层是氧化物半导体，并且晶体管的场效应迁移率具有最大的沟道长度和晶体管的场效应迁移率具有最小的通道长度近似恒定。或者，相对于具有最大沟道长度的晶体管的具有最小沟道长度的晶体管的场效应迁移率的降低在0.01μm至100μm的沟道长度的范围内不得超过 70％。

10. 发明申请

WO2011161715A1 薄膜トランジスタアレイ装置、有機ＥＬ表示装置、及び、薄膜トランジスタアレイ装置の製造方法审中-公开
标题翻译：薄膜晶体管阵列器件，有机EL显示器件及制造薄膜晶体管阵列器件的方法
公开(公告)号：WO2011161715A1
公开(公告)日：2011-12-29
申请号：PCT/JP2010/004119
申请日：2010-06-21
申请人：パナソニック株式会社 , パナソニック液晶ディスプレイ株式会社 , 齋藤徹 , 加藤智也
发明人：齋藤徹 , 加藤智也
IPC分类号： H01L21/336 , H01L21/20 , H01L29/786 , H01L51/50
CPC分类号： H01L21/0245 , H01L21/02532 , H01L21/02683 , H01L27/1229 , H01L27/1285
摘要：　薄膜トランジスタアレイ装置（１００）は、第１の平均結晶粒径の結晶粒によって構成された第１結晶性半導体膜（５ａ）を有する駆動用ＴＦＴ（１０ａ）と、第１の平均結晶粒径より平均結晶粒径が小さい第２の平均結晶粒径である結晶粒によって構成された第２結晶性半導体膜（５ｂ）を有するスイッチ用ＴＦＴ（１０ｂ）とを備える。第１結晶性半導体膜（５ａ）と第２結晶性半導体膜（５ｂ）は、ガウシアン分布の光強度分布を有するレーザを用いて非結晶性半導体膜の温度が６００℃から１１００℃の範囲になるよう非結晶性半導体膜をレーザ照射することによって形成され、第１結晶性半導体膜（５ａ）は、レーザ照射による潜熱によって１１００℃から１４１４℃の温度範囲になるようにして形成される。第２結晶性半導体膜（５ｂ）は、第１結晶性半導体膜（５ａ）の形成と同時に形成される。
摘要翻译：公开了一种薄膜晶体管阵列器件（100），其具有：具有驱动（10a）的TFT，其具有由具有第一平均晶粒尺寸的晶粒构成的第一晶体半导体膜（5a）以及具有比第一平均晶粒尺寸小的具有第二平均晶粒尺寸的晶粒构成的第二晶体半导体膜（5b）的开关用TFT（10b）。第一晶体半导体膜（5a）和第二结晶半导体膜（5b）通过用激光束照射非晶半导体膜而形成，使得非晶半导体膜的温度在600-1100℃的范围内，使用激光束具有高斯光强度分布。形成第一结晶半导体膜（5a），使得其温度在1100〜1414℃的范围内，同时具有激光辐射的潜热。在形成第一晶体半导体膜（5a）的同时形成第二晶体半导体膜（5b）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式