存储器装置专利检索-存储器微控制器集成电路卡集成电路专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

存储器装置

阅读：548发布：2021-03-02

IPRDB可以提供存储器装置专利检索，专利查询，专利分析的服务。并且提供了一种存储器装置，所述存储器装置包括：第一导线，在第一方向上延伸；第二导线，在第二方向上延伸；以及多个存储器单元，均布置在第一导线与第二导线之间，并且均包括可变电阻存储器层和开关材料图案。开关材料图案包括：元素注入区域，布置在开关材料图案的外部区域中；以及内部区域，被元素注入区域覆盖。内部区域包含第一含量的来自砷(As)、硫(S)、硒(Se)和碲(Te)中的至少一种元素，元素注入区域包含第二含量的来自As、S、Se和Te中的所述至少一种元素，并且第二含量具有所述至少一种元素的含量远离开关材料图案的至少一个表面而降低的分布曲线。，下面是存储器装置专利的具体信息内容。

权利要求

1.一种存储器装置，所述存储器装置包括：

多条第一导线，在基底上在与基底的上表面平行的第一方向上延伸；

多条第二导线，在所述多条第一导线之上在与基底的上表面平行的第二方向上延伸；

以及

多个存储器单元，布置在所述多条第一导线与所述多条第二导线之间，并且均包括可变电阻存储器层和开关材料图案，其中，开关材料图案包括：元素注入区域，布置在开关材料图案的外部区域中，开关材料图案的外部区域具有距开关材料图案的至少一个表面的元素注入距离；以及内部区域，被元素注入区域覆盖，其中，内部区域包含第一含量的来自As、S、Se和Te之中的至少一种元素，元素注入区域包含第二含量的来自As、S、Se和Te之中的所述至少一种元素，并且第二含量具有所述至少一种元素的含量远离开关材料图案的所述至少一个表面而降低的分布曲线。

2.根据权利要求1所述的存储器装置，其中，第二含量比第一含量低。

3.根据权利要求1所述的存储器装置，其中，元素注入区域形成在开关材料图案的外部区域中，并且开关材料图案的外部区域具有距开关材料图案的侧壁的所述元素注入距离，并且内部区域的侧壁被元素注入区域围绕。

4.根据权利要求3所述的存储器装置，其中，从平面透视图中，元素注入区域覆盖内部区域的整个侧壁，并且元素注入区域的上表面位于与内部区域的上表面的高度相同的高度处。

5.根据权利要求3所述的存储器装置，所述存储器装置还包括：第一界面层，设置在开关材料图案与可变电阻存储器层之间；

第二界面层，设置在开关材料图案与所述多条第二导线之间；以及上电极，设置在第二界面层与所述多条第二导线之间，其中，第一界面层的侧壁、开关材料图案的侧壁、第二界面层的侧壁和上电极的侧壁共线对齐。

6.根据权利要求5所述的存储器装置，所述存储器装置还包括：填充绝缘层，围绕第一界面层的侧壁、开关材料图案的侧壁、第二界面层的侧壁和上电极的侧壁，其中，填充绝缘层的上表面布置在与上电极的上表面的高度相同的高度处。

7.根据权利要求6所述的存储器装置，所述存储器装置还包括：绝缘间隔件，置于填充绝缘层与第一界面层的侧壁、开关材料图案的侧壁、第二界面层的侧壁和上电极的侧壁之间，其中，元素注入区域与绝缘间隔件接触。

8.根据权利要求1所述的存储器装置，其中，元素注入区域形成在开关材料图案的外部区域中，并且开关材料图案的外部区域具有距开关材料图案的上表面的所述元素注入距离，并且内部区域的上表面被元素注入区域覆盖。

9.根据权利要求8所述的存储器装置，所述存储器装置还包括：填充绝缘层，围绕开关材料图案的侧壁，

其中，内部区域的侧壁被填充绝缘层围绕，并且元素注入区域的侧壁被填充绝缘层围绕。

10.根据权利要求9所述的存储器装置，所述存储器装置还包括：第一界面层，设置在开关材料图案与可变电阻存储器层之间；以及第二界面层，设置在开关材料图案与所述多条第二导线之间，其中，第一界面层的侧壁和第二界面层的侧壁被填充绝缘层围绕。

11.根据权利要求10所述的存储器装置，其中，内部区域的整个上表面被元素注入区域覆盖，并且第二界面层的上表面布置在与填充绝缘层的上表面的高度相同的高度处。

12.根据权利要求9所述的存储器装置，其中，内部区域的整个上表面被元素注入区域覆盖，并且开关材料图案的上表面布置在与填充绝缘层的上表面的高度相同的高度处。

13.根据权利要求1所述的存储器装置，其中，内部区域包括GeXAsYSeZSiU，其中，0

14.根据权利要求13所述的存储器装置，其中，第二As含量具有As的含量远离开关材料图案的所述至少一个表面而降低的分布曲线，并且第二Se含量具有Se的含量远离开关材料图案的所述至少一个表面而降低的分布曲线。

15.一种存储器装置，所述存储器装置包括：多条第一导线，在基底上在与基底的上表面平行的第一方向上延伸；

多条第二导线，在所述多条第一导线之上在与基底的上表面平行的第二方向上延伸；

以及

多个存储器单元，每个存储器单元在所述多条第一导线与所述多条第二导线之间布置在所述多条第一导线中的一条第一导线与所述多条第二导线中的一条第二导线彼此叠置的区域中，并且所述多个存储器单元中的每个存储器单元包括可变电阻存储器层和开关材料图案，其中，开关材料图案包括：内部区域，包含第一含量的来自As、S、Se和Te之中的至少一种元素；以及元素注入区域，围绕内部区域的侧壁，并且包含第二含量的来自As、S、Se和Te之中的所述至少一种元素，第二含量比第一含量低，其中，第二含量具有所述至少一种元素的含量远离开关材料图案的侧壁而降低的分布曲线。

16.根据权利要求15所述的存储器装置，所述存储器装置还包括：第一界面层，设置在开关材料图案与可变电阻存储器层之间；

17.根据权利要求15所述的存储器装置，其中，从平面透视图中，元素注入区域覆盖内部区域的整个侧壁，并且元素注入区域的上表面位于与内部区域的上表面的高度相同的高度处。

18.根据权利要求16所述的存储器装置，所述存储器装置还包括：填充绝缘层，围绕第一界面层的侧壁、开关材料图案的侧壁、第二界面层的侧壁和上电极的侧壁，其中，元素注入区域的侧壁与填充绝缘层接触。

19.根据权利要求18所述的存储器装置，所述存储器装置还包括：绝缘间隔件，置于填充绝缘层与第一界面层的侧壁、开关材料图案的侧壁、第二界面层的侧壁和上电极的侧壁之间，其中，元素注入区域的侧壁与绝缘间隔件接触。

20.一种存储器装置，所述存储器装置包括：多条第一导线，在基底上在与基底的上表面平行的第一方向上延伸；

多条第二导线，在所述多条第一导线之上在与基底的上表面平行的第二方向上延伸；

以及

多个存储器单元，每个存储器单元在所述多条第一导线与所述多条第二导线之间布置在所述多条第一导线中的一条第一导线与所述多条第二导线中的一条第二导线彼此叠置的区域中，并且所述多个存储器单元中的每个存储器单元包括可变电阻存储器层、第一界面层、开关材料图案、第二界面层和上电极，其中，开关材料图案包括：元素注入区域，布置在开关材料图案的外部区域中，开关材料图案的外部区域具有距开关材料图案的至少一个表面的元素注入距离；以及内部区域，被元素注入区域覆盖，其中，内部区域包含第一含量的来自As、S、Se和Te之中的至少一种元素，元素注入区域包含第二含量的来自As、S、Se和Te之中的所述至少一种元素，第二含量具有所述至少一种元素的含量远离开关材料图案的所述至少一个表面而降低的分布曲线，并且第一界面层的侧壁、开关材料图案的侧壁、第二界面层的侧壁和上电极的侧壁共线对齐。

说明书全文

存储器装置

[0001] 本申请要求于2018年9月3日在韩国知识产权局提交的第10-2018-0104737号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

[0002] 本发明构思涉及一种存储器装置，更具体地，涉及一种具有交叉点阵列结构的存储器装置。

背景技术

[0003] 朝向小型化以生产轻、薄且小的电子产品的持续趋势已经引起对高度集成的存储器装置的需求增加。已经提出了可以有潜力地消耗非常小的半导体实际空间的具有三维交叉点结构的存储器装置，在存储器装置中，存储器单元布置在位于两条交叉导线(例如，字线和位线)之间的交叉点处。用作具有交叉点结构的存储器装置的选择器件的双向阈值开关材料会具有相对差的热稳定性和化学稳定性，因此，在制造存储器装置的工艺中会容易损坏双向阈值开关材料，从而导致双向阈值开关材料的电特性的劣化。

发明内容

[0004] 本发明构思提供了一种通过制造存储器装置的方法形成的存储器装置，由此可以防止双向阈值开关材料的电特性的劣化。

[0005] 根据本发明构思的方面，提供了一种存储器装置，所述存储器装置包括：多条第一导线，在基底上在与基底的上表面平行的第一方向上延伸；多条第二导线，在多条第一导线之上在与基底的上表面平行的第二方向上延伸；以及多个存储器单元，布置在多条第一导线与多条第二导线之间，并且均包括可变电阻存储器层和开关材料图案，其中，开关材料图案包括：元素注入区域，布置在开关材料图案的外部区域中，开关材料图案的外部区域具有距开关材料图案的至少一个表面的元素注入距离；以及内部区域，被元素注入区域覆盖，其中，内部区域包含第一含量的来自砷(As)、硫(S)、硒(Se)和碲(Te)中的至少一种元素，元素注入区域包含第二含量的来自As、S、Se和Te中的所述至少一种元素，并且第二含量具有所述至少一种元素的含量远离开关材料图案的所述至少一个表面而降低的分布曲线。

[0006] 根据本发明构思的另一方面，提供了一种存储器装置，所述存储器装置包括：多条第一导线，在基底上在与基底的上表面平行的第一方向上延伸；多条第二导线，在多条第一导线之上在与基底的上表面平行的第二方向上延伸；以及多个存储器单元，每个存储器单元在多条第一导线与多条第二导线之间布置在多条第一导线中的一条第一导线与多条第二导线中的一条第二导线彼此叠置的区域中，并且多个存储器单元中的每个存储器单元包括可变电阻存储器层和开关材料图案，其中，开关材料图案包括：内部区域，包含第一含量的来自砷(As)、硫(S)、硒(Se)和碲(Te)中的至少一种元素；以及元素注入区域，围绕内部区域的侧壁，并且包含第二含量的来自As、S、Se和Te中的所述至少一种元素，第二含量比第一含量低，其中，第二含量具有所述至少一种元素的含量远离开关材料图案的侧壁而降低的分布曲线。

[0007] 根据本发明构思的另一方面，提供了一种存储器装置，所述存储器装置包括：多条第一导线，在基底上在与基底的上表面平行的第一方向上延伸；多条第二导线，在多条第一导线之上在与基底的上表面平行的第二方向上延伸；以及多个存储器单元，每个存储器单元在多条第一导线与多条第二导线之间布置在多条第一导线中的一条第一导线与多条第二导线中的一条第二导线彼此叠置的区域中，并且多个存储器单元中的每个存储器单元包括可变电阻存储器层、第一界面层、开关材料图案、第二界面层和上电极，其中，开关材料图案包括：元素注入区域，布置在开关材料图案的外部区域中，开关材料图案的外部区域具有距开关材料图案的至少一个表面的元素注入距离；以及内部区域，被元素注入区域覆盖，其中，内部区域包含第一含量的来自砷(As)、硫(S)、硒(Se)和碲(Te)之中的至少一种元素，元素注入区域包含第二含量的来自As、S、Se和Te之中的所述至少一种元素，第二含量具有所述至少一种元素的含量远离开关材料图案的所述至少一个表面而降低的分布曲线，并且第一界面层的侧壁、开关材料图案的侧壁、第二界面层的侧壁和上电极的侧壁共线对齐。

附图说明

[0008] 通过下面结合附图的详细描述，将更清楚地理解本发明构思的示例实施例，在附图中：

[0009] 图1是根据本发明构思的示例实施例的存储器装置的等效电路图；

[0010] 图2是根据本发明构思的示例实施例的存储器装置的透视图；

[0011] 图3是沿图2的线A1-A1’截取的剖视图；

[0012] 图4是图3的区域CX1的放大图；

[0013] 图5是示出元素沿图4的扫描线的示意性含量的曲线图；

[0014] 图6是根据本发明构思的示例实施例的存储器装置的剖视图；

[0015] 图7是图6的区域CX2的放大图；

[0016] 图8是示出元素沿图7的扫描线的示意性含量的曲线图；

[0017] 图9是根据本发明构思的示例实施例的存储器装置的剖视图；

[0018] 图10是图9的区域CX3的放大图；

[0019] 图11和图12是均示出元素沿图10的扫描线的示意性含量的曲线图；

[0020] 图13是根据本发明构思的示例实施例的存储器装置的剖视图；

[0021] 图14是根据本发明构思的示例实施例的存储器装置的剖视图；

[0022] 图15是根据本发明构思的示例实施例的存储器装置的剖视图；

[0023] 图16A至图16J是用于描述根据本发明构思的示例实施例的制造存储器装置的方法的剖视图；

[0024] 图17A至图17D是用于描述根据本发明构思的示例实施例的制造存储器装置的方法的剖视图；以及

[0025] 图18A至图18F是用于描述根据本发明构思的示例实施例的制造存储器装置的方法的剖视图。

[0026] 由于图1至图18F中的附图意图用于说明的目的，因此附图中的元件不必要按比例绘制。例如，为了清楚的目的，可以放大或夸大一些元件。

具体实施方式

[0027] 在下文中，将通过参照附图详细描述本发明构思的示例实施例。

[0028] 图1是根据本发明构思的示例实施例的存储器装置10的等效电路图。

[0029] 参照图1，存储器装置10可以包括在第一方向(即，图1的X方向)上延伸的多条字线WL1、WL2、WL3和WL4以及在与第一方向垂直的第二方向(即，图1的Y方向)上延伸的多条位线BL1、BL2、BL3和BL4。多条字线WL1、WL2、WL3和WL4可以在第二方向(Y方向)上彼此间隔开，多条位线BL1、BL2、BL3和BL4可以在第一方向(X方向)上彼此间隔开。多个存储器单元MC可以各自分别连接到多条字线WL1、WL2、WL3和WL4中的对应的字线以及多条位线BL1、BL2、BL3和BL4中的对应的位线。存储器单元MC可以设置在位线BL1、BL2、BL3和BL4与字线WL1、WL2、WL3和WL4之间的交叉点处。多个存储器单元MC中的每个可以包括用于存储信息的可变电阻材料层ME和用于选择存储器单元的开关器件SW。这里，开关器件SW也可以称作选择器件或接入器件(accessor device，也被称为存取器件)。

[0030] 电压可以通过多条字线WL1、WL2、WL3和WL4以及多条位线BL1、BL2、BL3和BL4施加到存储器单元MC的可变电阻材料层ME，使得电流可以在可变电阻材料层ME中流动。例如，可变电阻材料层ME可以包括可以在第一状态与第二状态之间可逆地转换的相变材料层。然而，本发明构思不限于此。例如，可变电阻材料层ME可以包括具有根据施加的电压而变化的电阻的任何可变电阻器。例如，可变电阻材料层ME的电阻可以根据施加到选择的存储器单元MC的可变电阻材料层ME的电压在第一状态与第二状态之间可逆地转换。对于其他可变电阻器，可变电阻材料层ME可以包括除了相变材料之外的其他材料，诸如以钙钛矿类材料、过渡金属氧化物或铁磁材料为例。

[0031] 根据可变电阻材料层ME的电阻的变化，存储器单元MC可以记录诸如“0”或“1”的数字信息，并且可以从存储器单元MC擦除数字信息。例如，存储器单元MC可以将数据记录为表示高电阻状态的“0”和表示低电阻状态的“1”。然而，本发明构思不限于此。例如，在本发明构思的示例实施例中，除了表示高电阻状态的“0”和表示低电阻状态的“1”之外的各种电阻状态也可以由存储器单元MC记录。

[0032] 可以基于对多条字线WL1、WL2、WL3和WL4以及多条位线BL1、BL2、BL3和BL4的选择来寻址任意的存储器单元MC，并且可以在多条字线WL1、WL2、WL3和WL4与多条位线BL1、BL2、BL3和BL4之间施加特定的信号以对存储器单元MC进行编程。然后，可以测量流过多条位线BL1、BL2、BL3和BL4的电流的值，以根据包括在对应的存储器单元MC中的可变电阻器的电阻来读取信息。

[0033] 图2是根据本发明构思的示例实施例的存储器装置100的透视图。图3是沿图2的线A1-A1’截取的剖视图。图4是图3的区域CX1的放大图。图5是示出元素沿图4的扫描线的示意性含量的曲线图。

[0034] 参照图2至图5，存储器装置100可以包括布置在基底110上的多条第一导线120、多条第二导线180以及多个存储器单元MCP。

[0035] 第一层间绝缘层112可以布置在基底110上，并且可以包括诸如氧化硅(SiO2)的氧化物或诸如氮化硅(Si3N4)的氮化物。

[0036] 包括在用于驱动多个存储器单元MCP的驱动电路中的多个晶体管可以形成在基底110上。例如，驱动电路可以是能够处理向多个存储器单元MCP输入的数据/从多个存储器单元MCP输出的数据的外围电路，外围电路可以包括例如页缓冲器、锁存电路、高速缓冲电路、列解码器、感测放大器、数据输入/输出电路、行解码器等。例如，驱动电路可以在基底110上布置在一区域中，驱动电路与多个存储器单元MCP在该区域中竖直叠置，并且第一层间绝缘层112可以布置在基底110上以覆盖驱动电路。例如，存储器装置100可以具有外围上单元(cell-over-peri，COP)结构。也就是说，多个存储器单元MCP可以形成在在竖直方向(Z方向)上位于外围电路之上的单元区域中。可选择地，驱动电路可以在基底110上布置在一区域中，驱动电路不与多个存储器单元MCP在该区域中竖直叠置。

[0037] 多条第一导线120可以在第一层间绝缘层112上在与基底110的上表面平行的第一方向(X方向)上延伸。多条第二导线180可以在与基底110的上表面平行的第二方向(Y方向)上延伸，并且相对于基底110的上表面位于比多条第一导线120的高度(或水平)大的高度(或高的水平)处。多条第二导线180可以在与第一方向(X方向)和第二方向(Y方向)垂直的第三方向(Z方向)上与多条第一导线120间隔开。多条第一导线120可以与多条字线WL1、WL2、WL3和WL4(参照图1)对应，多条第二导线180可以与多条位线BL1、BL2、BL3和BL4(参照图1)对应。

[0038] 多条第一导线120和多条第二导线180中的每条可以包括金属、导电金属氮化物、导电金属氧化物或其组合。例如，多条第一导线120和多条第二导线180中的每条可以包括例如钨(W)、氮化钨(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、氮化钛铝(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、氧化铟锡(ITO)、其合金或其组合。此外，多条第一导线120和多条第二导线180中的每条可以包括金属层和覆盖金属层的至少一部分的导电阻挡层。导电阻挡层可以包括例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或其组合。

[0039] 第一绝缘层122可以布置在多条第一导线120中的每对相邻的两条第一导线120之间，第二绝缘层182可以布置在多条第二导线180中的每对相邻的两条第二导线180之间。第一绝缘层122可以具有在第一方向(X方向)上延伸的多条线的形状，第二绝缘层182可以具有在第二方向(Y方向)上延伸的多条线的形状。

[0040] 多个存储器单元MCP可以布置在多条第一导线120与多条第二导线180之间。多个存储器单元MCP中的每个可以布置在多条第一导线120中的一条第一导线120与多条第二导线180中的一条第二导线180在竖直方向(Z方向)上彼此叠置的区域中，并且多个存储器单元MCP中的每个可以连接到对应的第一导线120和对应的第二导线180。例如，多个存储器单元MCP可以设置在多条第一导线120和多条第二导线180以直角彼此交叉的交叉点处。

[0041] 多个存储器单元MCP中的每个可以包括顺序地布置在多条第一导线120中的一条第一导线120上的加热电极130、可变电阻存储器层142、中间电极144、第一界面层152、开关材料图案160、第二界面层154和上电极170。

[0042] 第一绝缘图案124可以设置在两个在第一方向(X方向)上相邻的存储器单元MCP之间并布置在多条第一导线120上，第二绝缘图案126可以设置在两个在第二方向(Y方向)上相邻的存储器单元MPC之间并布置在第一绝缘层122上。第二绝缘图案126可以具有在第一方向(X方向)上延伸并且在第二方向(Y方向)上彼此间隔开的多条线的形状。第一绝缘图案124和第二绝缘图案126可以具有在与中间电极144的上表面的高度相同的高度处的上表面。根据本发明构思的示例实施例，与图2中示出的情况不同，第一绝缘图案124和第二绝缘图案126可以形成为一个材料层。

[0043] 加热电极130可以包括用于产生足够的热量以引起可变电阻存储器层142的相变的导电材料。根据本发明构思的示例实施例，加热电极130可以包括例如氮化钛(TiN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、氮化钽(TaN)、硅化钨(WSi)、氮化钨(WN)、钛钨(TiW)、氮化钼(MoN)、氮化铌(NbN)、氮化钛硼(TiBN)、氮化锆硅(ZrSiN)、氮化钨硅(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼铝(MoAlN)、钛铝(TiAl)、氮氧化钛(TiON)、氮氧化钛铝(TiAlON)、氮氧化钨(WON)、氮氧化钽(TaON)、碳(C)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化碳(CN)、碳氮化钛(TiCN)、碳氮化钽(TaCN)或其组合。加热电极130可以形成为具有U形剖面，并且一个加热电极130可以由两个相邻的存储器单元MCP共享。然而，本发明构思不限于此。例如，加热电极130可以具有各种形状，并且可以不由相邻的存储器单元MCP共享，或者可以由三个或更多个相邻的存储器单元MCP共享。

[0044] 具有U形剖面的第三绝缘图案132可以布置在加热电极130的内壁上。此外，第四绝缘图案134可以在共享一个加热电极130的两个存储器单元MCP之间布置在第三绝缘图案132上。第四绝缘图案134可以具有与中间电极144的上表面共面的上表面。

[0045] 可变电阻存储器层142可以布置在加热电极130和第三绝缘图案132上，并且可以包括根据加热时间在非晶态与晶态之间进行可逆地转变的相变材料。例如，可变电阻存储器层142可以包括这样的材料：该材料的相可以由于由施加到可变电阻存储器层142的两端的电压产生的焦耳热而可逆地转变，并且该材料的电阻可以基于相的转变而改变。详细地，相变材料可以在非晶态下变为高电阻状态，并且可以在晶态下变为低电阻状态。数据可以存储在可变电阻存储器层142中，使得高电阻状态被定义为“0”，低电阻状态被定义为“1”。

[0046] 在设定操作中，当施加具有较长宽度的中等电流脉冲以将材料的温度升高到其结晶温度以上时，可变电阻存储器层142的相变材料可以从高电阻状态(非晶态)转换到低电阻状态(晶态)。在复位操作中，当施加具有较短宽度的高电流脉冲以将材料的温度升高到其熔点以上时，可变电阻存储器层142的相变材料可以从低电阻状态(晶态)转换到高电阻状态(非晶态)。

[0047] 在本发明构思的示例实施例中，可变电阻存储器层142可以包括例如碲化锗锑(GeSbTe，GST)、碲化锗(GeTe)、碲化锑(SbTe)、硒化铟(InSe)、锑化镓(GaSb)、锑化铟(InSb)、碲化砷(AsTe)、碲化铝(AlTe)、碲化铋锑(BiSbTe，BST)、碲化铟锑(InSbTe，IST)、碲化锗锑(GeSbTe)、砷化碲锗(TeGeAs)、硒化碲锡(TeSnSe)、镓化锗硒(GeSeGa)、锑化铋硒(BiSeSb)、碲化镓硒(GaSeTe)、碲化锡锑(SnSbTe)、锗化铟锑(InSbGe)、碲化铟锗(InGeTe)、碲化锗锡(GeSnTe)、碲化锗铋(GeBiTe)、硒化锗碲(GeTeSe)、碲化砷锑(AsSbTe)、锑化铋锡(BiSnSb)、氧化锗碲(GeTeO)、硫化碲锗锑(TeGeSbS)、氧化碲锗锡(TeGeSnO)、碲锗锡金(TeGeSnAu)、钯碲锗锡(PdTeGeSn)、铟硒钛钴(InSeTiCo)、锗锑碲钯(GeSbTePd)、锗锑碲钴(GeSbTeCo)、锑碲铋硒(SbTeBiSe)、银铟锑碲(AgInSbTe)、锗锑硒碲(GeSbSeTe)、锗锡锑碲(GeSnSbTe)、锗碲锡镍(GeTeSnNi)、锗碲锡钯(GeTeSnPd)、锗碲锡铂(GeTeSnPt)、铟锡锑碲(InSnSbTe)和砷锗锑碲(AsGeSbTe)中的至少一种或组合。

[0048] 在本发明构思的示例实施例中，可变电阻存储器层142还可以包括例如碳(C)、氮(N)、硅(Si)、氧(O)、磷(P)、铋(Bi)和锡(Sn)中的至少一种的杂质。在本发明构思的示例实施例中，可变电阻存储器层142还可以包括例如铝(Al)、镓(Ga)、锌(Zn)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、铱(Ir)、铂(Pt)、锆(Zr)、铊(Tl)、铅(Pb)和钋(Po)中的至少一种的金属材料。

[0049] 在本发明构思的示例实施例中，可变电阻存储器层142可以具有多层结构，在所述多层结构中，具有不同性质的至少两层堆叠并且阻挡层还可以形成在所述至少两层之间以防止材料在所述至少两层之间分布(或分散)。此外，可变电阻存储器层142可以具有包括不同材料的多个层交替地且重复地堆叠的超晶格结构。例如，可变电阻存储器层142可以包括包含GeTe的第一层和包含SbTe的第二层交替地且重复地堆叠的结构。然而，本发明构思不限于此。例如，第一层和第二层中的每个可以包括上述各种材料。

[0050] 描述了可变电阻存储器层142包括例如相变材料。然而，本发明构思不限于此。例如，存储器装置100的可变电阻存储器层142可以包括具有电阻变化特性的各种材料。

[0051] 在本发明构思的示例实施例中，当可变电阻存储器层142包括过渡金属氧化物时，存储器装置100可以是电阻随机存取存储器(ReRAM)。当可变电阻存储器层142包括过渡金属氧化物时，可以基于编程操作在可变电阻存储器层142中产生至少一个电通路或从可变电阻存储器层142擦除至少一个电通路。当电通路产生时，可变电阻存储器层142可以具有低电阻，当电通路被去除或消失时，可变电阻存储器层142可以具有高电阻。存储器装置100可以通过利用可变电阻存储器层142的电阻之间的差异来存储数据。

[0052] 当可变电阻存储器层142包括过渡金属氧化物时，过渡金属氧化物可以包括从例如钽(Ta)、锆(Zr)、钛(Ti)、铪(Hf)、锰(Mn)、钇(Y)、镍(Ni)、钴(Co)、锌(Zn)、铌(Nb)、铜(Cu)、铁(Fe)和铬(Cr)中选择的至少一种金属。例如，过渡金属氧化物可以包括单层或多层，单层或多层包括从例如氧化钽(Ta2O5-x)、氧化锆(ZrO2-x)、氧化钛(TiO2-x)、氧化铪(HfO2-x)、氧化锰(MnO2-x)、氧化钇(Y2O3-x)、氧化镍(NiO1-y)、氧化铌(Nb2O5-x)、氧化铜(CuO1-y)和氧化铁(Fe2O3-x)中选择的至少一种材料。关于上述示例材料，x和y可以分别在0≤x≤1.5和0≤y≤0.5的范围内选择，但是本发明构思不限于此。

[0053] 在本发明构思的示例实施例中，当可变电阻存储器层142具有磁隧道结(magnetic tunneljunction，MTJ)结构时，存储器装置100可以是磁RAM(MRAM)，其中，磁隧道结结构包括包含磁性物质的两个电极和置于包含磁性物质的两个电极之间的介电物质。

[0054] 两个电极可以分别是磁化固定层(或钉扎层)和磁化自由层，并且置于两个电极之间的介电物质可以是隧道势垒层。磁化固定层可以具有固定在一个方向上的磁化方向，磁化自由层可以具有可以改变为与磁化固定层的磁化方向平行或反平行的磁化方向。磁化固定层和磁化自由层可以具有与隧道势垒层的表面平行的磁化方向，但是本发明构思不限于此。例如，磁化固定层和磁化自由层可以具有与隧道势垒层的表面垂直的磁化方向。当磁化自由层的磁化方向与磁化固定层的磁化方向平行时，可变电阻存储器层142可以具有第一电阻。在这种情况下，第一电阻可以具有低电阻值并且可以读取状态“1”的数据。相反，当磁化自由层的磁化方向与磁化固定层的磁化方向反平行时，可变电阻存储器层142可以具有第二电阻。在这种情况下，第二电阻可以具有高电阻值并且可以读取状态“0”的数据。存储器装置100可以通过利用电阻之间的差异来存储数据。可以通过编程电流中的电子的自旋矩来改变磁化自由层的磁化方向。

[0055] 磁化固定层和磁化自由层可以包括磁性材料。这里，磁化固定层还可以包括将磁化固定层中的铁磁材料的磁化方向固定的反铁磁材料。隧道势垒层可以包括金属的氧化物，所述金属包括从例如镁(Mg)、钛(Ti)、铝(Al)、镁-锌(MgZn)和镁-硼(MgB)中选择的任何一种，但是本发明构思不限于此。

[0056] 中间电极144可以布置在可变电阻存储器层142上。根据本发明构思的示例实施例，中间电极144可以包括例如TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、C、SiC、SiCN、CN、TiCN、TaCN或其组合。

[0057] 第一界面层152可以布置在中间电极144上，并且可以置于开关材料图案160与中间电极144之间。第一界面层152可以是用于防止开关材料图案160会由于开关材料图案160与中间电极144之间的接触而发生损坏的材料层。第一界面层152可以包括例如碳(C)的导电材料。

[0058] 开关材料图案160可以布置在第一界面层152上，并且可以是用于控制电流的流动的电流调节层。开关材料图案160可以包括具有根据施加到开关材料图案160的两端的电压的振幅而变化的电阻的材料层。例如，开关材料图案160可以包括具有双向阈值开关(OTS)特性的材料层。OTS材料可以由于在保持非晶态时取决于施加的电压的电阻差异用作开关功能。在非晶态下，OTS材料的电阻可以根据其温度而变化很大。开关材料图案160可以包括硫属化物材料作为OTS材料层。根据本发明构思的示例实施例，开关材料图案160可以包括例如Si、Te、Se、S、As、Ge、In、Sb或其组合。另外，开关材料图案160还可以包括例如C、N、O、B、P或其组合。例如，开关材料图案160可以包括具有GeXAsYSeZSiU(0

[0059] 开关材料图案160可以包括内部区域162和覆盖内部区域162的侧壁的元素注入区域164。元素注入区域164可以形成在开关材料图案160的具有在第一方向(X方向)上距开关材料图案160的侧壁的第一距离D1的区域中。例如，开关材料图案160的从侧壁向内到第一距离D1内的部分可以被限定为元素注入区域164。在平面透视中，元素注入区域164可以覆盖内部区域162的整个侧壁，并且可以具有在与内部区域162的上表面的高度相同的高度处的上表面。因此，元素注入区域164可以位于开关材料图案160的外部区域中，并且内部区域162可以位于开关材料图案160的内部区域中。

[0060] 内部区域162和元素注入区域164的硫属化物材料可以对于至少一种元素具有不同的含量。例如，内部区域162和元素注入区域164可以包括As、S、Se和Te中的至少一种，并且包括在内部区域162中的As、S、Se和Te中的所述至少一种的第一含量可以与包括在元素注入区域164中的As、S、Se和Te中的所述至少一种的第二含量不同。在对开关材料图案160进行图案化的工艺期间，位于开关材料图案160的内部区域中的内部区域162不会暴露于蚀刻化学物质。在对开关材料图案160进行图案化的工艺期间，位于开关材料图案160的外部区域中的元素注入区域164会暴露于蚀刻化学物质，使得会损失As、S、Se和Te中的至少一种，并且稍后通过表面处理工艺或离子注入工艺再对其进行注入。

[0061] 这里使用的术语“元素注入区域”可以表示这样的区域：通过附加的处理工艺将硫属化物材料中的至少一种元素从外部再供应或再提供到该区域中。也就是说，元素注入区域164可以指这样的区域：通过例如离子注入工艺、等离子体处理工艺或诸如固态扩散工艺的任何其他工艺将硫属化物材料的至少一种元素供应到该区域以补偿硫属化物材料中的所述至少一种元素的损失。因此，第一距离D1可以是在上述工艺中供应的硫属化物材料中的所述至少一种元素的渗透或注入距离。第一距离D1也可以称为元素注入距离。

[0062] 根据本发明构思的示例实施例，内部区域162可以包括约10at％至约20at％的Ge、约15at％至约40at％的As、约40at％至约60at％的Se以及约5at％至约15at％的Si。包括在元素注入区域164中的As的第二含量可以比包括在内部区域162中的As的第一含量低，并且/或者包括在元素注入区域164中的Se的第二含量可以比包括在内部区域162中的Se的第一含量低。

[0063] 根据本发明构思的示例实施例，内部区域162可以包括约10at％至约20at％的Ge、约15at％至约40at％的As、约40at％至约60at％的Te以及约5at％至约15at％的Si。包括在元素注入区域164中的As的第二含量可以比包括在内部区域162中的As的第一含量低，并且/或者包括在元素注入区域164中的Te的第二含量可以比包括在内部区域162中的Te的第一含量低。

[0064] 根据本发明构思的示例实施例，内部区域162可以包括约5at％至约15at％的Ge、约15at％至约40at％的As、约30at％至约50at％的Te、约10at％至约30at％的S以及约5at％至约15at％的Si。包括在元素注入区域164中的As的第二含量可以比包括在内部区域
162中的As的第一含量低，包括在元素注入区域164中的Te的第二含量可以比包括在内部区域162中的Te的第一含量低，并且/或者包括在元素注入区域164中的S的第二含量可以比包括在内部区域162中的S的第一含量低。

[0065] 根据本发明构思的示例实施例，包括在元素注入区域164中的As、S、Se和Te中的至少一种可以具有As、S、Se和Te中的所述至少一种的第二含量远离开关材料图案160的侧壁(即，从元素注入区域164的外壁朝向内部区域162与元素注入区域164之间的界面)而逐渐降低的分布曲线。下面将参照图5再次描述As、S、Se和Te中的至少一种的含量分布曲线。

[0066] 第二界面层154可以形成在开关材料图案160上，并且上电极170可以布置在第二界面层154上。第二界面层154可以包括例如C的导电材料。例如，第一界面层152和第二界面层154可以包括相同的例如C的导电材料。上电极170可以包括例如TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、C、SiC、SiCN、CN、TiCN、TaCN或其组合。

[0067] 填充绝缘层172可以布置为围绕第一界面层152的侧壁、开关材料图案160的侧壁、第二界面层154的侧壁和上电极170的侧壁。填充绝缘层172的底表面可以接触第一绝缘图案124、第二绝缘图案126和第四绝缘图案134的上表面，填充绝缘层172的上表面可以与上电极170的上表面共面。第一界面层152的侧壁、开关材料图案160的侧壁、第二界面层154的侧壁和上电极170的侧壁可以在直线上对齐。

[0068] 多条第二导线180可以布置在上电极170和填充绝缘层172上。第二绝缘层182可以形成为填充多条第二导线180之间的空间。

[0069] 下面将参照图5来描述包括在开关材料图案160中的As、S、Se和Te中的至少一种的含量分布曲线。

[0070] 在图5中，根据图4的从第一扫描点SP1到第二扫描点SP2的扫描线上的位置，示意性地示出了来自包括在开关材料图案160中的As、S、Se和Te之中的至少一种元素的含量分布曲线。例如，当内部区域162包括约10at％至约20at％的Ge、约15at％至约40at％的As、约40at％至约60at％的Se以及约5at％至约15at％的Si时，图5可以与As的含量分布曲线和/或Se的含量分布曲线对应，其中，As和Se包括在开关材料图案160中。此外，在图5中，来自包括在对开关材料图案160进行图案化的工艺之后(即，在表面处理工艺之前)的开关材料图案160中的As、S、Se和Te之中的至少一种元素的含量ConP的分布曲线示出为虚线用于比较。

[0071] 内部区域162可以在其中心点处包括第一参考含量Cref1的As，并且可以在内部区域162的与开关材料图案160的侧壁相邻(即，朝向内部区域162与元素注入区域164之间的界面)的区域中具有As的第一含量Con1逐渐降低的分布曲线。如图5中所示，第一含量Con1在内部区域162的两个侧区域中朝向内部区域162与元素注入区域164之间的界面逐渐降低，也就是说，内部区域162的位置越靠近内部区域162与元素注入区域164之间的界面，第一含量Con1越低。相反，元素注入区域164可以在其外壁(或开关材料图案160的侧壁)处包括第二参考含量Cref2的As，并且可以具有As的第二含量Con2远离开关材料图案160的侧壁(即，朝向内部区域162与元素注入区域164之间的界面远离元素注入区域164的外壁)而逐渐降低的分布曲线。如图5中所示，随着含量测量的位置远离元素注入区域164的外侧壁，第二含量Con2逐渐降低，也就是说，元素注入区域164的位置越靠近元素注入区域164的外侧壁，第二含量Con2越高。第二含量Con2的分布曲线还示出了在内部区域162与元素注入区域164之间的界面附近的最小值。因此，总体上，第二含量Con2会比第一含量Con1低。然而，在内部区域162的靠近内部区域162与元素注入区域164之间的界面的一些部分处的第一含量Con1可以比在元素注入区域164的靠近外侧壁的一些部分处(或者在外侧壁处)的第二含量Con2低(例如比第二参考含量Cref2低)。此外，元素注入区域164中的第二参考含量Cref2可以比内部区域162中的第一参考含量Cref1低。

[0072] 元素注入区域164中的As的第二含量Con2可以具有As的第二含量Con2远离开关材料图案160的侧壁而逐渐降低的分布曲线，这可能是因为通过表面处理工艺从开关材料图案160的侧壁注入As离子。例如，在对开关材料图案160进行图案化的工艺期间，与开关材料图案160的侧壁相邻的区域会暴露于蚀刻化学物质，因此可能损失As、S、Se和Te中的至少一种元素。在这种情况下，如图5的虚线所示，As的含量ConP会朝向开关材料图案160的侧壁降低。由于对图案化的开关材料图案160的侧壁执行含As等离子体处理工艺，因此可以从开关材料图案160的侧壁注入As离子，其中，含As等离子体处理工艺使用诸如胂(AsH3)的源，因此，As的第二含量Con2可以比图案化工艺之后的As的含量ConP大。由于含As等离子体处理工艺是依赖于As的扩散的表面处理工艺，因此As的第二含量Con2可以在外侧壁表面区域上较大以具有As的第二参考含量Cref2。随着含量测量位置远离元素注入区域164的外侧壁时，As的第二含量Con2可以从As的第二参考含量Cref2逐渐降低，并且As的第二含量Con2的分布曲线会受到As扩散分布曲线的影响。

[0073] 描述了开关材料图案160中的As的含量分布曲线的示例。然而，开关材料图案160中的Se、S和Te中的至少一种的含量分布曲线可以与该示例相似，因此，将不再详细描述。

[0074] 通常，包括硫属化物材料的OTS材料层会具有相对差的热稳定性和/或化学稳定性，并且当在存储器装置100的制造工艺中OTS材料层被损坏时，会使存储器装置100的电特性和/或可靠性劣化。特别地，当As、Se、S和Te中的至少一种在图案化工艺中暴露于蚀刻化学物质时，包括As、Se、S和Te中的至少一种的硫属化物材料会由于蚀刻化学物质而挥发或损失。当在与开关材料图案160的侧壁相邻的区域中损失来自As、Se、S和Te之中的至少一种元素时，例如，由于开关材料图案160的截止电流增大或阈值电压增大，会使开关材料图案160的电特性和/或可靠性劣化。

[0075] 根据上述示例实施例，由于通过等离子体处理工艺对开关材料图案160的侧壁执行As、Se、S和Te中的至少一种的离子注入，因此可以补偿As、Se、S和Te中的所述至少一种的损失。因此，存储器装置100可以具有优异的电特性和可靠性。

[0076] 图6是根据本发明构思的示例实施例的存储器装置100A的剖视图。图7是图6的区域CX2的放大图。图8是示出元素沿图7的扫描线的示意性含量的曲线图。在图6至图8中，与图1至图5的附图标记相同的附图标记表示与图1至图5的组件相同的组件。

[0077] 参照图6至图8，开关材料图案160A可以包括内部区域162和元素注入区域164A，并且绝缘间隔件174可以置于填充绝缘层172与第一界面层152的侧壁、开关材料图案160A的侧壁、第二界面层154的侧壁界和上电极170的侧壁之间。绝缘间隔件174可以接触元素注入区域164A并延伸到第二绝缘图案126(参照图2)和第四绝缘图案134上，但本发明构思不限于此。绝缘间隔件174可以包括氮化硅(Si3N4)或氮氧化硅(SiON)。

[0078] 根据本发明构思的示例实施例，在对第一界面层152、开关材料图案160A、第二界面层154和上电极170进行图案化之后，绝缘间隔件174可以在对开关材料图案160A执行As、Se、S和Te中的至少一种的离子注入的工艺中用作保护层。此外，当填充绝缘层172包括空气空间或具有低介电常数的介电材料(或低k材料)时，绝缘间隔件174在形成填充绝缘层172的工艺中可以用作用于防止对开关材料图案160A的侧壁造成损坏的保护层。

[0079] 如图8中所示，内部区域162可以在其中心点处包括第一参考含量Cref1的As，元素注入区域164A可以在其外壁(或开关材料图案160的侧壁)处包括第二参考含量Cref2的As，其中，元素注入区域164A中的第二参考含量Cref2可以比内部区域162中的第一参考含量Cref1低。元素注入区域164A中的As的第二含量Con2可以具有这样的分布曲线：元素注入区域164A中的As的第二含量Con2在元素注入区域164A的与开关材料图案160A的侧壁分开的点处具有最高值，并且远离开关材料图案160A的侧壁而逐渐降低，这可能是因为通过离子注入工艺从开关材料图案160A的侧壁注入As离子。通过在离子注入工艺中控制As离子的剂量和能量，可以控制As的第二含量Con2的分布曲线(形状和最高值的位置)。通过在离子注入工艺中提供较高能量的As离子，可以使最高值的位置进一步向内移动与开关材料图案160A的侧壁分开。通过离子注入获得的As的第二含量Con2的分布曲线可以在与开关材料图案
160A的侧壁分开的位置处具有最高值，而通过扩散获得的As的第二含量Con2的分布曲线可以在开关材料图案160A的侧壁上具有最高值。

[0080] 在对开关材料图案160A进行图案化期间，与开关材料图案160A的侧壁相邻的区域会暴露于蚀刻化学物质，因此会损失来自As、S、Se和Te之中的至少一种元素。在这种情况下，如由图8的虚线指示的，As的含量ConP会朝向开关材料图案160A的侧壁降低。由于As离子可以通过离子注入工艺注入到图案化的开关材料图案160A的侧壁，因此在离子注入工艺之后，As的第二含量Con2可以比As的含量ConP大。

[0081] 以上描述了开关材料图案160A中的As的含量分布曲线的示例。然而，开关材料图案160A中的Se、S和Te中的至少一种的含量分布曲线可以与该示例相似，因此，将不再详细描述。

[0082] As、Se、S和Te中的至少一种的含量分布曲线可以基于离子注入工艺中使用的离子剂量和离子能量以及是否执行顺序的退火工艺而变化。例如，在本发明构思的示例实施例中，元素注入区域164A中的第二参考含量Cref2可以比内部区域162中的第一参考含量Cref1大，并且元素注入区域164A中的As的第二含量Con2可以具有其中As的第二含量Con2远离开关材料图案160A的侧壁而逐渐降低的分布曲线。例如，根据本发明构思的示例实施例，元素注入区域164A中的第二参考含量Cref2可以比内部区域162中的第一参考含量Cref1低，并且元素注入区域164A中的As的第二含量Con2可以具有其中As的第二含量Con2在整个元素注入区域164A中恒定的分布曲线。

[0083] 根据上述示例实施例，由于通过离子注入工艺对开关材料图案160A的侧壁执行As、Se、S和Te中的至少一种的离子注入，因此可以补偿As、Se、S和Te中的所述至少一种的损失。因此，存储器装置100A可以具有优异的电特性和可靠性。

[0084] 图9是根据本发明构思的示例实施例的存储器装置100B的剖视图。图10是图9的区域CX3的放大图。图11和图12是示出元素沿图10的扫描线的示意性含量的曲线图。在图9至图12中，与图1至图8的附图标记相同的附图标记表示与图1至图8的组件相同的组件。

[0085] 参照图9至图12，填充绝缘层172B可以包括开口172BH，并且第一界面层152、开关材料图案160B和第二界面层154可以在开口172BH中顺序地堆叠在中间电极144上。因此，第一界面层152的侧壁、开关材料图案160B的侧壁和第二界面层154的侧壁可以被填充绝缘层172B围绕。开口172BH的入口在第一方向(X方向)上的宽度可以比开口172BH的底部在第一方向(X方向)上的宽度大，其中，入口位于与填充绝缘层172B的上表面的高度相同的高度处，底部位于与填充绝缘层172B的底表面的高度相同的高度处。填充绝缘层172B的上表面可以位于与第二界面层154的上表面的高度相同的高度处。

[0086] 开关材料图案160B可以包括内部区域162B和元素注入区域164B，其中，元素注入区域164B可以布置在内部区域162B上。元素注入区域164B可以形成在开关材料图案160B的具有在竖直方向(Z方向)上距开关材料图案160B的上表面的第一距离D1B的区域中，元素注入区域164B可以完全覆盖内部区域162B的上表面。例如，开关材料图案160B的从上表面向下至第一距离D1B内的部分被限定为元素注入区域164B。由于元素注入区域164B的侧壁和内部区域162B的侧壁在制造工艺中可以被填充绝缘层172B围绕，所以开关材料图案160B的外部可以是顶部。因此，元素注入区域164B位于开关材料图案160B的外部区域(在这种情况下，上部区域)中，内部区域162B位于开关材料图案160B的内部区域(在这种情况下，下部区域)中。此外，第一距离D1B也可以称为元素注入距离。

[0087] 在填充绝缘层172B的开口172BH中形成开关材料图案160B之后，在对开关材料图案160B的上部执行回蚀工艺期间，内部区域162B不会暴露于蚀刻化学物质。元素注入区域164B会在对开关材料图案160B的上部进行回蚀工艺期间暴露于蚀刻化学物质，因此损失As、S、Se和Te中的至少一种，随后可以通过表面处理工艺将As、S、Se和Te中的所述至少一种再注入到元素注入区域164B。

[0088] 第三绝缘层176可以形成在填充绝缘层172B上以围绕上电极170的侧壁。

[0089] 参照图11，根据图10的从第一扫描点SP1到第二扫描点SP2的扫描线上的位置，示意性地示出了来自包括在开关材料图案160B中的As、S、Se和Te之中的至少一种元素的含量分布曲线。根据本发明构思的示例实施例，如图11中所示，内部区域162B可以在内部区域162B的底部处包括第一参考含量Cref1的As，元素注入区域164B可以在元素注入区域164B的上表面处包括第二参考含量Cref2的As，并且元素注入区域164B中的第二参考含量Cref2可以比内部区域162B中的第一参考含量Cref1低。元素注入区域164B中的As的第二含量Con2可以具有元素注入区域164B中的As的第二含量Con2远离开关材料图案160B的上表面而逐渐降低的分布曲线，这可能是因为通过含As等离子体处理工艺从开关材料图案160B的上表面注入As离子。

[0090] 在填充绝缘层172B的开口172BH中形成开关材料图案160B之后，在通过对开关材料图案160B的上部执行回蚀工艺再次暴露开口172BH的上侧壁的工艺期间，与开关材料图案160B的上表面相邻的区域会暴露于蚀刻化学物质，因此会损失来自As、S、Se和Te之中的至少一种元素。在这种情况下，如由图11的虚线所指示的，As的含量ConP会朝向开关材料图案160B的上表面降低。通过等离子体处理工艺，可以将As离子注入到开关材料图案160B的对其执行回蚀工艺的上表面，因此，在等离子体处理工艺之后，As的第二含量Con2可以比As的含量ConP大。

[0091] 参照图12，根据图10的从第一扫描点SP1到第二扫描点SP2的扫描线上的位置，示意性地示出了来自包括在开关材料图案160B中的As、S、Se和Te之中的至少一种元素的含量分布曲线。根据本发明构思的示例实施例，如图12中所示，元素注入区域164B中的As的第二含量Con2可以具有这样的分布曲线：元素注入区域164B中的As的第二含量Con2在元素注入区域164B的与开关材料图案160B的上表面分开的点处具有最高值，并且As的第二含量Con2远离开关材料图案160B的上表面而逐渐降低，这可能是因为通过离子注入工艺从开关材料图案160B的上表面注入As离子。通过在离子注入工艺中控制As离子的剂量和能量，可以控制As的第二含量Con2的分布曲线(形状和最高值的位置)。通过在离子注入工艺中提供较高能量的As离子，可以使最高值的位置进一步向下远离开关材料图案160B的上表面移动。如图12中所示通过离子注入获得的As的第二含量Con2的分布曲线可以在与开关材料图案160B的上表面分开的位置处具有最高值，而如图11中所示通过扩散(通过表面处理工艺)获得的As的第二含量Con2的分布曲线可以在开关材料图案160B的上表面上具有最高值。

[0092] 以上描述了开关材料图案160B中的As的含量分布曲线的示例。然而，开关材料图案160B中的Se、S和Te中的至少一种的含量分布曲线可以与该示例相似，因此，将不再详细描述。

[0093] As、Se、S和Te中的至少一种的含量分布曲线可以基于离子注入工艺中使用的离子剂量和离子能量以及是否执行顺序的退火工艺而变化。例如，在本发明构思的示例实施例中，元素注入区域164B中的第二参考含量Cref2可以比内部区域162B中的第一参考含量Cref1大，并且元素注入区域164B中的As的第二含量Con2可以具有As的第二含量Con2远离开关材料图案160B的上表面而逐渐降低的分布曲线。例如，根据本发明构思的示例实施例，元素注入区域164B中的第二参考含量Cref2可以比内部区域162B中的第一参考含量Cref1低，并且元素注入区域164B中的As的第二含量Con2可以具有As的第二含量Con2在整个元素注入区域164B中恒定的分布曲线。

[0094] 根据上述示例实施例，由于通过等离子体处理工艺或离子注入工艺对开关材料图案160B的上表面执行As、Se、S和Te中的至少一种的离子注入，因此可以补偿As、Se、S和Te中的所述至少一种的损失。因此，存储器装置100B可以具有优异的电特性和可靠性。

[0095] 图13是根据本发明构思的示例实施例的存储器装置100C的剖视图。在图13中，与图1至图12的附图标记相同的附图标记表示与图1至图12的组件相同的组件。

[0096] 参照图13，第一绝缘图案124、第二绝缘图案126和第四绝缘图案134可以在具有在与第一界面层152的上表面的高度相同的高度处的上表面，第一界面层152的侧壁可以被第一绝缘图案124、第二绝缘图案126和第四绝缘图案134围绕(参照图2)。

[0097] 填充绝缘层172C可以包括开口172CH，开关材料图案160C可以在开口172CH中布置在第一界面层152的上表面上。填充绝缘层172C的上表面可以位于与开关材料图案160C的上表面的高度相同的高度处。开口172CH的入口在第一方向(X方向)上的宽度可以比开口172CH的底部在第一方向(X方向)上的宽度大，其中，入口位于与填充绝缘层172C的上表面的高度相同的高度处，底部位于与填充绝缘层172C的底表面的高度相同的高度处。

[0098] 第三绝缘层176C可以形成在填充绝缘层172C上以围绕第二界面层154和上电极170的侧壁。

[0099] 开关材料图案160C可以包括内部区域162C和元素注入区域164C，其中，元素注入区域164C可以布置在内部区域162C上。在开关材料图案160C形成在填充绝缘层172C的开口172CH中之后，在经由化学机械抛光(CMP)工艺执行对开关材料图案160C的上部进行平坦化的工艺直到填充绝缘层172C的上表面被暴露的期间，内部区域162C不会暴露于蚀刻化学物质。元素注入区域164C会在对开关材料图案160C的上部进行平坦化的工艺期间暴露于蚀刻化学物质，因此损失来自As、S、Se和Te之中的至少一种元素，随后，可以通过表面处理工艺或离子注入工艺将所述至少一种元素再注入到元素注入区域164C。开关材料图案160C中的As、S、Se和Te中的至少一种的含量分布曲线可以与图11和图12中所示的示例中的一个示例中所示的含量分布曲线相似。

[0100] 根据上述示例实施例，由于通过等离子体处理工艺或离子注入工艺对开关材料图案160C的上表面执行As、Se、S和Te中的至少一种的离子注入，因此可以补偿As、Se、S和Te中的所述至少一种的损失。因此，存储器装置100C可以具有优异的电特性和可靠性。

[0101] 图14是根据本发明构思的示例实施例的存储器装置100D的剖视图。在图14中，与图1至图13的附图标记相同的附图标记表示与图1至图13的组件相同的组件。

[0102] 参照图14，加热电极130D可以具有L形的剖面。此外，在第一方向(X方向)上彼此相邻的两个存储器单元MCP中的一个存储器单元MCP中的加热电极130D可以与在第一方向(X方向)上彼此相邻的两个存储器单元MCP中的另一个存储器单元MCP中的加热电极130D间隔开，并且可以相对于另一个存储器单元MCP中的加热电极130D具有镜像对称的形状。第四绝缘图案134D可以在在第一方向上彼此相邻的两个存储器单元MCP之间在竖直方向(Z方向)上延伸，并且可以接触第三绝缘图案132D的侧壁和多条第一导线120的上表面。图14中所示的加热电极130D可以与图2中所示的加热电极130不同。图2的加热电极130D可以形成为具有U形剖面，并且一个加热电极130可以被两个相邻的存储器单元MCP共享，而图14的加热电极130D可以具有L形剖面，并且不会被相邻的存储器单元MCP共享。

[0103] 图15是根据本发明构思的示例实施例的存储器装置100E的剖视图。在图15中，与图1至图14的附图标记相同的附图标记表示与图1至图14的组件相同的组件。

[0104] 参照图15，多个存储器单元MCP中的每个可以包括顺序堆叠在多条第一导线120之上的第一界面层152、开关材料图案160、第二界面层154、上电极170、加热电极130D、可变电阻存储器层142和中间电极144。

[0105] 填充绝缘层172可以布置在第一绝缘层122(参照图2)和多条第一导线120上以围绕第一界面层152的侧壁、开关材料图案160的侧壁、第二界面层154的侧壁和上电极170的侧壁。第一绝缘图案124、第二绝缘图案126(参照图2)和第四绝缘图案134D可以布置在填充绝缘层172上，以围绕加热电极130D的侧壁、可变电阻存储器层142的侧壁和中间电极144的侧壁。通过使包括第一界面层152、开关材料图案160、第二界面层154、上电极170和填充绝缘层172的第一结构的位置与包括加热电极130D、可变电阻存储器层142、中间电极144以及第一至第四绝缘图案124、126、132D和134D的第二结构的位置交换，图15中所示的存储器装置100E可以与图14中所示的存储器装置100D不同。

[0106] 图16A至图16J是用于描述根据本发明构思的示例实施例的制造存储器装置100的方法的剖视图。

[0107] 参照图16A，可以在基底110上形成第一层间绝缘层112。可以在第一层间绝缘层112上形成导电层，并且可以对导电层进行图案化以形成多条第一导线120。此后，可以在第一层间绝缘层112和多条第一导线120之上形成绝缘层，并且可以对绝缘层的上部进行平坦化直到暴露多条第一导线120的上表面，以形成第一绝缘层122(参照图2)。

[0108] 根据本发明构思的示例实施例，可以在第一层间绝缘层112上形成第一绝缘层122，然后可以在第一绝缘层122上形成在第一方向(X方向)上延伸的开口。此后，可以用导电层填充开口，并且可以对导电层的上部进行平坦化直到暴露第一绝缘层122的上表面，以形成多条第一导线120。

[0109] 此后，可以在第一绝缘层122和多条第一导线120之上形成第一绝缘图案124。可以形成第一绝缘图案124以具有在第二方向(Y方向)上延伸的多条线的形状。

[0110] 可以在多条第一导线120的上表面、第一绝缘层122的上表面以及第一绝缘图案124的侧壁和上表面上共形地形成加热电极层130P。

[0111] 参照图16B，可以在加热电极层130P上顺序地形成间隔件绝缘层132P和填充绝缘层134P。可以在加热电极层130P上共形地形成间隔件绝缘层132P，并且间隔件绝缘层132P可以不完全填充由加热电极层130P的侧壁围绕的空间。在形成间隔件绝缘层132P之后，可以形成填充绝缘层134P以填充剩余的空间。间隔件绝缘层132P和填充绝缘层134P的材料可以分别与参照图2至图4描述的第三绝缘图案132和第四绝缘图案134的材料相同。

[0112] 参照图16C，可以去除加热电极层130P的上部、间隔件绝缘层132P的上部和填充绝缘层134P(参照图16B)的上部以暴露第一绝缘图案124的上表面。用于去除加热电极层130P的上部、间隔件绝缘层132P的上部和填充绝缘层134P的上部的工艺可以包括CMP工艺或回蚀工艺。

[0113] 接下来，可以在第一绝缘图案124、加热电极层130P、间隔件绝缘层132P和填充绝缘层134P上形成掩模图案。可以通过使用掩模图案作为蚀刻掩模来去除第一绝缘图案124的一部分、加热电极层130P的一部分、间隔件绝缘层132P的一部分和填充绝缘层134P的一部分。掩模图案可以具有在第一方向(X方向)上延伸的多条线的形状，并且可以布置为与多条第一导线120竖直叠置。因此，可以去除第一绝缘图案124的一部分、加热电极层130P的一部分、间隔件绝缘层132P的一部分和填充绝缘层134P的一部分，并且可以再次暴露第一绝缘层122的上表面。

[0114] 此后，可以将绝缘材料填充在去除了第一绝缘图案124的一部分、加热电极层130P的一部分、间隔件绝缘层132P的一部分和填充绝缘层134P的一部分的位置中，以形成第二绝缘图案126(参照图2)。这里，填充绝缘层134P的剩余部分可以被称为第四绝缘图案134。

[0115] 参照图16D，可以通过回蚀工艺去除加热电极层130P(参照图16C)的上部和间隔件绝缘层132P(参照图16C)的上部以形成加热电极130和第三绝缘图案132。加热电极130的上表面可以位于与第三绝缘图案132的上表面的高度相同的高度处，并且可以位于比第一绝缘图案124的上表面的高度低的高度处。经由回蚀工艺，可以于第一绝缘图案124与第四绝缘图案134之间在加热电极130和第三绝缘图案132上限定第一间隙G1。

[0116] 参照图16E，可以在加热电极130和第三绝缘图案132上顺序地形成填充第一间隙G1的可变电阻存储器层142和中间电极144。

[0117] 参照图16F，可以在中间电极144、第一绝缘图案124、第二绝缘图案126(参照图2)和第四绝缘图案134上顺序地形成初始第一界面层152P、初始开关材料层160P、初始第二界面层154P和初始上电极层170P。

[0118] 参照图16G，可以在初始上电极层170P上形成掩模图案，并且可以使用掩模图案作为蚀刻掩模对初始第一界面层152P、初始开关材料层160P、初始第二界面层154P和初始上电极层170P进行图案化，以形成顺序地布置在中间电极144上的第一界面层152、初始开关材料图案160P1、第二界面层154和上电极170。

[0119] 根据本发明构思的示例实施例，掩模图案可以具有在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的多个岛的形状。通过使用具有多个岛的形状的掩模图案作为蚀刻掩模来进行图案化的第一界面层152、初始开关材料图案160P1、第二界面层154和上电极170可以具有在平面透视图中在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的多个岛的形状。在图案化工艺之后，第一界面层152的侧壁、初始开关材料图案160P1的侧壁、第二界面层154的侧壁和上电极170的侧壁可以共线对齐。

[0120] 根据本发明构思的示例实施例，可以在初始上电极层170P上形成具有在第一方向(X方向)上延伸的多条线的形状的第一掩模图案，并且可以使用第一掩模图案作为蚀刻掩模来对初始第一界面层152P、初始开关材料层160P、初始第二界面层154P和初始上电极层170P进行图案化，然后，可以在去除了材料的空间中形成空间填充绝缘层。然后，可以在初始上电极层170P和空间填充绝缘层上形成具有在第二方向(Y方向)上延伸的多条线的形状的第二掩模图案，可以使用第二掩模图案作为蚀刻掩模来对初始第一界面层152P、初始开关材料层160P、初始第二界面层154P和初始上电极层170P进行图案化以形成第一界面层
152、初始开关材料图案160P1、第二界面层154和上电极170。在上述图案化工艺之后，第一界面层152的侧壁、初始开关材料图案160P1的侧壁、第二界面层154的侧壁和上电极170的侧壁可以共线对齐。

[0121] 在图案化工艺期间，初始开关材料图案160P1的侧壁会暴露于蚀刻化学物质，使得包括在初始开关材料图案160P1的侧壁区域164P1中的元素(例如，来自As、Se、S和Te之中的至少一种元素)会在蚀刻环境中挥发或被去除。然而，初始开关材料图案160P1的内部区域162P1不会暴露于蚀刻化学物质。因此，包括在初始开关材料图案160P1的侧壁区域164P1中的As、Se、S和Te中的至少一种可以具有图5中所示的含量ConP的分布曲线。

[0122] 参照图16H，可以通过对其中形成有初始开关材料图案160P1(参照图16G)的结构执行等离子体处理工艺通过将来自As、Se、S和Te之中的至少一种元素注入到初始开关材料图案160P1的侧壁区域164P1中来形成包括元素注入区域164的开关材料图案160。开关材料图案160的被元素注入区域164包围的区域可以被称为内部区域162，内部区域162可以不受等离子体处理工艺的影响。来自包括在元素注入区域164中的As、Se、S和Te之中的至少一种元素可以具有图5中所示的第二含量Con2的分布曲线，在等离子体处理工艺之后，第二含量Con2可以比含量ConP大。

[0123] 可以根据包括在初始开关材料图案160P1中的材料执行含As等离子体处理工艺、含Se等离子体处理工艺、含S等离子体处理工艺和含Te等离子体处理工艺中的至少一种。根据本发明构思的示例实施例，当初始开关材料图案160P1包括约10at％至约20at％的Ge、约15at％至约40at％的As、约40at％至约60at％的Se和约5at％至约15at％的Si时，可以顺序地或同时地执行含As等离子体处理工艺和含Se等离子体处理工艺。

[0124] 根据本发明构思的示例实施例，含As等离子体处理工艺可以是包括例如胂(AsH3)、三(二甲基氨基)胂(TDMAA)或三(三甲基硅烷基)胂来作为As元素的源材料的等离子体处理工艺。

[0125] 根据本发明构思的示例实施例，含Se等离子体处理工艺可以是包括例如硒化氢(H2Se)、二乙基硒、二甲基二硒、乙基甲基硒或硅烷基硒前驱体来作为Se元素的源材料的等离子体处理工艺。硅烷基Se前驱体可以包括例如双(三甲基硅烷基)硒、双(二甲基硅烷基)硒、双(三乙基硅烷基)硒、双(二乙基硅烷基)硒、双(苯基二甲基硅烷基)硒、双(叔丁基二甲基硅烷基)硒、二甲基硅烷基甲基硒、二甲基硅烷基苯基硒、二甲基硅烷基-正丁基硒、二甲基硅烷基-叔丁基硒、三甲基硅烷基甲基硒、三甲基硅烷基苯基硒、三甲基硅烷基-正丁基硒和三甲基硅烷基-叔丁基硒中的至少一种。

[0126] 根据本发明构思的示例实施例，含S等离子体处理工艺可以是包括例如硫化氢(H2S)、二甲基二硫、二乙基硫、乙基甲基硫、硫醇前驱体或硅烷基硫前驱体来作为S元素的源材料的等离子体处理工艺。硫醇前驱体可以包括例如甲硫醇、乙硫醇、丙硫醇、丁硫醇、戊硫醇、辛硫醇、癸硫醇和十二硫醇中的至少一种，硅烷基硫化物前驱体可以包括双(三甲基硅烷基)硫和三甲基硅烷基硫中的至少一种。

[0127] 根据本发明构思的示例实施例，含Te等离子体处理工艺可以是包括例如碲化氢(H2Te)、二甲基碲、二乙基碲、乙基甲基碲或硅烷基Te前驱体来作为Te元素的源材料的等离子体处理工艺。例如，硅烷基Te前驱体可以包括例如双(三甲基硅烷基)碲、双(二甲基硅烷基)碲、双(三乙基硅烷基)碲、双(二乙基硅烷基)碲、双(苯基二甲基硅烷基)碲、双(叔丁基二甲基硅烷基)碲、二甲基硅烷基甲基碲、二甲基硅烷基苯基碲、二甲基硅烷基-正丁基碲、二甲基硅烷基-叔丁基碲、三甲基硅烷基甲基碲、三甲基硅烷基苯基碲、三甲基硅烷基-正丁基碲和三甲基硅烷基-叔丁基碲中的至少一种。

[0128] 参照图16I，可以形成绝缘材料以填充多个存储器单元MCP之间的空间，并且可以去除绝缘材料的上部以暴露上电极170的上表面进而形成填充绝缘层172。

[0129] 参照图16J，可以在上电极170和填充绝缘层172上形成在第二方向(Y方向)上延伸的多条第二导线180以及填充多条第二导线180之间的空间的第二绝缘层182。

[0130] 可以通过执行上述工艺来制造存储器装置100。根据制造存储器装置100的方法，来自As、Se、S和Te之中的至少一种元素会从开关材料图案160的侧壁部分挥发或被去除，其中，侧壁部分在用于形成开关材料图案160的图案化工艺期间暴露于蚀刻化学物质。在图案化工艺之后，可以执行包括来自As、Se、S和Te之中的至少一种元素的等离子体处理工艺，以在开关材料图案160的侧壁部分处形成元素注入区域164。由于可以通过等离子体处理工艺将来自As、Se、S和Te之中的所述至少一种元素再供应到元素注入区域164，因此可以补偿As、Se、S和Te中的所述至少一种的损失。因此，存储器装置100可以具有优异的电特性和可靠性。

[0131] 图17A至图17D是用于描述根据本发明构思的示例实施例的制造存储器装置100A的方法的剖视图。

[0132] 首先，执行参照图16A至图16G描述的工艺以形成其中形成有初始开关材料图案160P1的结构。

[0133] 参照图17A，可以在第一界面层152的侧壁、初始开关材料图案160P1的侧壁和第二界面层154的侧壁以及上电极170的侧壁和上表面上共形地形成绝缘间隔件174。还可以在第一绝缘图案124的上表面、第二绝缘图案126(参照图2)的上表面和第四绝缘图案134的上表面上形成绝缘间隔件174。

[0134] 参照图17B，可以通过对其中形成有初始开关材料图案160P1(参照图16G和图17A)的结构执行离子注入工艺(IIP)通过将As、Se、S和Te中的至少一种注入到初始开关材料图案160P1的侧壁区域164P1中来形成包括元素注入区域164A的开关材料图案160A。开关材料图案160A的被元素注入区域164A围绕的内部区域162可以不受离子注入工艺的影响。包括在元素注入区域164A中的As、Se、S和Te中的至少一种可以具有图8中所示的第二含量Con2的分布曲线，在离子注入工艺之后，第二含量Con2可以比含量ConP大。

[0135] 根据本发明构思的示例实施例，可以通过使用约30keV至约500keV的能量通过以离子形式注入As、Se、S和Te中的至少一种来执行离子注入工艺。离子注入工艺可以是倾斜离子注入工艺，但是本发明构思不限于此。选择性地，可以在离子注入工艺之后进一步执行退火工艺。

[0136] 参照图17C，可以在绝缘间隔件174上形成填充绝缘层172。填充绝缘层172可以由例如氧化硅(SiO2)、氮氧化硅(SiON)和低k介电材料中的至少一种形成。

[0137] 参照图17D，可以去除填充绝缘层172的上部和绝缘间隔件174的上部直到暴露上电极170的上表面。此后，可以在上电极170和填充绝缘层172上形成在第二方向(Y方向)上延伸的多条第二导线180以及填充多条第二导线180之间的空间的第二绝缘层182。

[0138] 可以通过执行上述工艺来制造存储器装置100A。根据制造存储器装置100A的方法，在用于形成开关材料图案160A的图案化工艺之后，可以通过使用来自As、Se、S和Te之中的至少一种元素执行离子注入工艺，来在开关材料图案160A的侧壁部分处形成元素注入区域164A。由于可以通过离子注入工艺将来自As、Se、S和Te之中的所述至少一种元素再供应到元素注入区域164A，因此可以补偿As、Se、S和Te中的所述至少一种的损失。因此，存储器装置100A可以具有优异的电特性和可靠性。

[0139] 图18A至图18F是用于描述根据本发明构思的示例实施例的制造存储器装置100B的方法的剖视图。

[0140] 首先，执行参照图16A至图16E描述的工艺以形成其中形成有中间电极144的结构。

[0141] 参照图18A，可以在中间电极144以及第一绝缘图案124、第二绝缘图案126(参照图2)和第四绝缘图案134上形成填充绝缘层172B，可以去除填充绝缘层172B的一部分以形成使中间电极144的上表面暴露的开口172BH。

[0142] 参照图18B，可以在填充绝缘层172B和中间电极144上形成第一界面层152以具有距开口172BH的底部的特定的厚度。可以进一步执行回蚀刻工艺，使得仅在开口172BH的底部处保留第一界面层152，并且第一界面层152的上表面是平坦的。

[0143] 此后，可以在填充绝缘层172B和第一界面层152上形成初始开关材料层160PB以填充开口172BH的剩余部分。

[0144] 参照图18C，可以通过将初始开关材料层160PB的上部去除特定厚度来形成初始开关材料图案160P2。可以进一步执行回蚀工艺，使得在第一界面层152的顶部上仅在开口172BH的中部处保留初始开关材料图案160P2，并且初始开关材料图案160P2的上表面是平坦的。在回蚀工艺期间，初始开关材料图案160P2的上表面区域164P2会暴露于蚀刻化学物质，使得包括在初始开关材料图案160P2的上表面区域164P2中的元素(例如，As、Se、S和Te中的至少一种)会在蚀刻环境中挥发或被去除。相反，初始开关材料图案160P2的内部区域
162P2可以不暴露于蚀刻化学物质。因此，包括在初始开关材料图案160P2的上表面区域
164P2中的As、Se、S和Te中的至少一种可以具有图11中所示的含量ConP的分布曲线。

[0145] 参照图18D，可以通过对其中形成有初始开关材料图案160P2(参照图18C)的结构执行等离子体处理工艺通过将来自As、Se、S和Te之中的至少一种元素注入到初始开关材料图案160P2的上表面区域164P2中来形成包括元素注入区域164B的开关材料图案160B。开关材料图案160B的被元素注入区域164B覆盖的区域可以被称为内部区域162B，并且内部区域162B不会受等离子体处理工艺的影响。在等离子体处理工艺之后，来自包括在元素注入区域164B中的As、Se、S和Te之中的至少一种元素可以具有图11中所示的第二含量Con2的分布曲线，并且第二含量Con2可以比含量ConP大。等离子体处理工艺的技术特征可以与上面参照图16H描述的技术特征相似。

[0146] 根据本发明构思的示例实施例，可以通过执行与上面参照图17B描述的离子注入工艺相似的离子注入工艺而不是通过执行等离子体处理工艺来形成包括元素注入区域164B的开关材料图案160B。在这种情况下，来自包括在元素注入区域164B中的As、Se、S和Te之中的至少一种元素可以具有图12中所示的第二含量Con2的分布曲线。

[0147] 参照图18E，可以在开关材料图案160B上形成填充开口172BH的第二界面层154。

[0148] 参照图18F，可以在第二界面层154和填充绝缘层172B上形成导电层，然后可以对导电层进行图案化以在第二界面层154上形成上电极170。此后，可以形成覆盖上电极170的绝缘层，并且可以对绝缘层的上部进行平坦化或回蚀直到暴露上电极170的上表面，以形成第三绝缘层176。

[0149] 此后，可以通过执行参照图16J描述的工艺来制造存储器装置100B。可以在上电极170和第三绝缘层176上形成在第二方向(Y方向)上延伸的多条第二导线180以及填充多条第二导线180之间的空间的第二绝缘层182。

[0150] 根据制造存储器装置100B的方法，在用于在填充绝缘层172的开口172BH中形成开关材料图案160B的回蚀工艺之后，可以通过使用来自As、Se、S和Te之中的至少一种元素执行离子注入工艺来在开关材料图案160B的上表面部分上形成元素注入区域164B。由于可以通过离子注入工艺将来自As、Se、S和Te之中的所述至少一种元素再供应到元素注入区域164B，因此可以补偿As、Se、S和Te中的所述至少一种的损失。因此，存储器装置100B可以具有优异的电特性和可靠性。

[0151] 尽管已经参照本发明构思的特定示例实施例具体示出并描述了本发明构思，但是将理解的是，在不脱离本发明构思的由所附权利要求限定的精神和范围的情况下，可以在其中做出形式上和细节上的各种改变。

标题	发布/更新时间	阅读量
磁存储器-专利编号CN110890117A	2020-05-11	786
存储器装置-专利编号CN106531219B	2020-05-13	664
存储器设备-专利编号CN107833590A	2020-05-13	981
存储器件-专利编号CN104239265A	2020-05-12	234
磁存储器-专利编号CN110895951A	2020-05-11	977
存储器-专利编号CN1627437A	2020-05-11	86
存储器-专利编号CN1204506C	2020-05-11	432
存储器-专利编号CN1403928A	2020-05-12	891
磁存储器和存储器系统-专利编号CN108091358A	2020-05-12	862
存储器装置-专利编号CN109542334A	2020-05-13	96

存储器装置

存储器装置

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式