存储器装置专利检索-存储器微控制器集成电路卡集成电路专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

存储器装置

阅读：528发布：2021-03-01

IPRDB可以提供存储器装置专利检索，专利查询，专利分析的服务。并且一种存储器装置包含存储器单元阵列、连接到存储器单元的位线以及电源电压输入端子，电源电压输入端子配置成接收处于第一电压电平的电源电压以在第一电压电平下操作存储器单元。位线预充电电路具有配置成接收处于第一电压电平的电源电压的输入端子，且位线预充电电路配置成将位线预充电到低于第一电压电平的第二电压电平。，下面是存储器装置专利的具体信息内容。

权利要求

1.一种存储器装置，其特征在于，包括：存储器单元阵列；

位线，连接到所述存储器单元；

电源电压输入端子，配置成接收处于第一电压电平的电源电压以在所述第一电压电平下操作所述存储器单元；

位线预充电电路，具有配置成接收处于所述第一电压电平的所述电源电压的输入端子，其中所述位线预充电电路配置成选择低于所述第一电压电平的第二电压电平以及将所述位线预充电到所述第二电压电平。

说明书全文

存储器装置

技术领域

[0001] 本公开的实施例大体上涉及一种存储器装置。

背景技术

[0002] 一种常见类型的集成电路存储器是静态随机存取存储器(static random access memory，SRAM)装置。典型的SRAM存储器装置具有存储器单元阵列。每个存储器单元使用连接于上部参考电位与下部参考电位(通常为接地)之间的六个晶体管，从而使得两个存储节点中的一个可由待存储的信息占据，其中互补信息存储在另一存储节点处。举例来说，一个典型的SRAM存储器单元布置包含六个晶体管。SRAM单元中的每个位存储于晶体管中的四个晶体管上，其形成两个交叉耦接的反相器。另外两个晶体管连接到存储器单元字线以通过选择性地将单元连接到其位线而在读取和写入操作期间控制对存储器单元的存取。举例来说，在读取操作中，将存储器单元位线预充电到预定义阈值电压。当启用字线时，连接到位线的感测放大器感测并输出所存储的信息。

发明内容

[0003] 本发明的实施例提供一种存储器装置，其特征在于，包括：存储器单元阵列；位线，连接到所述存储器单元；电源电压输入端子，配置成接收处于第一电压电平的电源电压以在所述第一电压电平下操作所述存储器单元；位线预充电电路，具有配置成接收处于所述第一电压电平的所述电源电压的输入端子，其中所述位线预充电电路配置成选择低于所述第一电压电平的第二电压电平以及将所述位线预充电到所述第二电压电平。

附图说明

[0004] 当结合附图阅读时从以下详细描述中会最好地理解本公开的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。

[0005] 图1是示出根据一些实施例的存储器装置的实例的框图。

[0006] 图2是示出根据一些实施例的图1中绘示的存储器装置的静态随机存取存储器(SRAM)单元的实例的电路图。

[0007] 图3是示出根据一些实施例的图1中绘示的存储器装置的其它方面的电路图。

[0008] 图4是示出根据一些实施例的图3中绘示的存储器装置的其它方面的电路图。

[0009] 图5是示出根据一些实施例的图4中绘示的存储器装置的波形的实例的时序图。

[0010] 图6是示出根据一些实施例的位线预充电方法的实例的流程图。

[0011] 图7是示出根据一些实施例的另一种方法的实例的流程图。

具体实施方式

[0012] 以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成，使得第一特征和第二特征可不直接接触的实施例。另外，本公开可以在各种实例中重复参考标号和/或字母。这种重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

[0013] 此外，空间相对术语，例如“在…下方”、“在…之下”、“在…下部”、“在…上方”、“在…上部”以及类似物可为易于描述而在本文中使用以描述一个元件或特征与另一元件或特征的关系，如图中所示出。除图中所描绘的取向之外，空间上相对的术语意图涵盖在使用或操作中的装置的不同取向。设备可以其它方式定向(旋转90度或处于其它取向)，且本文中所使用的空间相对描述词同样可相应地进行解释。

[0014] 图1是示出根据本公开的各方面的存储器装置100的实例的框图。在图1的所示实施例中，存储器装置100包含存储器单元阵列110、可变位线预充电电路120、预充电控制器122、输入/输出(input/output，IO)电路102以及字线驱动器104。存储器阵列110包含多个存储器单元，且位线和字线连接到阵列110的存储器单元。一般来说，接收存储器地址且将字线地址提供给字线驱动器104，所述字线驱动器产生输出到存储器单元阵列110的字线信号。可变位线预充电电路120连接到CVDD电压端子，且配置成响应于预充电控制电路122将阵列110的位线预充电到低于CVDD电压电平的电压电平VBLPCH。

[0015] 尽管，在图1的所示实施例中，出于说明的目的将每个组件绘示为单独的区块，但在一些其它实施例中，图1中绘示的组件中的一些或全部可集成在一起。举例来说，存储器单元阵列110可包含嵌入式可变位线预充电电路120。存储器单元阵列具有配置成接收电源电压CVDD和接地或VSS电压的电压端子。

[0016] 图2说明图1中绘示的存储器单元阵列110的存储器单元200的实例。存储器单元200连接到字线202和互补位线BL 203和BLB 204。存储器单元200包含PMOS晶体管208a-b和NMOS晶体管206a-d。晶体管208a和206c彼此耦接且定位于电源电压CVDD 204与接地之间以形成反相器。类似地，晶体管208b和206d耦接在CVDD 220和接地之间以形成第二反相器。

[0017] 两个反相器彼此交叉耦接。存取晶体管206a将第一反相器的输出端连接到位线BL 203。类似地，存取晶体管206b将第二反相器的输出端连接到位线条204。字线202连接至存取晶体管206a和存取晶体管206b的栅极控制件以响应于图1中绘示的字线驱动器104在读取/写入操作期间选择性地将反相器的输出端耦接到位线203、204。在读取操作期间，反相器驱动位线203、反相器驱动位线204处的互补电压电平。

[0018] 存储器单元200的交叉耦接反相器提供标示逻辑值0和逻辑值1的两个稳定电压状态。金属-氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOSFET)通常用作存储器单元200中的晶体管。在一些实施例中，多于或少于6个的晶体管可用于实施存储器单元200。如下文将进一步所论述，将可变位线预充电电路120连接到位线203、204且提供对位线预充电值的控制。

[0019] 图3示出存储器装置100的其它方面。在一些实施例中，存储器单元阵列110包含以列-行配置布置的多个存储器单元200，其中每一列具有位线203和位线条204，且每一行具有字线202。更确切地说，每一列的位线203、位线204分别地耦接到安置于所述列中的多个存储器单元200，且在所述列中的每一个存储器单元200布置于不同行上且耦接到相应(不同)字线202。也就是说，存储器单元阵列110的每个存储器单元200耦接到存储器单元阵列110的一列的位线203、存储器单元阵列110的一列的位线条204以及存储器单元阵列110的一行的字线202。在一些实施例中，位线203和位线条204垂直地平行布置且字线202水平地平行布置(即，垂直于位线203、位线204)。存储器单元200中的每一个连接到CVDD电压端子和VSS电压端子。

[0020] 为提高存储器单元稳定性且提高单元数据存取速度，通常将存储器单元位线预充电到预定电平。在存取单元数据之前，位线预充电可以通过以预定电压电平对位线进行预充电来增加单元数据(1,0)的存取时间，所述预定电压电平通常为电源电压电平CVDD。当字线202WL接通以存取存储器阵列110的所需单元200时，预充电电压电平应足够高以提供符合要求的单元稳定性(即，维持单元状态而不翻转)。

[0021] 如上文所提到，先前实施方案通常使用等于单元电压电平CVDD的预充电电压电平(“VBLPCH”)。然而，当字线202激活时，即使VBLPCH处于较低电压电平，存储器单元200通常是稳定的。在本公开中，其中当字线202激活时存储器单元存取仍然是稳定的最低VBLPCH电压电平被称作VBLPCH_stable。

[0022] 因此，VBLPCH可能比CVDD少一些量。由于以低于CVDD的VBLPCH电平对位线预充电是可接受的，所以将位线预充电到CVDD(或明显高于VBLPCH_stable)使用比必需更多的有功功率。在本文公开的一些实例中，VBLPCH比CVDD少300mV，但VBLPCH与CVDD之间的其它电压差在本公开的范围内。

[0023] 根据本公开的各方面，各种实例利用在VBLPCH_stable与CVDD之间的范围内的VBLPCH电平对存储器阵列110的位线203、位线204进行预充电，因此通过使用较少有功功率对位线进行预充电节省了整体存储器装置100的功率。

[0024] 此外，在一些实例中，VBLPCH电压电平选择性地改变以提高位线203、位线204的预充电速度。举例来说，对于一些初始预定时间段，连接位线203、位线204以接收CVDD电压电平，使得位线203、位线204快速地开始升高到VBLPCH电平。然而，在位线203、位线204达到完全CVDD电平之前，将位线连接到较低电压电平，使得位线203、位线204预充电到较低VBLPCH电平。因此，位线203、位线204快速地充电持续预定时间段，同时连接到CVDD电压电平，但接着连接到较低VBLPCH电平。由于位线预充电到较低电压电平，但基于与较高CVDD电压的连接而快速地充电，所以位线203、位线204可比预充电到完全CVDD电压电平时更快的预充电。

[0025] 因此，如上文所提到，将存储器单元200连接到CVDD电压端子以便在CVDD电平下操作。可变位线预充电电路120也耦接到CVDD端子，且配置成将位线202、位线203预充电到VBLPCH电平，所述VBLPCH电平低于CVDD电压电平。更确切地说，预充电晶体管320具有连接到位线预充电条BLPCHB线310的栅极端子。当BLPCHB信号变低时，预充电晶体管320接通以将位线203、位线204连接到通过可变位线预充电电路120输出的VBLPCHG信号。

[0026] 在一些实例中，可变位线预充电电路120配置成选择性地将位线203、位线204直接地连接到CVDD端子持续预定时间段。举例来说，在开始预充电操作时，可连接位线203、位线204到以接收CVDD电压，以提高预充电速度。

[0027] 图4示出存储器装置100的实例的其它方面，包含可变位线预充电电路120的实施例。在图4中绘示的实例中，位线预充电电路120包含配置成选择性地改变VBLPCH电压电平的多个电源头。在所示实例中，预充电电路120包含四个电源头400、401、402、403。在其它实施例中，可采用更多或更少的电源头。电源头400、电源头401、电源头402、电源头403中的每一个包含开关410、开关411、开关412、开关413，所述开关配置成选择性地将多个位线连接到电源电压端子CVDD。在所示实施例中，开关410、开关411、开关412、开关413为PMOS晶体管，所述PMOS晶体管具有配置成例如从图1中绘示的预充电控制器122中接收控制信号的栅极端子。在图4的实例中，晶体管410、晶体管411、晶体管412、晶体管413的栅极端子连接到微调位线控制线312，以接收相应微调位线预充电控制信号TBLPCH<0:3>。

[0028] 在图4的实例中，第四电源头403的开关413配置成选择性地将位线203、位线204直接地连接到CVDD端子，使得CVDD电压电平施加到位线203、位线204，例如以用于高速操作。此外，其它电源头400、电源头401、电源头402包含连接到相应开关410、开关411、开关412的相应微调装置420、微调装置421、微调装置422。操作这些开关410、开关411、开关412以通过微调装置420、微调装置421、微调装置422选择性地将位线203、位线204连接到CVDD端子。以这种方式，较低电压电平施加到位线203、位线204，使得将位线203、位线204预充电到VBLPCH电压电平，所述VBLPCH电压电平低于CVDD。

[0029] 在一些实施例中，将开关致动(例如通过预充电控制器122)持续预定时间段，使得各个电源头400、电源头401、电源头402、电源头403选择性地将CVDD电压连接到VBLCH输出端子以实现VBLCH电压电平。举例来说，可以操作第四电源头403的开关413持续第一预定时间段以首先将较高电压电平施加到位线203、位线204以实现更快的预充电。在电源头400、电源头401、电源头402的开关410、开关411、开关中的一个或多个之前断开开关413，使得通过预充电电路120输出小于CVDD的电压电平。

[0030] 在所示实施例中，微调装置420、微调装置421、微调装置422为二极管。更确切地说，在一些实施例中，微调装置420、微调装置421、微调装置422为二极管连接的PMOS晶体管。此外，在一些实施方案中，采用不同类型的二极管。举例来说，电压阈值类型可在二极管420、二极管421、二极管422当中不同，其中采用一个或多个不同电压阈值二极管。取决于特定要求，一个或多个标准阈值电压(Standard Threshold Voltage，SVT)、低阈值电压(Low Threshold Voltage，LVT)和/或超低阈值电压(Ultra Low Threshold Voltage，ULVT)装置可以各种组合使用。

[0031] 图5示出与存储器装置100的操作相关联的各种波形。结合图4参看图5，图5绘示字线202上的字线信号510、BLPCHB线310上输出的位线预充电条BLPCHB信号512、位线信号514、位线条信号516、第四电源头403的微调位线控制线312上的TBLPCH<3>信号518以及第一电源头400的微调位线控制线312上的TBLPCH<0>信号520的波形。TBLPCH<0>信号控制晶体管410以通过二极管420选择性地将VBLPCH线连接到CVDD电压，因此向VBLPCH线提供低于CVDD的电压。为简单起见，图5仅分别地示出TBLPCH<0>的波形518和和TBLPCH<3>信号的波形520。应理解TBLPCH<1:2>信号中的一个多个也将适用于实现所需预充电电压电平。

[0032] 在字线确证信号510变低之后，BLPCHB信号512变低以开始位线预充电。响应于BLPCHB信号512变低，TBLPCH<0>信号518和TBLPCH<3>信号520变低以接通晶体管410、晶体管413，从而将位线203、位线204连接到CVDD电压端子。TBLPCH<3>信号接通晶体管413以将位线203、位线204直接地连接到完全CVDD电压以供对位线203、位线204快速预充电，如由对应位线波形514、位线波形516所绘示。应注意，TBLPCH<3>信号520保持较低仅持续预定时间，使得CVDD电压仅施加到位线203、位线204持续有限时间段。TBLPCH<0>信号518保持较低以通过微调装置420将位线203、位线204连接到CVDD电压端子，使得根据需要施加较低预充电电压，以实现所需的低于如

[0033] 图5中所绘示的CVDD电压电平524的VBLPCH电压电平522。

[0034] 图6是示出根据所公开实施例的实例预充电方法600的各方面的流程图。方法600在操作610处开始。在操作612处，将例如CVDD的电源电压直接地连接到存储器阵列110的位线203、位线204持续预定时间段，如在决策框614中所确定。如上文所提到，在图4中绘示的实例中，这可通过确证TBLPCH<3>信号激活晶体管413持续第一预定时间段以将位线203、位线204直接地连接到CVDD电压端子持续第一预定时间段来实现。在第一预定时间段结束时，位线203、位线204例如通过TBLPCH<3>信号变高而在操作616处与CVDD端子断开连接。

[0035] 在操作620处，通过一个或多个微调装置420、421、422将电源电压CVDD连接到存储器阵列110的位线203、位线204持续第二预定时间段，如在决策框622中所确定。这可以通过确证TBLPCH<0:2>信号中的一个或多个激活所需晶体管410、411、412持续第二预定时间段以通过微调装置420、微调装置421、微调装置422将位线203、位线204连接到CVDD电压端子以使得比CVDD更低的电压施加到位线203、位线204持续第二预定时间段来实现。在第二预定时间段结束时，TBLPCH<0:2>信号变高以在操作624处从预充电电压断开位线203、位线204，从而使得位线203、位线204以小于电源电压CVDD的预充电电压VBLPCH预充电。

[0036] 在一些实例中通过位单元稳定性来确定VBLPCH的电压电平。图7示出用于确定VBLPCH电平的方法700的实例。在操作710处，VBLPCH初始地设定在CVDD电平下。在操作712处操作存储器单元200以测试单元在电流VBLPCH电平下的稳定性。在决策框714中如果单元是稳定的(其不“翻转”输出值)，那么在操作716处将VBLPCH电平降低一些预定量且重复所述方法。在决策框714中如果单元翻转或换句话说确定为不稳定，那么VBLPCH_stable电平已确定。如上文所提到，VBLPCH_stable电平为其中单元不稳定或翻转的电压电平。在操作720处，将VBLPCH_stable电压电平增加预定量以将VBLPCH电压电平设定处于高于其中单元不稳定的VBLPCH_stable电平的预定量。换句话说，将VBLPCH电平设定处于其中单元不翻转或稳定的电平下。

[0037] 在一些实例中，其中重复随机抽样的各种测试算法(例如蒙特-卡罗(monte-carlo)测试)用于检查单元翻转。如果阵列110的存储器单元200不翻转，那么VBLPCH降低10mV且重复分析。在其它实施方案中，VBLPCH降低5-15mV。一旦观测到存储器单元翻转，则VBLPCH_stable电压增加20mV以设定VBLPCH电压电平高于其中观测到翻转的电平。在其它实例中，VBLPCH_stable电压增加10-30mV；其它值在本公开的范围内。

[0038] 因此，本公开的各方面提供在更低电压下的位线预充电，从而节省存储器装置的电力使用，同时允许快速预充电。所公开的实施例包含具有带连接到存储器单元的位线的存储器单元阵列的存储器装置。电源电压输入端子配置成接收处于第一电压电平的电源电压以在第一电压电平下操作存储器单元。位线预充电电路具有配置成接收处于第一电压电平的电源电压的输入端子。位线预充电电路配置成将位线预充电到低于第一电压电平的第二电压电平。

[0039] 根据一些实施例，其中所述位线预充电电路配置成选择性地将所述多个位线直接地连接到所述电源电压端子持续一预定时间段。

[0040] 根据一些实施例，其中所述位线预充电电路包含配置成选择性地改变所述第二电压电平的多个电源头。

[0041] 根据一些实施例，其中所述电源头中的每一个包含配置成选择性地将所述多个位线连接到所述电源电压端子的开关。

[0042] 根据一些实施例，其中所述多个电源头包含具有配置成选择性地将所述多个位线直接地连接到所述电源电压端子的第一开关的第一电源头，以及其中所述多个电源头包含具有微调装置以及第二开关的第二电源头，所述第二开关配置成通过所述微调装置选择性地将所述多个位线连接到所述电源电压端子。

[0043] 根据一些实施例，所述的存储器装置，其另外包括预充电控制器，所述预充电控制器配置成致动所述第一开关以选择性地将所述多个位线直接地连接到所述电源电压端子持续第一预定时间段，以及致动所述第二开关以通过所述微调装置选择性地将所述多个位线连接到所述电源电压端子持续短于所述第一预定时间段的第二预定时间段。

[0044] 根据一些实施例，所述的存储器装置，其另外包括多个所述第二电源头。

[0045] 根据一些实施例，其中所述电源头的所述开关包含PMOS晶体管。

[0046] 根据一些实施例，其中所述微调装置包含二极管。

[0047] 根据一些实施例，其中所述二极管包括二极管连接的PMOS晶体管。

[0048] 根据其它所公开实施例，位线预充电电路包含配置成接收处于第一电压电平的电源电压的输入端子。输出端子配置成将预充电电压输出到存储器阵列的多个位线。第一电源头具有配置成选择性地将输出端子连接到输入端子的第一开关，且第二电源头具有微调装置和配置成通过微调装置选择性地将输出端子连接到输入端子的第二开关。

[0049] 根据一些实施例，一种位线预充电电路，包括：输入端子，配置成接收处于第一电压电平的电源电压；输出端子，配置成将预充电电压输出到存储器阵列的多个位线；第一电源头，具有配置成选择性地将所述输出端子连接到所述输入端子的第一开关；以及第二电源头，具有微调装置以及配置成通过所述微调装置选择性地将所述输出端子连接到所述输入端子的第二开关。

[0050] 根据一些实施例，所述的预充电电路，另外包括多个所述第二电源头。

[0051] 根据一些实施例，所述的预充电电路，另外包括预充电控制器，所述预充电控制器配置成致动所述第一开关以选择性地将所述输出端子直接地连接到所述输入端子持续第一预定时间段，以及致动所述第二开关以通过所述微调装置选择性地将所述输出端子连接到所述输入端子持续短于所述第一预定时间段的第二预定时间段。

[0052] 根据一些实施例，其中所述微调装置包含二极管连接的晶体管。

[0053] 根据一些实施例，其中所述第一开关以及所述第二开关各自包含PMOS晶体管。

[0054] 根据又其它所公开实施例，用于对存储器阵列的位线进行预充电的方法包含将电源电压连接到存储器阵列的多个位线持续第一预定时间段。电源电压通过微调装置连接到位线持续短于第一预定时间段的第二预定时间段，以便以小于电源电压的预充电电压对位线进行预充电。

[0055] 根据一些实施例，一种用于对存储器阵列的位线进行预充电的方法，包括：将电源电压连接到存储器阵列的多个位线持续第一预定时间段；以及通过微调装置将所述电源电压连接到所述位线持续短于所述第一预定时间段的第二预定时间段，以便以小于所述电源电压的预充电电压对所述位线进行预充电。

[0056] 根据一些实施例，所述的预充电方法，另外包括通过确定其中所述存储器阵列的存储器单元的操作是稳定的电压电平来设定所述预充电电压。

[0057] 根据一些实施例，其中确定其中所述存储器阵列的存储器单元的操作是稳定的所述电压电平包含在逐渐更低的电压电平下操作所述存储器阵列直到侦测到所述存储器阵列的不稳定性。

[0058] 根据一些实施例，其中确定所述存储器阵列的存储器单元的操作是稳定的所述电压电平包含将其中所述存储器阵列不稳定的所述电压电平增加一预定量。

[0059] 根据一些实施例，其中将所述电源电压连接到所述多个位线包含操作连接于所述电源电压与所述位线之间的多个开关以选择性地将所述电源电压连接到所述多个位线。

[0060] 前文概述若干实施例的特征以使得本领域的技术人员可更好地理解本公开的各方面。所属领域的技术人员应了解，其可以易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或获得相同优势的其它制程和结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代和更改。

标题	发布/更新时间	阅读量
磁存储器-专利编号CN110890117A	2020-05-11	785
存储器装置-专利编号CN106531219B	2020-05-13	663
存储器设备-专利编号CN107833590A	2020-05-13	980
存储器件-专利编号CN104239265A	2020-05-12	233
磁存储器-专利编号CN110895951A	2020-05-11	976
存储器-专利编号CN1627437A	2020-05-11	86
存储器-专利编号CN1204506C	2020-05-11	431
存储器-专利编号CN1403928A	2020-05-12	890
磁存储器和存储器系统-专利编号CN108091358A	2020-05-12	861
存储器装置-专利编号CN109542334A	2020-05-13	95

存储器装置

存储器装置

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式