整流二极管专利检索-整流二极管二极管电子零件及设备专利检索查询-专利查询网

积极推动地理标志专门立法

2022-03-10 地理标志，立法，知识产权
保护知识产权是对创新最大的激励

2022-03-10 保护知识产权，创新，激励
谢商华：加快制定知识产权基本法

2022-03-10 知识产权基本法
擦亮“双奥之城”品牌

2022-03-10 双奥，知识产权
让冰雪运动“热”力全开

2022-03-10 冰雪运动，知识产权
携手共奋进　走好强国路

2022-03-10 强国，知识产权
坚持创新引领　方能稳中求进

2022-03-10 创新，稳中求进，知识产权
答好“两张卷” 奋进新征程

2022-03-10 知识产权
专家解读政府工作报告中的创新和知识产权相关部署

2022-03-10 政府工作报告，创新，知识产权
今年政府工作报告指出：加强知识产权保护和运用

2022-03-10 政府工作报告，知识产权保护

整流二极管

阅读：878发布：2020-05-11

IPRDB可以提供整流二极管专利检索，专利查询，专利分析的服务。并且本发明所公开的一种整流二极管，包括N+衬底层、叠加在N+衬底层上的N-漂移层和掺杂在N-漂移层上的P型沟道层，P型沟道层上通过掺杂若干个N+电荷隔离存储层后在N+电荷隔离存储层下方形成电荷存储区。其通过在P型沟道层中掺杂N+电荷隔离存储层，来改善二极管的反向恢复特性，并且解决了在RCD吸收电路使用工作时温度上升较高，干扰其它电路运行的技术问题。，下面是整流二极管专利的具体信息内容。

权利要求

1.一种整流二极管，包括N+衬底层、叠加在N+衬底层上的N-漂移层和掺杂在N-漂移层上的P型沟道层，其特征在于，P型沟道层上掺杂若干个N+电荷隔离存储层。

2.根据权利要求1所述的整流二极管，其特征在于，N+电荷隔离存储层设置掺杂四个在P型沟道层上，并且四个N+电荷隔离存储层相互之间同等距离间隔。

3.根据权利要求1或2所述的整流二极管，其特征在于，N-漂移层的顶面、P型沟道层的顶面、N+电荷隔离存储层的顶面三者拼合成的面上附着有钝化层。

4.根据权利要求1或2所述的整流二极管，其特征在于，P型沟道层的顶面、N+电荷隔离存储层的顶面两者拼合成的面上镀有金属层。

5.根据权利要求3所述的整流二极管，其特征在于，P型沟道层的顶面、N+电荷隔离存储层的顶面两者拼合成的面上镀有金属层。

6.一种整流二极管的制作工艺，其特征在于，具体制作步骤如下：S1.在整个硅片表面进行氧化形成氧化层；

S2.在硅片上通过光刻形成P型沟道层，并将P型沟道层上的氧化层刻蚀去除；

S3.P型沟道层上注入硼后，其表面形成离子注入层；

S4.将离子注入层往硅片中进行高温推结，形成方块电阻的P型沟道层；

S5.对整个硅片进行再次氧化形成二次氧化层，并在P型沟道层上附着形成二次氧化层；

S6.在P型沟道层上再次进行光刻形成多个N+电荷隔离存储层；

S7.对多个N+电荷隔离存储层进行掺杂磷，在其表面形成掺杂层；

S8.P型沟道层和N+电荷隔离存储层的正面进行金属化处理，在其正面形成金属层；

S9.对N+电荷隔离存储层表面的磷掺杂层杂质进行高温推结，形成方块电阻的N+电荷隔离存储层掺杂区块；

S10.在金属层上通过光刻腐蚀形成接触孔。

7.根据权利要求6所述的整流二极管制作工艺，其特征在于，掺杂层的形成通过N+电荷隔离存储层直接与三氯氧磷进行进行化学反应而形成，或者N+电荷隔离存储层内注入三氯氧磷而形成。

8.根据权利要求6所述的整流二极管制作工艺，其特征在于，步骤S4中的方块电阻为

10-600Ω/□的方块电阻，结深为5-40um。

9.根据权利要求6所述的整流二极管制作工艺，其特征在于，步骤S9中的方块电阻为

0.35-20Ω/□的方块电阻，结深为1-20um。

说明书全文

整流二极管

技术领域

[0001] 本发明涉及一种功率半导体器件技术领域，尤其是一种整流二极管。

背景技术

[0002] 普通整流二极管具有单向导电性，在常规(如整流桥位置)使用，这种二极管的特性已经能满足使用要求。而在一些特殊应用领域，如RCD吸收线路，由于器件工作在高频段，用普通整流二极管容易出现温度升高，并且使得电路工作时会对周边的其他电子产品的电路造成干扰，如传导干扰和辐射干扰等的技术问题。

[0003] 基于上述缺陷，发明人经过长期研究改进，研发出了一种改善二极管反向恢复的整流二极管。

发明内容

[0004] 本发明的目的是为了解决上述技术的不足而设计的一种通过改善二极管的反向恢复特性来提升使用性能的整流二极管。

[0005] 本发明所设计的整流二极管，包括N+衬底层、叠加在N+衬底层上的N-漂移层和掺杂在N-漂移层上的P型沟道层，P型沟道层上通过掺杂若干个N+电荷隔离存储层后在N+电荷隔离存储层下方形成电荷存储区。

[0006] 进一步优选，N+电荷隔离存储层设置掺杂四个在P型沟道层上，并且四个N+电荷隔离存储层相互之间同等距离间隔。

[0007] 进一步优选，N-漂移层的顶面、P型沟道层的顶面、N+电荷隔离存储层的顶面三者拼合成的面上附着有钝化层，钝化层可以是二氧化硅层。

[0008] 进一步优选，P型沟道层的顶面、N+电荷隔离存储层的顶面两者拼合成的面上镀有金属层。

[0009] 一种整流二极管制作工艺，具体制作步骤如下：

[0010] S1.在整个硅片表面进行氧化形成氧化层；

[0011] S2.在硅片上通过光刻形成P型沟道层，并将P型沟道层上的氧化层刻蚀去除；

[0012] S3.P型沟道层上注入硼后，其表面形成离子注入层；

[0013] S4.将离子注入层往硅片中进行高温推结，形成方块电阻的P型沟道层；

[0014] S5.对整个硅片进行再次氧化形成二次氧化层，并在P型沟道层上附着形成二次氧化层；

[0015] S6.在P型沟道层上再次进行光刻形成多个N+电荷隔离存储层；

[0016] S7.对多个N+电荷隔离存储层进行掺杂磷，在其表面形成掺杂层；

[0017] S8.P型沟道层和N+电荷隔离存储层的正面进行金属化处理，在其正面形成金属层；

[0018] S9.对N+电荷隔离存储层表面的磷掺杂层杂质进行高温推结，形成方块电阻的N+电荷隔离存储层掺杂区块；

[0019] S10.在金属层上通过光刻腐蚀形成接触孔。

[0020] 进一步优选，掺杂层的形成通过N+电荷隔离存储层直接与三氯氧磷进行进行化学反应而形成，或者N+电荷隔离存储层内注入三氯氧磷而形成。

[0021] 进一步优选，步骤S4中的方块电阻为10-600Ω/□的方块电阻，结深为5-40um。

[0022] 进一步优选，步骤S9中的方块电阻为0.35-20Ω/□的方块电阻，结深为1-20um。

[0023] 本发明所设计的整流二极管，通过在P型沟道层中掺杂N+电荷隔离存储层，来改善二极管的反向恢复特性，并且解决了在RCD吸收电路使用工作时温度上升较高，干扰其它电路运行的技术问题。

附图说明

[0024] 图1是实施例1的整体结构示意。

[0025] 图中，N+衬底层1、N-漂移层2、P型沟道层3、N+电荷隔离存储层4、钝化层5、金属层6。

具体实施方式

[0026] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

[0027] 实施例1：

[0028] 如图1所示，本实施例所描述的整流二极管，包括N+衬底层1、叠加在N+衬底层上的N-漂移层2和掺杂在N-漂移层2上的P型沟道层3，P型沟道层3上掺杂设置有若干个N+电荷隔离存储层4，并在N+电荷隔离存储层4下方形成电荷存储区，电荷存储区内具有较多的电荷存在。在二极管关断的过程中，该电荷存储区域的电荷通过N+电荷隔离存储层进行泄放，从而优化了二极管的关断特性。

[0029] 本实施例中，N+电荷隔离存储层4设置掺杂四个在P型沟道层上3，并且四个N+电荷隔离存储层4相互之间同等距离间隔。

[0030] 本实施例中，N-漂移层2的顶面、P型沟道层3的顶面、N+电荷隔离存储层5的顶面三者拼合成的面上附着有钝化层5。其中钝化层5可以是二氧化硅层，该钝化层用于保护PN结，降低PN结漏电，以达到稳定击穿的目的。

[0031] 本实施例中，P型沟道层3的顶面、N+电荷隔离存储层4的顶面两者拼合成的面上镀有金属层6。金属层可以是镀镍层或者镀金层，其作用是芯片组装的时候提供金属焊接区，以便于芯片组装。

[0032] 上述结构的二极管，由于N+电荷隔离存储层的存在，在二极管导通之后，N+电荷隔离存储层中会存储比较多的电荷，这些电荷在二极管由正向导通切换到反向截止的过程中，可以延缓该切换时间，从而改善了二极管的反向恢复特性。RCD线路是为了解决电感漏感能量泄放，此时线路工作在高频状态。彻底解决普通二极管会在不停从导通-截止-导通-截止状态切换过程中，关断损耗大，切换过程较快而引起普通二极管温升高和整机的EMI的技术问题。而采用带N+电荷隔离存储层结构的二极管，导通-截止-导通-截止状态变换过程中关断损耗小，同时切换过程平滑。所以二极管的温升低，整机EMI也得到改善。

[0033] 实施例2：

[0034] 本实施例所描述的一种整流二极管制作工艺，基于图1所示的二极管结构进行制作，具体制作步骤如下：

[0035] S1.在整个硅片表面进行氧化形成氧化层，氧化时将硅片在温度600摄氏度下进行长达360分钟的氧化操作；

[0036] S2.在硅片上通过光刻形成P型沟道层，并将P型沟道层上的氧化层刻蚀去除；去除时，将硅片在150度的温度下烘烤15分钟，然后在氧化层上匀胶形成胶厚1.5um的胶层，再进行曝光、显影、烘烤、腐蚀，最后在去除胶层的过程中去除氧化层；其中胶只是做光刻腐蚀的掩蔽，是层有机物，所以在腐蚀结束后要把它去除。

[0037] S3.P型沟道层上注入硼后，其表面形成离子注入层；硼注入的量为120kev，1E14剂量，从而形成薄型的离子注入层。硼注入的作用是形成P型沟道层的掺杂物质。

[0038] S4.将离子注入层往硅片中进行高温推结，具体推结时，先将硅片清洗，然后在温度1255摄氏度的情况下推结8h，形成方块电阻的P型沟道层；

[0039] S5.对整个硅片进行再次氧化形成二次氧化层，并在P型沟道层上附着形成二次氧化层；其二次养护层主要对N+电荷隔离存储层做局部掩蔽，二次氧化层厚度为0.5um。

[0040] S6.在P型沟道层上再次进行光刻形成多个N+电荷隔离存储层；

[0041] S7.对多个N+电荷隔离存储层进行掺杂磷，在其表面形成掺杂层；以完成N+电荷隔离存储层的形成。

[0042] S8.P型沟道层和N+电荷隔离存储层的正面进行金属化处理，在其正面形成金属层；

[0043] S9.对N+电荷隔离存储层表面的磷掺杂层杂质进行高温推结，形成方块电阻的N+电荷隔离存储层掺杂区块；

[0044] S10.在金属层上通过光刻腐蚀形成接触孔。

[0045] S11，在大批量生产时先对制作设备上的整批二极管进行统一检测，然后对每一个硅片上管芯进行切割，从而使每一个二极管分离形成一个整流二极管的器件。

[0046] 本实施例中，掺杂层的形成通过N+电荷隔离存储层直接与三氯氧磷进行进行化学反应而形成，或者N+电荷隔离存储层内注入三氯氧磷而形成。

[0047] 本实施例中，步骤S4中的方块电阻为10Ω/□的方块电阻，结深为5um，其为了便于形成N+电荷隔离存储层而设置。

[0048] 本实施例中，步骤S9中的方块电阻为0.35Ω/□的方块电阻，结深为1um。使得N+电荷隔离存储层的形成后的性能较佳。

[0049] 上述结构工艺步骤制成的二极管，由于N+电荷隔离存储层的存在，在二极管导通之后，N+电荷隔离存储层中会存储比较多的电荷，这些电荷在二极管由正向导通切换到反向截止的过程中，可以延缓该切换时间，从而改善了二极管的反向恢复特性；在导通-截止-导通-截止状态变换过程中关断损耗小，同时切换过程平滑。所以二极管的温升低，整机EMI也得到改善。

[0050] 实施例3：

[0051] 本实施例所描述的一种整流二极管制作工艺，基于图1所示的二极管结构进行制作，具体制作步骤如下：

[0052] S1.在整个硅片表面进行氧化形成氧化层，氧化时将硅片在温度900摄氏度下进行长达360分钟的氧化操作；

[0053] S2.在硅片上通过光刻形成P型沟道层，并将P型沟道层上的氧化层刻蚀去除；去除时，将硅片在150度的温度下烘烤15分钟，然后在氧化层上匀胶形成胶厚2um的胶层，再进行曝光、显影、烘烤、腐蚀，最后在去除胶层的过程中去除氧化层；其中胶只是做光刻腐蚀的掩蔽，是层有机物，所以在腐蚀结束后要把它去除。

[0054] S3.P型沟道层上注入硼后，其表面形成离子注入层；硼注入的量为120kev，1E14剂量，从而形成薄型的离子注入层。

[0055] S4.将离子注入层往硅片中进行高温推结，具体推结时，先将硅片清洗，然后在温度1255摄氏度的情况下推结8h，形成方块电阻的P型沟道层；

[0056] S5.对整个硅片进行再次氧化形成二次氧化层，并在P型沟道层上附着形成二次氧化层；其二次养护层主要对N+电荷隔离存储层做局部掩蔽，二次氧化层厚度为1um。

[0057] S6.在P型沟道层上再次进行光刻形成多个N+电荷隔离存储层；

[0058] S7.对多个N+电荷隔离存储层进行掺杂磷，在其表面形成掺杂层；

[0059] S8.P型沟道层和N+电荷隔离存储层的正面进行金属化处理，在其正面形成金属层；

[0060] S9.对N+电荷隔离存储层表面的磷掺杂层杂质进行高温推结，形成方块电阻的N+电荷隔离存储层掺杂区块；

[0061] S10.在金属层上通过光刻腐蚀形成接触孔。

[0062] S11，在大批量生产时先对制作设备上的整批二极管进行统一检测，然后对每一个硅片上管芯进行切割，从而使每一个二极管分离形成一个整流二极管的器件结构。

[0063] 本实施例中，掺杂层的形成通过N+电荷隔离存储层直接与三氯氧磷进行进行化学反应而形成，或者N+电荷隔离存储层内注入三氯氧磷而形成。

[0064] 本实施例中，步骤S4中的方块电阻为300Ω/□的方块电阻，结深为20um。其为了便于形成N+电荷隔离存储层而设置。

[0065] 本实施例中，步骤S9中的方块电阻为8Ω/□的方块电阻，结深为10um。使得N+电荷隔离存储层的形成后的性能较佳。

[0066] 上述结构工艺步骤制成的二极管，由于N+电荷隔离存储层的存在，在二极管导通之后，N+电荷隔离存储层中会存储比较多的电荷，这些电荷在二极管由正向导通切换到反向截止的过程中，可以延缓该切换时间，从而改善了二极管的反向恢复特性；在导通-截止-导通-截止状态变换过程中关断损耗小，同时切换过程平滑。所以二极管的温升低，整机EMI也得到改善。

[0067] 实施例4：

[0068] 本实施例所描述的一种整流二极管制作工艺，基于图1所示的二极管结构进行制作，具体制作步骤如下：

[0069] S1.在整个硅片表面进行氧化形成氧化层，氧化时将硅片在温度1150摄氏度下进行长达360分钟的氧化操作；

[0070] S2.在硅片上通过光刻形成P型沟道层，并将P型沟道层上的氧化层刻蚀去除；去除时，将硅片在150度的温度下烘烤15分钟，然后在氧化层上匀胶形成胶厚3um的胶层，再进行曝光、显影、烘烤、腐蚀，最后在去除胶层的过程中去除氧化层；其中胶只是做光刻腐蚀的掩蔽，是层有机物，所以在腐蚀结束后要把它去除。

[0071] S3.P型沟道层上注入硼后，其表面形成离子注入层；硼注入的量为120kev，1E14剂量，从而形成薄型的离子注入层。

[0072] S4.将离子注入层往硅片中进行高温推结，具体推结时，先将硅片清洗，然后在温度1255摄氏度的情况下推结8h，形成方块电阻的P型沟道层；

[0073] S5.对整个硅片进行再次氧化形成二次氧化层，并在P型沟道层上附着形成二次氧化层；其二次养护层主要对N+电荷隔离存储层做局部掩蔽，二次氧化层厚度为2um。

[0074] S6.在P型沟道层上再次进行光刻形成多个N+电荷隔离存储层；

[0075] S7.对多个N+电荷隔离存储层进行掺杂磷，在其表面形成掺杂层；

[0076] S8.P型沟道层和N+电荷隔离存储层的正面进行金属化处理，在其正面形成金属层；

[0077] S9.对N+电荷隔离存储层表面的磷掺杂层杂质进行高温推结，形成方块电阻的N+电荷隔离存储层掺杂区块；

[0078] S10.在金属层上通过光刻腐蚀形成接触孔。

[0079] S11，在大批量生产时先对制作设备上的整批二极管进行统一检测，然后对每一个硅片上管芯进行切割，从而使每一个二极管分离形成一个整流二极管的器件结构。

[0080] 本实施例中，掺杂层的形成通过N+电荷隔离存储层直接与三氯氧磷进行进行化学反应而形成，或者N+电荷隔离存储层内注入三氯氧磷而形成。

[0081] 本实施例中，步骤S4中的方块电阻为600Ω/□的方块电阻，结深为40um。其为了便于形成N+电荷隔离存储层而设置。

[0082] 本实施例中，步骤S9中的方块电阻为20Ω/□的方块电阻，结深为20um。使得N+电荷隔离存储层的形成后的性能较佳。

[0083] 上述结构工艺步骤制成的二极管，由于N+电荷隔离存储层的存在，在二极管导通之后，N+电荷隔离存储层中会存储比较多的电荷，这些电荷在二极管由正向导通切换到反向截止的过程中，可以延缓该切换时间，从而改善了二极管的反向恢复特性；在导通-截止-导通-截止状态变换过程中关断损耗小，同时切换过程平滑。所以二极管的温升低，整机EMI也得到改善。

[0084] 本发明不局限于上述最佳实施方式，任何人在本发明的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本申请相同或相近似的技术方案，均落在本发明的保护范围之内。

标题	发布/更新时间	阅读量
二极管整流器-专利编号CN104218822A	2020-05-12	675
一种整流二极管-专利编号CN110164842A	2020-05-11	71
整流二极管结构-专利编号CN104037141B	2020-05-12	478
一种整流二极管-专利编号CN110277928A	2020-05-11	691
整流二极管结构-专利编号CN104037141A	2020-05-11	383
整流二极管-专利编号CN110148633A	2020-05-11	878
一种整流二极管-专利编号CN106816476A	2020-05-12	553
整流二极管-专利编号CN202454561U	2020-05-13	274
整流二极管-专利编号CN201752001U	2020-05-13	193
整流二极管-专利编号CN210296386U	2020-05-13	931

整流二极管

整流二极管

技术领域

背景技术

发明内容

附图说明

具体实施方式

IPRDB

热门服务

关于我们

友情链接

联系方式