一种采样保持器及采样保持方法

【技术领域】

本发明涉及模拟数字信号处理，具体涉及一种采样保持器及采样保持 方法。 【背景技术】

采样保持电路(采样保持器)又称为采样保持放大器。当对模拟信号进 行模拟/数字转换时，需要一定的转换时间，在这个转换时间内，模拟信号 要保持基本不变，这样才能保证转换精度。采样保持电路即为实现这种功 能的电路。

图la所示为一种传统采样保持电路，其中的电容Cs既是采样电容， 又是保持电容。在处于采样相（采样时间）时，开关控制运算放大器的输 入和输出短接，两输入也同时短接，与外部信号连接的开关导通，电容此 时采样外部信号电平。随后使输入输出短接的开关先断掉，接着连通两输 入的开关断掉，电容上存储的电平不再受外部信号影响。在保持相（保持 时间）时将电容直接连接到输出端，输出建立。这种方式建立时间短，但 仅能实现一倍放大。

图lb所示为另一种传统采样保持电路，其中一组的两个电容Cs是采 样电容，而另一组的两个电容Cf是保持电容。在采样相时，采样相时钟控 制开关将运算放大器的输入和输出短接，两输入也同时短接以产生共模地 电平，与外部信号连接的开关导通，两组电容此时同时采样外部信号电平。 随后使输入输出短接的开关先断掉，接着连通两输入的开关断掉，电容上 存储的电平不再受外部信号影响，同时采样电容和保持电容的采样端不再 连接在一起。在保持相时，采样电容电荷被置为零，同时保持电容接到输 出端，产生电荷转移并建立输出电平。这种结构能实现大于一倍的放大， 但建立时间因为受到电荷转移影响而相对较长。

由于应用需求的提升，作为对于整体性能影响极大的采样保持电路模 块面临苛刻的设计要求，高速度，高精度，高线性度，大的动态范围，低 电压电源供电和低功耗都成为设计的重要指标。而这些性能很大程度上又 取决于运算放大器，最终的结果就是运算放大器的设计参数要求极高，增益带宽积，压摆率，输出电压范围和功耗等参数的高指标使得设计变得困 难。而且在流片过程中一旦出现偏差，对性能的影响极大。

对传统的采样保持电路的苛刻的整体性能指标要求决定了运算放大 器本身的高标准，这种情况下，运算放大器需要同时满足高增益、高速度、 大输出范围等等因素的要求。而总的说来，为了达到这些设计目标，在运 算放大器设计上代价很大，困难不小。因此，需要寻求新的解决方案。 【发明内容】

本发明的主要目的就是解决现有技术中的问题，提供一种采样保持器 及采样保持方法，能够利用现有简单运算放大器模块来实现采样保持电路 中，对运放苛刻的高增益、高速度、大输出范围以及高精度与可靠性要求 的满足。

为实现上述目的，本发明提供一种采样保持器，其特征在于：包括第 一级采样保持电路和第二级采样保持电路，所述第一级采样保持电路的输 入正、负端接入外部信号，所述第一级采样保持电路的输出正、负端耦合 到所述第二级采样保持电路的输入正、负端，所述第一级采样保持电路具 有实现低于一倍数放大的第一级运算放大器，所述第二级采样保持电路具 有实现高于一倍数放大的第二级运算放大器，外部信号经由所述第一、二 级采样保持电路相配合的采样、保持以及放大作用后，从所述第二级采样 保持电路的输出正、负端输出。

所述第一级采样保持电路的输出正、负端分别与所述第二级采样保持 电路的输入正、负端直接连接，所述第二级采样保持电路的输入正、负端 之间串接有开关器件。

所述第一级采样保持电路还包括第一正采样电容、第一负采样电容、 第一正保持电容以及第一负保持电容；

所述第一正采样电容的一端以可控通断的方式与所述第一级采样保 持电路的第一输入端、所述第一级运算放大器的第一输出端耦合，另一端 与所述第一级运算放大器的第一输入端耦合并经所述第一正保持电容与

所述第一级运算放大器的第一输出端耦合；

所述第一负采样电容的一端以可控通断的方式与所述第一级采样保 持电路的第二输入端、所述第一级运算放大器的第二输出端耦合，另一端 与所述第一级运算放大器的第二输入端耦合并经所述第一负保持电容与 所述第一级运算放大器的第二输出端耦合；

所述第一正、负保持电容的两端可控制短接。所述第一级运算放大器的第一、第二输入端通过开关器件跨接。 所述第二级采样保持电路还包括第二正釆样电容、第二负采样电容、 第二正保持电容以及第二负保持电容；

所述第二正采样电容的一端与所述第一级运算放大器的第一输出端 耦合，另一端与所述第二级运算放大器的第一输入端、所述第二正保持电 容的一端耦合，并以可控通断的方式与所述第二级运算放大器第一输出端 耦合，所述第二正保持电容的另一端分别以可控通断的方式与所述第一级

运算放大器的第一输出端、第二级运算放大器的第一输出端耦合；

所述第二负采样电容的一端与所述第一级运算放大器的第二输出端 耦合，另一端与所述第二级运算放大器的第二输入端、所述第二负保持电 容的一端耦合，并以可控通断的方式与所述第二级运算放大器第二输出端 耦合，所述第二负保持电容的另一端分别以可控通断的方式与所述第一级 运算放大器的第二输出端、第二级运算放大器的第二输出端耦合。 所述第二级运算放大器的第一、第二输入端通过开关器件跨接。 所述低于一倍数放大为二分之一倍放大，所述高于一倍数放大为二倍 放大。

所述第一级运算放大器为套筒式单级全差分运算放大器，所述第二级 运算放大器为两级全差分运算放大器。

本发明同时提供一种采样保持方法，其特征在于：包括第一级采样保 持阶段和第二级采样保持阶段，第一级采样保持阶段中的保持时间对应于 第二级采样保持阶段中的采样时间，在所述第一级采样保持阶段中对外部 信号进行低于一倍数放大，在所述第二级采样保持阶段中对由上一阶段得 到的信号进行高于一倍数放大，两级信号放大倍数的叠合满足对外部信号 采样保持的幅度要求。

为第一级采样保持阶段分配的输出建立时间短于为第二级采样保持 阶段分配的输出建立时间。

第一级采样保持阶段的保持时间等于或者基本等于第二级采样保持 阶段的采样时间，且第一级采样保持阶段的采样时间等于或者基本等于第 二级采样保持阶段的保持时间。

所述第一级采样保持阶段中的采样时间按照以下方式结束：先将采样 电容的靠输出一侧的直流通路断开，接着将第一级运算放大器的第一、二 输入端的连接断开，然后再将采样电容的靠输入一侧的直流通路断开；所 述第二级采样保持阶段中的采样时间按照以下方式结束：先将采样电容的靠输出一侧的直流通路断开，接着将第二级运算放大器的第一、二输入端 的连接断开，.然后再将采样电容连接保持电容的直流通路断开。 本发明与现有技术相比的有益效果是：

本发明采用相配合的两级采样保持电路，由于第一级采样保持电路中 的第一级运算放大器采用单级套筒式结构，放大倍数低，着重于实现高速， 而第二级采样保持电路中的第二级运算放大器采用双级结构，以高倍数放 大，着重于实现高增益和大的输出范围。这样，就能通过两部分的协同工 作实现对采样保持电路整体性能的要求，从而避免了去设计高难度的运算 放大器，提高了电路整体的可靠性。

优选地，第一级运算放大器采用套筒式单级全差分运算放大器，第二 级运算放大器采用两级全差分运算放大器，套筒式单级运算放大器的速度 快，噪声小，结构简单，可靠性高，适用低电压设计，双级运算放大器增 益大，输出范围广，噪声小，结构简单，可靠性高，适用低电压设计，通 过本发明的这种结构设计，即可以实现以简单结构的运算放大器来满足采 样保持器设计的高要求。而且，两级运算放大器都是低噪声结构，从而也 在整体上保证了高线性度。

由于两部分以流水工作方式直接连接，并特别地，使得第一级的保持 时间等于第二级的采样时间，而第一级的采样时间等于第二部分的保持时 间，第一级由于低放大倍数和高速运算放大器，能在很短时间内建立起输 出，意味着其保持时间可以极短，而与之相对应，由于两部分电路之间的 直接连接，其RC (电阻电容）值极小，意味着第二级采样时间可以极短。 因此，可以把更多的时间分配到第一级的采样时间和第二级的保持时间， 从而保证了采样保持电路整体的高精度与可靠性。 【附图说明】

图la和图lb是现有技术电路原理图；

图2是本发明实施例的电路原理图；

图3是本发明实施例的电路时序图；

图4a和图4b是本发明第一级运算放大器的电路原理图；

图5a和图5b是本发明第二级运算放大器的电路原理图。

本发明的特征及优点将通过实施例结合附图进行详细说明。 【具体实施方式】

实施例一：

请参考图2，整个采样保持器分为两个部分：第一级采样保持电路和第二级采样保持电路。第一级采样保持电路和第二级采样保持电路通过时 序控制电路的控制，使第一级采样保持电路的采样相与第二级采样保持电 路的保持相相对应，而第一级采样保持电路的保持相与第二级采样保持电 路的采样相相对应，从而使两者协同工作。当第一级釆样保持电路处于采 样相时，其正负两输出端短接（不影响采样），第二级采样保持电路同时进 入保持相。当第一级采样保持电路处于保持相时，第二级采样保持电路采 样第一级的输出信号。两级之间形成流水线工作。

第一级采样保持电路由第一级运算放大器A1、外围四个电容和七个开 关组成。外围电容分别为第一正采样电容Clsp、第一负采样电容Clsn、第 一正保持电容Clhp以及第一负保持电容Clhn，外围七个开关采用CMOS (Complementary Metal-Oxide Semiconductor, 互补金属氧化半导体）开 关器件，包括二个开关ltt、 二个开关l以及一个开关lt。其中，第一正 采样电容Clsp和第一负采样电容Clsn的一端分别连接到第一级运算放大 器A1的第一、第二输入端，第一正采样电容Clsp的另一端经开关1与第 一级采样保持电路的输入正端耦合，同时经开关2与第一级运算放大器A1 的第一输出端耦合，第一负采样电容Clsn的另一端经开关1与第一级采样 保持电路的输入负端耦合，同时经开关2与第一级运算放大器Al的第二输 出端耦合。第一正保持电容Clhp和第一负保持电容Clhn则分别跨接在第 一级运算放大器A1的第一输入端、输出端和第二输入端、输出端之间。第 一正保持电容Clhp的两端并接开关ltt，第一负保持电容Clhn的两端并 接开关ltt。第一级运算放大器Al的第一、二输入端之间通过开关lt跨 接耦合，以使得在采样相时产生共模地。

开关控制信号控制与第一级采样保持电路的输入正端连接的开关1的 通断，以对外部信号Vip的输入进行控制，控制信号控制第一级采样保持 电路的输入负端连接的开关1的通断，以对外部信号Vin的输入进行控制， 另 一组开关2在开关控制信号作用下将第一正采样电容Cl sp和第一负采样 电容Clsn在保持相时分别跨接到第一级运算放大器Al的第一输入、输出 两端和第二输入、输出两端，两个开关ltt各受控制跨接第一正保持电容 Clhp和第一负保持电容Clhn的两端，实现采样相和保持相对第一级运算 放大器A1输入输出两端电容的充、放电。

本实施例的第一级运算放大器Al为套筒式单级全差分运算放大器， 其内部采用开关电容电路构建共模负反馈网络。第二级采样保持电路由第二级运算放大器A2、外围四个电容和七个开 关组成。第二级运算放大器A2采用一个简单的两级全差分运算放大器，外 围电容分别为第二正采样电容C2sp、第二负采样电容C2sn、第二正保持电 容C2hp以及第二负保持电容C2hn，外围七个开关包括二个开关2tt、 二个 开关2以及一个开关2t。其中，第二正采样电容C2sp的一端与第一级运 算放大器A1的第一输出端耦合，另一端与第二级运算放大器A2的第一输 入端、第二正保持电容C2hp的一端耦合，并通过开关2tt与第二级运算放 大器A2第一输出端耦合，第二正保持电容C2hp的另一端经开关2与第一 级运算放大器A1的第一输出端耦合，并经开关1与第二级运算放大器A2 .的第一输出端耦合；第二负采样电容C2sn的一端与第一级运算放大器Al 的第二输出端耦合，另一端与第二级运算放大器A2的第二输入端、第二负 保持电容C2hn的一端耦合，并通过开关2tt与第二级运算放大器A2第二 输出端耦合，第二负保持电容C2hn的另一端经开关2与第一级运算放大器 Al的第二输出端耦合，并经开关1与第二级运算放大器A2的第二输出端 耦合。第二级运算放大器A2的第一、二输入端之间通过开关2t跨接耦合， 以产生共模地电平。

第二正采样电容C2sp和第二负采样电容C2sn恒定接在第二级运算放 大器A2第一、第二输入端；在开关控制信号作用下，第二正保持电容C2hp 和第二负保持电容C2hn在采样相各经一个开关2并接于第二正采样电容 C2sp和第二负采样电容C2sn的两端，在保持相各经一个开关1跨接在第 二级运算放大器A2的第一输入、输出端之间和第二输入、输出端之间。 两个开关2tt分别在开关控制信号作用下控制第二级运算放大器A2的第一 输入、输出端的连接和第二输入、输出端的连接。由第二级运算放大器A2 的第一、第二输出端输出本采样保持器的输出信号V叩和Von。

本实施例的第二级运算放大器A2为双级全差分运算放大器，其中的 第一级采用晶体管分压电阻来形成共模负反馈，其中的第二级采用开关电 容网络。

第一级采样保持电路按照以下方式与第二级采样保持电路连接：第一

级运算放大器Al的第一、第二输出端分别对应耦合到第二级运算放大器 A2第一、第二输入端，第一、二级采样保持电路之间采用的是直接连接， 实际以流水结构运作。此外，第一级运算放大器A1的第一、第二输出端之 间还经一个开关1跨接，该开关1可在开关控制信号作用下连通第一级运输出端也即短接第二级采样保持电路的两输入

端。由于当第一级采样保持电路采样时，第二级采样保持电路正好处于保 持状态，对于本实施例，第二级采样保持电路输出信号的建立要求其两输 入端短接，而该开关l的闭合正好实现了此要求。另外，该开关l的闭合 还可使得第一级采样保持电路的输出差分信号归零。

相对传统采样保持电路，本发明的优点在以下方面体现。

如图la所示采样保持电路只具有同时作为采样电容和保持电容的两 个电容Cs。这种结构仅能实现一倍放大。如图2所示的第一级采样保持电 路在图la所示电路的基础上添加了一组跨接在运算放大器两端的第一正 保持电容Clhp和第一负保持电容Clhn。在采样相阶段，第一正保持电容 Clhp和第一负保持电容Clhn各被开关ltt被短接，电容上无电荷。到了 保持相阶段，第一正保持电容Clhp和第一负保持电容Clhn和第一正采样 电容Clsp、第一负采样电容Clsn—起分享电荷并构建输出电平，从而通 过第一级运算放大器Al实现倍数小于一的放大。第二级采样保持电路结构 上和图lb所示的采样保持电路相同。两级采样保持电路采用上述两种电路 结构，且由于前级电路两输出端、后级电路两输入之间开关l的存在，使 得在第一级采样保持电路处于采样相时，第二级采样保持电路可以进行输 出建立。因此，在开关控制信号的作用下，第一、二级采样保持电路得以 实现采样、保持作用的流水运行，产生最终的输出。

本发明采样保持器所需要的放大倍数可以通过调节两级采样保持电 路中的多处电容的大小来实现。在有不同的放大倍数要求时，由于电路中 有多处电容可供调节，因此本发明采样保持器整体放大倍数一既可大于一， 也可以小于一。相对而言，传统结构只能单一地实现大于一范围内的调节 或小于一范围的调节。在放大倍数为一的应用中，本发明第一级采样保持 电路中的第一级运算放大器A1采用二分之一倍数运算放大器，第二级运算 放大器A1采用二倍数运算放大器，可使电路中的所有电容大小一致，不需 要额外尺寸的电容，为电路构造带来方便。而且对于第二级采样保持电路， 不算大的放大倍数使得其设计要求更容易实现。特别是第一部分二分之一 的放大倍数使得第一部分的输出范围和第二部分的输入范围都较小，从而 给实现各性能参数指标的折衷设计留出了更大的空间。总的说来，第一级采样保持电路的结构简单，速度快，但放大倍数小， 在第二级采样保持电路中采用双级运算放大器，使得增益和输出范围都很 大，当第一级放大倍数为二分之一、第二级放大倍数为二时，最终的输出 结果的幅度和外部输入信号一致。虽然双级结构的运算放大器较慢，但是 由于第二级采样保持电路的输入信号幅度仅为外部输入信号幅度的一半， 而且，由于第一级运算放大器A1采用的是高速的套筒式结构运算放大器， 再加上第一级采样保持电路的结构使得输出响应时间短，故第一级采样保 持电路能够达到很高的建立速度。因此，第一、二级结合作用能够在总体 上实现对大信号以较短时间建立,縮短了采用传统设计时的整体建立时间。

图4a、图4b中所示为本发明第一级运算放大器电路图。其中，图4a 为运算放大器的主模块，图4b为运算放大器的偏置电路。套筒结构运算放 大器的速度快，噪声小，设计简单，适用低电压设计，可靠性高。开关电 容网络在采样相记录理想的偏置，在放大相的时候反馈校正，无静态功耗， 调节范围广。镜像电流源组成的偏置电路能在大的外部电压波动下保证恒 定。

图5a、图5b中所示为本发明第二级运算放大器电路图。其中，图5a 为运算放大器的主模块，图5b为运算放大器的偏置电路。双级结构增益大， 输出范围广，噪声小。且本电路优选采用的双级全差分运算放大器适用低 电压设计，可靠性高。其中的第一级采用的是处在线性区的晶体管分压电 阻作为反馈电路，结构简单，其中的第二级采用的是开关电容网络，性能 优良。

正是由于两部分的运算放大器类型不同，分别侧重不同的性能指标， 故使得设计起来十分简单，特别是在低电压结构下仍能保持高可靠性。而 且，本发明采样保持器电路优选的运算放大器都是低噪声结构，从而又在 整体上保证了高线性度。

此外，第一、二级采样保持电路中，运算放大器外围的各个开关优选 采用CMOS开关，其导通电阻阻值随采样信号电压变化波动较小，故使得整 体的线形性更好。

作为本发明的另一方面，本发明还提出一种采样保持方法，该方法包 括流水式衔接的第一级采样保持阶段和第二级采样保持阶段，第一级采样保持阶段中的保持时间对应于第二级采样保持阶段中的采样时间，在第一 级采样保持阶段中对外部信号进行低倍数放大，在第二级采样保持阶段中 对由上一阶段得到的信号进行高倍数放大，两级信号放大倍数的叠合满足 对外部信号采样保持的幅度要求。

图3所示为本实施例的电路时序图。对应地，第一级采样保持阶段在

本发明的第一级采样保持电路上执行，第二级采样保持阶段在本发明的第 二级采样保持电路上执行，由两级流水工作方式，使第一级采样保持电路 的保持时间等于第二级采样保持电路的采样时间，而第一级采样保持电路 的采样时间等于第二级采样保持电路的保持时间。第一级采样保持电路由 于低放大倍数和高速运算放大器，能在很短时间内建立起来，意味着其第 一级保持时间可以极短。而与之相同的第二级采样时间，由于第一、二级

采样保持电路之间直接连接，极小的RC (电阻电容）值意味着采样时间可 以极短。因此，可以把更多的时间分配到第一级的采样时间和第二级的保 持时间，从而保证了采样保持整体上的高精度。

由于本发明的第一级采样保持电路的输出建立速度快，而第二级采样 保持电路的输出建立相对较慢且关系到最终输出，可以进一步将整个周期 的时间进行不等均分配。通过调节时钟信号，控制对第一级分配较短的输 出建立时间，对第二级分配较长的输出建立时间，通过对两级建立时间的 合理分配，在整体上实现采样、保持的高速。例如对于一个采样频率为 40MHz的应用， 一个周期为25ns。考虑到时钟的上升沿与下降沿及时钟非 重叠，可将第一级采样保持电路的采样相时间设为15.5ns，而保持相时间 为6.5ns。相对应的，第二级采样保持电路的采样相时间设为6.5ns，而保 持相时间为15.5ns。

同时，为了消除电荷注入效应的影响，还进一步以特定的时序控制连 接采样电容的开关，使得在外部信号断开之前保证采样电容内的电荷不受 外部影响。参见图3中控制各个开关通断的时序关系，而这种关系保证了 电荷注入效应的消除。下面以第一级采样保持电路输出建立，即第一级由 采样相至保持相转换时的开关组1、 lt、 ltt的控制信号phasel， phaselt， phaseltt来说明。由于连通外部信号的phasel控制的两个开关1在断开 时会由于电荷注入效应而引发非理想的差分信号，因此在此之前先断开 phaseltt控制的两个开关ltt，使得第一级中采样电容一端的直流通路断开。而电容的冲放电需要两端同时有i流通路，因此此时的电容电荷开始

守恒，phasel控制的两个开关1的断开也无法影响。而在phaseltt控制 的两个开关ltt的断开过程中，理论上由于phaseltt控制的两个开关ltt 的一致性只引入共模信号，但实际上的差异会使得有少量差模信号存在。 phaselt控制的两个开关It的断开介于phasel和phaseltt之间，在 phaseltt控制开关ltt断开后依然保证连通，消除了差模信号存在的可能 性。

本发明为信号处理的一种基本模块，能够对外部输入的模拟信号进行 前端处理.其在一些应用，特别是模拟数字转换器中发挥着重要作用，在 很大程度上决定了整个电路的线性度和动态范围。应用本发明提出的电路

能够有效保证模拟数字转换的速度和精度。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说 明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术 领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若 干简单推演或替换，都应当视为属于本发明的保护范围。